JPH0481323B2 - - Google Patents
Info
- Publication number
- JPH0481323B2 JPH0481323B2 JP58055957A JP5595783A JPH0481323B2 JP H0481323 B2 JPH0481323 B2 JP H0481323B2 JP 58055957 A JP58055957 A JP 58055957A JP 5595783 A JP5595783 A JP 5595783A JP H0481323 B2 JPH0481323 B2 JP H0481323B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- forming
- contact hole
- spacer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000010410 layer Substances 0.000 claims description 25
- 238000001312 dry etching Methods 0.000 claims description 23
- 125000006850 spacer group Chemical group 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 14
- 239000004065 semiconductor Substances 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 3
- 239000011229 interlayer Substances 0.000 claims description 2
- 238000009499 grossing Methods 0.000 claims 1
- 238000000034 method Methods 0.000 description 25
- 238000009792 diffusion process Methods 0.000 description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 17
- 229910004298 SiO 2 Inorganic materials 0.000 description 15
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000012544 monitoring process Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000007733 ion plating Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、半導体装置の製造方法に係わり、特
に電気的接続をとるためのコンタクト孔の形成方
法の改良に関する。
に電気的接続をとるためのコンタクト孔の形成方
法の改良に関する。
近年、半導体装置の小形化及び高集積化がはか
られ、所謂集積回路（IC）、大規模集積回路
（LSI）、さらには超LSIが試作開発されるに至つ
ている。半導体装置、特に集積回路の集積密度を
向上させるためには、その回路を構成する素子の
寸法を益々小さくしていく必要がある。このた
め、微細加工技術の進歩にはめざましいものがあ
り、ステツプアンドリピート方式や縮小露光、さ
らには電子線露光方式やＸ線露光方式等の開発が
進んでいる。
られ、所謂集積回路（IC）、大規模集積回路
（LSI）、さらには超LSIが試作開発されるに至つ
ている。半導体装置、特に集積回路の集積密度を
向上させるためには、その回路を構成する素子の
寸法を益々小さくしていく必要がある。このた
め、微細加工技術の進歩にはめざましいものがあ
り、ステツプアンドリピート方式や縮小露光、さ
らには電子線露光方式やＸ線露光方式等の開発が
進んでいる。
しかしながら、微細なパターンを正確に形成
し、これを半導体素子構造に置き換えていくこと
は容易ではなく、種々の解決すべき問題が残つて
いる。一例として加工寸法の縮小は、その精度及
び信頼性の点で問題が多く、特に微細な開孔パタ
ーン（コンタクト孔）の形成はその形状からいつ
ても最も困難なものとされている。すなわち、線
幅１〔μｍ〕程度の溝パターンを解像可能な10：
１縮小投影型露光装置を用いたとしても、 １〔μｍ〕×１〔μｍ〕の開孔パターンの解像は実
用上困難であり、特に１回の露光面積を 10〔mm〕×10〔mm〕程度とした場合には露光領域周
辺部における解像度の低下が著しく、実用上使用
可能な開孔パターンは1.5〔μｍ〕×1.5〔μｍ〕以
上の寸法のものとなつてしまう。また、たとえ開
孔寸法が１〔μｍ〕程度のレジストパターンが形
成された場合にあつても、通常の光学的方法では
このパターンをチエツクすることが困難であり、
プロセスのばらつき等をモニタリングすることが
できない。レジストの最小パターンが小さい程こ
の困難さは増大することになり、モニタリングの
ためには解像度及び拡大率の高い走査電子顕微鏡
等が必要であり、モニタリングに要する費用や時
間等が極めて大きなものとなる。
し、これを半導体素子構造に置き換えていくこと
は容易ではなく、種々の解決すべき問題が残つて
いる。一例として加工寸法の縮小は、その精度及
び信頼性の点で問題が多く、特に微細な開孔パタ
ーン（コンタクト孔）の形成はその形状からいつ
ても最も困難なものとされている。すなわち、線
幅１〔μｍ〕程度の溝パターンを解像可能な10：
１縮小投影型露光装置を用いたとしても、 １〔μｍ〕×１〔μｍ〕の開孔パターンの解像は実
用上困難であり、特に１回の露光面積を 10〔mm〕×10〔mm〕程度とした場合には露光領域周
辺部における解像度の低下が著しく、実用上使用
可能な開孔パターンは1.5〔μｍ〕×1.5〔μｍ〕以
上の寸法のものとなつてしまう。また、たとえ開
孔寸法が１〔μｍ〕程度のレジストパターンが形
成された場合にあつても、通常の光学的方法では
このパターンをチエツクすることが困難であり、
プロセスのばらつき等をモニタリングすることが
できない。レジストの最小パターンが小さい程こ
の困難さは増大することになり、モニタリングの
ためには解像度及び拡大率の高い走査電子顕微鏡
等が必要であり、モニタリングに要する費用や時
間等が極めて大きなものとなる。
また、微細開孔を形成するために通常用いられ
る異方性ドライエツチングによる開孔は開孔上部
が急峻で、開孔寸法が小さくなる程、形成した開
孔内へ配線用金属を被着させることが困難とな
り、開孔内底面や側壁部で膜厚が薄くなり信頼性
が低下する。さらに異方性ドライエツチングを用
いると、ドライエツチング時に被エツチング物が
受けるイオン衝激や、被エツチング物表面等に発
生する静電気等により絶縁膜にトラツプやピンホ
ールが発生する。
る異方性ドライエツチングによる開孔は開孔上部
が急峻で、開孔寸法が小さくなる程、形成した開
孔内へ配線用金属を被着させることが困難とな
り、開孔内底面や側壁部で膜厚が薄くなり信頼性
が低下する。さらに異方性ドライエツチングを用
いると、ドライエツチング時に被エツチング物が
受けるイオン衝激や、被エツチング物表面等に発
生する静電気等により絶縁膜にトラツプやピンホ
ールが発生する。
本発明の目的は、電極配線の接続に供される微
細なコンタクト孔を信頼性良く形成することがで
き、集積回路の微細化ならびに高集積化に寄与し
得る半導体装置の製造方法を提供することにあ
る。
細なコンタクト孔を信頼性良く形成することがで
き、集積回路の微細化ならびに高集積化に寄与し
得る半導体装置の製造方法を提供することにあ
る。
本発明の骨子は、コンタクト孔を形成すべき絶
縁膜上にまずコンタクト孔エツジ部に対して絶縁
膜より後退したスペーサ膜を形成し、このスペー
サ膜と絶縁膜の積層膜に所望のコンタクト孔より
大径の開孔を形成し、この開孔の側壁に新たな絶
縁膜をセルフアラインで形成することにより、上
記開孔を形成する際のパターン寸法に余裕を持た
せると共に、コンタクト孔エツジ部において絶縁
膜表面になだらかなテーパーを持たせることにあ
る。
縁膜上にまずコンタクト孔エツジ部に対して絶縁
膜より後退したスペーサ膜を形成し、このスペー
サ膜と絶縁膜の積層膜に所望のコンタクト孔より
大径の開孔を形成し、この開孔の側壁に新たな絶
縁膜をセルフアラインで形成することにより、上
記開孔を形成する際のパターン寸法に余裕を持た
せると共に、コンタクト孔エツジ部において絶縁
膜表面になだらかなテーパーを持たせることにあ
る。
すなわち本発明は、半導体基板上に設けられた
層間絶縁膜となる第１の絶縁膜に、この絶縁膜下
の基板拡散層または下地電極配線との接続に供さ
れるコンタクト孔を形成するに際し、まず第１の
絶縁膜上にコンタクト孔エツジ部に対して絶縁膜
より後退したスペーサ膜を形成し、次にこのスペ
ーサ膜と第１の絶縁膜の積層膜に所望のコンタク
ト孔より大径の開孔を形成する。次に第２の絶縁
膜で全面をおおい、これにドライエツチングを施
して開孔の側壁にのみ第２の絶縁膜をセルフアラ
インで残置させるようにして、所望の径のコンタ
クト孔を得ると共に、コンタクト孔エツジ部にお
いて絶縁膜表面になだらかなテーパーを持たせる
ようにしたものである。
層間絶縁膜となる第１の絶縁膜に、この絶縁膜下
の基板拡散層または下地電極配線との接続に供さ
れるコンタクト孔を形成するに際し、まず第１の
絶縁膜上にコンタクト孔エツジ部に対して絶縁膜
より後退したスペーサ膜を形成し、次にこのスペ
ーサ膜と第１の絶縁膜の積層膜に所望のコンタク
ト孔より大径の開孔を形成する。次に第２の絶縁
膜で全面をおおい、これにドライエツチングを施
して開孔の側壁にのみ第２の絶縁膜をセルフアラ
インで残置させるようにして、所望の径のコンタ
クト孔を得ると共に、コンタクト孔エツジ部にお
いて絶縁膜表面になだらかなテーパーを持たせる
ようにしたものである。
ここで、前記コンタクト孔の加工精度を向上さ
せるためには、前記開孔の側壁に第２の絶縁膜を
残置せしめる工程をマスク合わせなしにセルフア
ラインされた状態で行うことが重要であり、これ
には第２の絶縁膜を全面に設けたのち、異方性ド
ライエツチング法によりこと絶縁膜を全面エツチ
ングする方法が望ましい。このとき、第２の絶縁
膜の形成工程としては、微細な開孔にもカバーレ
ツジ良く形成できる減圧気相成長法（LPCVD
法）等CVD法が好ましい。さらに、微細な開孔
を精度良く形成するためには、レジストを用いた
フオトリソグラフイ及び異方性ドライエツチング
法等を用いることが望ましい。また、スペーサ膜
は、第一義的には第２の絶縁膜のドライエツチン
グの際のストツパとして用いるので、Al、Cr、
Ti等の金属、金属硅化膜、半導体、絶縁体膜で、
第２の絶縁膜に対する異方性ドライエツチングの
マスクとなるものが好ましく、特に多結晶シリコ
ン膜が好ましい。多結晶シリコン膜を用いた場
合、第１あるいは第２の絶縁膜として用いられる
シリコン酸化膜やシリコン窒化膜に対して異方性
ドライエツチにおける選択比が大きく取れるため
極めて有効であるだけではなく、異方性ドライエ
ツチ時のダメージ層やピンホールの防止に役立
つ。また多結晶シリコンはAl等の金属に比べて
熱的に安定であり高温処理が可能であるためスペ
ーサ膜として有効である。また第２の絶縁膜の形
成に低温での膜形成法、例えばイオンプレーテイ
ング法やプラズマCVD法を用いれば、高温でヒ
ロツクを発生したりSiと反応するため配線形成後
の高温工程を避けなければならないAl配線上の
コンタクト孔形成にも適用することが可能であ
る。
せるためには、前記開孔の側壁に第２の絶縁膜を
残置せしめる工程をマスク合わせなしにセルフア
ラインされた状態で行うことが重要であり、これ
には第２の絶縁膜を全面に設けたのち、異方性ド
ライエツチング法によりこと絶縁膜を全面エツチ
ングする方法が望ましい。このとき、第２の絶縁
膜の形成工程としては、微細な開孔にもカバーレ
ツジ良く形成できる減圧気相成長法（LPCVD
法）等CVD法が好ましい。さらに、微細な開孔
を精度良く形成するためには、レジストを用いた
フオトリソグラフイ及び異方性ドライエツチング
法等を用いることが望ましい。また、スペーサ膜
は、第一義的には第２の絶縁膜のドライエツチン
グの際のストツパとして用いるので、Al、Cr、
Ti等の金属、金属硅化膜、半導体、絶縁体膜で、
第２の絶縁膜に対する異方性ドライエツチングの
マスクとなるものが好ましく、特に多結晶シリコ
ン膜が好ましい。多結晶シリコン膜を用いた場
合、第１あるいは第２の絶縁膜として用いられる
シリコン酸化膜やシリコン窒化膜に対して異方性
ドライエツチにおける選択比が大きく取れるため
極めて有効であるだけではなく、異方性ドライエ
ツチ時のダメージ層やピンホールの防止に役立
つ。また多結晶シリコンはAl等の金属に比べて
熱的に安定であり高温処理が可能であるためスペ
ーサ膜として有効である。また第２の絶縁膜の形
成に低温での膜形成法、例えばイオンプレーテイ
ング法やプラズマCVD法を用いれば、高温でヒ
ロツクを発生したりSiと反応するため配線形成後
の高温工程を避けなければならないAl配線上の
コンタクト孔形成にも適用することが可能であ
る。
本発明によれば、コンタクト孔の形成に際し、
パターニングすべき開孔の寸法を所望のコンタク
ト孔径よりも大きくすることができる。つまり、
パターニング技術において開孔しなければならな
い最小寸法を大きくすることができるので、パタ
ーニング限界或いはそれ以下の微細なコンタクト
孔の形成に極めて有効である。しかも、開孔の側
壁に残存せしめる第２の絶縁膜の幅を、マスク合
わせ工程なしに高精度に制御することができるの
で、微細なコンタクト孔を歩留り良く形成するこ
とができる。このため、半導体装置、特に集積回
路の小型化及び高集積化に有効である。また、開
孔を形成するために用いられるレジストパターン
のモニタリングの容易化をはかり得る。例えば、
所望のコンタクト孔径を１〔μｍ〕×１〔μｍ〕と
し、開孔側壁に0.3〔μｍ〕幅で第２の絶縁膜を残
すものとすれば、レジストパターンの開孔寸法は
1.6〔μｍ〕×1.6〔μｍ〕でよいことになる。これ
は光学顕微鏡等によつても容易に確認することが
できる寸法である。
パターニングすべき開孔の寸法を所望のコンタク
ト孔径よりも大きくすることができる。つまり、
パターニング技術において開孔しなければならな
い最小寸法を大きくすることができるので、パタ
ーニング限界或いはそれ以下の微細なコンタクト
孔の形成に極めて有効である。しかも、開孔の側
壁に残存せしめる第２の絶縁膜の幅を、マスク合
わせ工程なしに高精度に制御することができるの
で、微細なコンタクト孔を歩留り良く形成するこ
とができる。このため、半導体装置、特に集積回
路の小型化及び高集積化に有効である。また、開
孔を形成するために用いられるレジストパターン
のモニタリングの容易化をはかり得る。例えば、
所望のコンタクト孔径を１〔μｍ〕×１〔μｍ〕と
し、開孔側壁に0.3〔μｍ〕幅で第２の絶縁膜を残
すものとすれば、レジストパターンの開孔寸法は
1.6〔μｍ〕×1.6〔μｍ〕でよいことになる。これ
は光学顕微鏡等によつても容易に確認することが
できる寸法である。
更に、スペーサ膜を第１の絶縁膜上に形成し異
方性ドライエツチングのマスクとして使用するこ
とにより、第１の絶縁膜がドライエツチング中に
受けるダメージやピンホールの増加が減少する。
また、スペーサ膜の形状をコントロールすること
により、開孔上部のテーパーをさらになだらかに
形成することも可能となる。特に、スペーサ膜を
第１の絶縁膜に設けた開孔より若干大きな開孔を
有するように加工すれば、開孔上部での傾斜が更
に滑らかとなる。
方性ドライエツチングのマスクとして使用するこ
とにより、第１の絶縁膜がドライエツチング中に
受けるダメージやピンホールの増加が減少する。
また、スペーサ膜の形状をコントロールすること
により、開孔上部のテーパーをさらになだらかに
形成することも可能となる。特に、スペーサ膜を
第１の絶縁膜に設けた開孔より若干大きな開孔を
有するように加工すれば、開孔上部での傾斜が更
に滑らかとなる。
また、本発明の方法は、コンタクト開孔のまわ
りにマスク合わせズレ等のために設ける重ね余裕
を減少させることが可能である。このことを、Si
基板上に設けた拡散層配線にコンタクト開孔を形
成する場合を例にとつて具体的に説明する。第１
図に示す様に、一般に拡散層１１（線幅DL）上
に寸法のDCのコンタクト孔１２を形成するため
には、コンタクト孔１２のところで拡散層幅を
SCFだけ両側広げなければならない。ここでSCFは
SCF＝SM＋SPとして表わされるものである。SMは
拡散層１１とコンタクト孔１２間のマスク合わせ
誤差を考えた余裕寸法であり、SPは拡散層１１と
コンタクト孔１２の加工寸法のバラツキを考えた
余裕寸法である。すなわち、SCFだけ拡散層１１
のエツジをコンタクト孔１２よりも外側に形成し
ておかないと、SMとSPによる誤差のため、コン
タクト孔１２が拡散層１１の外側のフイールド絶
縁膜上に重なつてしまいフイールド絶縁膜がコン
タクト孔形成時にエツチング除去されるという不
都合が生じる。第１図では簡単なため、拡散層幅
DLとコンタクト寸法DCを同じ寸法で示した。一
方本発明の方法を用いたときには、第２図に示す
拡散層２１のコンタクト２２のところで広がり
S′CFはS′CF＝S′M＋S′P−Ｔで表わされる。S′Mは拡
散層２１とコンタクト孔２２間のマスク合わせ誤
差を考えた余裕寸法であり、SPは拡散層２１とコ
ンタクト孔２２の加工寸法のバラツキを考えた余
裕寸法であり、Ｔは、開孔部側壁に残存される第
２の絶縁膜の膜厚である。ここでSMとS′M、SPと
S′Pはそれぞれほぼ等しいとすると、S′CFはSCFに
比べて膜厚Ｔ相当分だけ小さくて良いことにな
る。すなわち本発明の方法を用いることにより拡
散層２１のコンタクト孔２２のまわりでの寸法の
広がりを片側につきＴだけ小さくすることが可能
となる。いま説明の簡単化のため、拡散層とコン
タクト孔の組合わせでの余裕寸法について示した
がもちろんゲート電極や第１層目Al配線とコン
タクト孔の場合等配線とコンタクト孔との間には
同様の効果を得ることができる。
りにマスク合わせズレ等のために設ける重ね余裕
を減少させることが可能である。このことを、Si
基板上に設けた拡散層配線にコンタクト開孔を形
成する場合を例にとつて具体的に説明する。第１
図に示す様に、一般に拡散層１１（線幅DL）上
に寸法のDCのコンタクト孔１２を形成するため
には、コンタクト孔１２のところで拡散層幅を
SCFだけ両側広げなければならない。ここでSCFは
SCF＝SM＋SPとして表わされるものである。SMは
拡散層１１とコンタクト孔１２間のマスク合わせ
誤差を考えた余裕寸法であり、SPは拡散層１１と
コンタクト孔１２の加工寸法のバラツキを考えた
余裕寸法である。すなわち、SCFだけ拡散層１１
のエツジをコンタクト孔１２よりも外側に形成し
ておかないと、SMとSPによる誤差のため、コン
タクト孔１２が拡散層１１の外側のフイールド絶
縁膜上に重なつてしまいフイールド絶縁膜がコン
タクト孔形成時にエツチング除去されるという不
都合が生じる。第１図では簡単なため、拡散層幅
DLとコンタクト寸法DCを同じ寸法で示した。一
方本発明の方法を用いたときには、第２図に示す
拡散層２１のコンタクト２２のところで広がり
S′CFはS′CF＝S′M＋S′P−Ｔで表わされる。S′Mは拡
散層２１とコンタクト孔２２間のマスク合わせ誤
差を考えた余裕寸法であり、SPは拡散層２１とコ
ンタクト孔２２の加工寸法のバラツキを考えた余
裕寸法であり、Ｔは、開孔部側壁に残存される第
２の絶縁膜の膜厚である。ここでSMとS′M、SPと
S′Pはそれぞれほぼ等しいとすると、S′CFはSCFに
比べて膜厚Ｔ相当分だけ小さくて良いことにな
る。すなわち本発明の方法を用いることにより拡
散層２１のコンタクト孔２２のまわりでの寸法の
広がりを片側につきＴだけ小さくすることが可能
となる。いま説明の簡単化のため、拡散層とコン
タクト孔の組合わせでの余裕寸法について示した
がもちろんゲート電極や第１層目Al配線とコン
タクト孔の場合等配線とコンタクト孔との間には
同様の効果を得ることができる。
第３図ａ〜ｅは本発明を詳細に説明するための
参考例としてMOS型半導体装置における拡散層
に対するコンタクト孔を形成する製造工程を示す
断面図である。
参考例としてMOS型半導体装置における拡散層
に対するコンタクト孔を形成する製造工程を示す
断面図である。
まず、比抵抗５〜50〔Ωcm〕のＰ型シリコン基
板３１を用意し、この基板３１の素子分離領域に
フイールド絶縁膜３２を埋め込み形成した後、
MOSFETのゲート電極（図示せず）を形成し、
ついでソース、ドレイン等の拡散層３３をイオン
注入法により形成する。この後基板表面を第１の
絶縁、例えばCVDによる1μｍのSiO2膜３４でお
おい、次いでスペーサ膜として、減圧CVD法に
より1000Åの多結晶シリコン膜３５を堆積する
(a)。この後所望の開孔用レジストパターン３６を
形成し、このレジストパターン３６をマスクとし
て多結晶シリコン膜３５をエツチング除去し、次
いで異方性ドライエツチング法によりSiO2膜３
４を選択除去してコンタクト孔を形成する(b)。こ
の際、図示のようにフイールド絶縁膜３２が1000
〜3000Å程度オーバエツチングされても良い。次
にレジストパターン３６を除去し、基板表面を
O2プラズマ、酸等で処理し洗浄した後、減圧
CVD法により第２の絶縁膜としてSiO2膜３７を
形成する(c)。ここでは形成膜厚は3000Åとする
が、この形成膜厚に特に制約はない。次いで基板
全面を異方性ドライエツチングしてSiO2膜３７
をエツチング除去し、コンタクト孔の側壁部にの
みSiO2膜３７を残置させる(d)。こうしてコンタ
クト孔は、上部の開孔径が底部のそれよい小さく
なるようにテーパが形成される。この後多結晶シ
リコン膜３５を除去して、Alの蒸着、パターニ
ングによりn+層３３にコンタクトする電極配線
３８を形成する(e)。
板３１を用意し、この基板３１の素子分離領域に
フイールド絶縁膜３２を埋め込み形成した後、
MOSFETのゲート電極（図示せず）を形成し、
ついでソース、ドレイン等の拡散層３３をイオン
注入法により形成する。この後基板表面を第１の
絶縁、例えばCVDによる1μｍのSiO2膜３４でお
おい、次いでスペーサ膜として、減圧CVD法に
より1000Åの多結晶シリコン膜３５を堆積する
(a)。この後所望の開孔用レジストパターン３６を
形成し、このレジストパターン３６をマスクとし
て多結晶シリコン膜３５をエツチング除去し、次
いで異方性ドライエツチング法によりSiO2膜３
４を選択除去してコンタクト孔を形成する(b)。こ
の際、図示のようにフイールド絶縁膜３２が1000
〜3000Å程度オーバエツチングされても良い。次
にレジストパターン３６を除去し、基板表面を
O2プラズマ、酸等で処理し洗浄した後、減圧
CVD法により第２の絶縁膜としてSiO2膜３７を
形成する(c)。ここでは形成膜厚は3000Åとする
が、この形成膜厚に特に制約はない。次いで基板
全面を異方性ドライエツチングしてSiO2膜３７
をエツチング除去し、コンタクト孔の側壁部にの
みSiO2膜３７を残置させる(d)。こうしてコンタ
クト孔は、上部の開孔径が底部のそれよい小さく
なるようにテーパが形成される。この後多結晶シ
リコン膜３５を除去して、Alの蒸着、パターニ
ングによりn+層３３にコンタクトする電極配線
３８を形成する(e)。
こうしてこの参考例によれば、側壁にテーパの
付いた微細なコンタクト孔を歩留りよく形成する
ことができる。またこの参考例によれば、スペー
サ膜を設けて第１の絶縁膜をドライエツチングす
ることにより、無用なダメージやピンホールの発
生を確実に防止することができる。
付いた微細なコンタクト孔を歩留りよく形成する
ことができる。またこの参考例によれば、スペー
サ膜を設けて第１の絶縁膜をドライエツチングす
ることにより、無用なダメージやピンホールの発
生を確実に防止することができる。
なお、上記参考例では、第２の絶縁膜として
LPCVD法によるSiO2膜を用いたが、これに限ら
れない。例えばプラズマCVD法や光を照射しな
がら被膜の形成を行う光CVD法等を用いること
により、より低温で第２の絶縁膜を形成すること
ができ、高温処理による不都合を避けることがで
きる。これらは特に高温処理に弱いAl配線等の
上にコンタクト孔を形成する場合に特に有効であ
る。またLPCVD法等により第２の絶縁膜を形成
する前に、拡散層表面を酸化させ酸化膜を形成し
た後、第２の絶縁膜を形成することも可能であ
る。
LPCVD法によるSiO2膜を用いたが、これに限ら
れない。例えばプラズマCVD法や光を照射しな
がら被膜の形成を行う光CVD法等を用いること
により、より低温で第２の絶縁膜を形成すること
ができ、高温処理による不都合を避けることがで
きる。これらは特に高温処理に弱いAl配線等の
上にコンタクト孔を形成する場合に特に有効であ
る。またLPCVD法等により第２の絶縁膜を形成
する前に、拡散層表面を酸化させ酸化膜を形成し
た後、第２の絶縁膜を形成することも可能であ
る。
さらに第１の絶縁膜を形成する前に基板表面を
熱窒化させ、拡散層表面と素子分離用絶縁膜表面
に窒化された層を形成しておくことにより、後工
程でのSiO2膜のドライエツチング時のストツパ
ーとして利用することも可能である。さらにスペ
ーサ膜として多結晶シリコン膜の場合を用いて説
明したが、これに限定されるものではなく、Al
やCr等の金属膜等、第２の絶縁膜のエツチング
時のストツパーとなるものならば同様の効果が得
られる。特にスペーサ膜として導体膜を用いる
と、異方性ドライエツチング時の局所的なチヤー
ジアツプ等を防止し、絶縁膜にダメージやピンホ
ールを発生させることが低減されるため好まし
い。
熱窒化させ、拡散層表面と素子分離用絶縁膜表面
に窒化された層を形成しておくことにより、後工
程でのSiO2膜のドライエツチング時のストツパ
ーとして利用することも可能である。さらにスペ
ーサ膜として多結晶シリコン膜の場合を用いて説
明したが、これに限定されるものではなく、Al
やCr等の金属膜等、第２の絶縁膜のエツチング
時のストツパーとなるものならば同様の効果が得
られる。特にスペーサ膜として導体膜を用いる
と、異方性ドライエツチング時の局所的なチヤー
ジアツプ等を防止し、絶縁膜にダメージやピンホ
ールを発生させることが低減されるため好まし
い。
第４図ａ〜ｄは本発明の実施例として、参考例
と同様にMOS型半導体装置における拡散層配線
上にコンタクト孔を形成する製造工程を示したも
のである。参考例と対応する部分には参考例と同
一符号を付してある。まず参考例と同様にして、
基板上に第１の絶縁膜としてSiO2膜３４、スペ
ーサ膜として多結晶シリコン膜３５を形成し、レ
ジストパターン３６を形成した後、多結晶シリコ
ン膜３５を異方性ドライエツチング法により選択
除去する。次に例えばCF4／O2ガス中の等方性ド
ライエツチングを用いて多結晶シリコン膜３５を
0.2μｍ後退させる。後退寸法はパターンサイズに
より適当に設定することができる。次にSiO2膜
３４を異方性ドライエツチング法を用いて選択的
に除去して所望の開孔寸法よりも大きな開孔を形
成する(a)。そしてレジストパターン３６を除去
し、基板表面を洗浄したのち、第２の絶縁膜とし
てLPCVD法によりSiO2膜３７を形成する(b)。こ
の際図示のように多結晶シリコン膜３５が開孔エ
ツジ部で後退していることにより、形成された
SiO2膜３７表面は参考例の場合に比べてさらに
なだらかなテーパーを有す。次に、基板表面を異
方性ドライエツチングし、SiO2膜３７，３４を
エツチングすることにより、参考例に比べてより
なだらかなテーパーを有したコンタクト開孔が形
成される(c)。この後電極配線３８を形成する(d)。
と同様にMOS型半導体装置における拡散層配線
上にコンタクト孔を形成する製造工程を示したも
のである。参考例と対応する部分には参考例と同
一符号を付してある。まず参考例と同様にして、
基板上に第１の絶縁膜としてSiO2膜３４、スペ
ーサ膜として多結晶シリコン膜３５を形成し、レ
ジストパターン３６を形成した後、多結晶シリコ
ン膜３５を異方性ドライエツチング法により選択
除去する。次に例えばCF4／O2ガス中の等方性ド
ライエツチングを用いて多結晶シリコン膜３５を
0.2μｍ後退させる。後退寸法はパターンサイズに
より適当に設定することができる。次にSiO2膜
３４を異方性ドライエツチング法を用いて選択的
に除去して所望の開孔寸法よりも大きな開孔を形
成する(a)。そしてレジストパターン３６を除去
し、基板表面を洗浄したのち、第２の絶縁膜とし
てLPCVD法によりSiO2膜３７を形成する(b)。こ
の際図示のように多結晶シリコン膜３５が開孔エ
ツジ部で後退していることにより、形成された
SiO2膜３７表面は参考例の場合に比べてさらに
なだらかなテーパーを有す。次に、基板表面を異
方性ドライエツチングし、SiO2膜３７，３４を
エツチングすることにより、参考例に比べてより
なだらかなテーパーを有したコンタクト開孔が形
成される(c)。この後電極配線３８を形成する(d)。
ここで多結晶シリコン膜のエツジを後退させる
方法として異方性ドライエツチングにより多結晶
シリコン膜をエツチングした後等方性ドライエツ
チングによるサイドエツチを利用したが、本発明
は必ずしもこれに限定されるものではない。例え
ば湿式エツチングによりサイドエツチすることも
可能である。また、第１の絶縁膜であるSiO2膜
３４を異方性ドライエツチングした後にこの多結
晶シリコン膜３５のエツジを後退させる工程を入
れることも可能である。更にまた多結晶シリコン
膜３５のエツチングを異方性ドライエツチングせ
ず等方性エツチングのみで行うことによつても可
能である。
方法として異方性ドライエツチングにより多結晶
シリコン膜をエツチングした後等方性ドライエツ
チングによるサイドエツチを利用したが、本発明
は必ずしもこれに限定されるものではない。例え
ば湿式エツチングによりサイドエツチすることも
可能である。また、第１の絶縁膜であるSiO2膜
３４を異方性ドライエツチングした後にこの多結
晶シリコン膜３５のエツジを後退させる工程を入
れることも可能である。更にまた多結晶シリコン
膜３５のエツチングを異方性ドライエツチングせ
ず等方性エツチングのみで行うことによつても可
能である。
この実施例によれば、参考例の効果に加えて、
コンタクト孔上部のテーパがよりなだらかになつ
て電極配線の断切れが確実に防止されるという効
果が得られる。またこの実施例では、レジストパ
ターンのエツジよりその下の多結晶シリコン膜エ
ツジを後退させることによつて、微細なレジスト
パターンが確実に形成されているか否かを明瞭に
観察することができるという利点が得られる。
コンタクト孔上部のテーパがよりなだらかになつ
て電極配線の断切れが確実に防止されるという効
果が得られる。またこの実施例では、レジストパ
ターンのエツジよりその下の多結晶シリコン膜エ
ツジを後退させることによつて、微細なレジスト
パターンが確実に形成されているか否かを明瞭に
観察することができるという利点が得られる。
第１図および第２図は本発明の効果を説明する
ためのコンタクト孔部のパターンを示す図、第３
図ａ〜ｅは本発明を詳細に説明するための参考例
の製造工程を示す断面図、第４図ａ〜ｄは本発明
の実施例の製造工程を示す断面図である。 ３１……Si基板、３２……フイールド絶縁膜、
３３……拡散層、３４……SiO2膜（第１の絶縁
膜）、３５……多結晶シリコン膜（スペーサ膜）、
３６……レジストパターン、３７……SiO2膜
（第２の絶縁膜）、３８……電極配線。
ためのコンタクト孔部のパターンを示す図、第３
図ａ〜ｅは本発明を詳細に説明するための参考例
の製造工程を示す断面図、第４図ａ〜ｄは本発明
の実施例の製造工程を示す断面図である。 ３１……Si基板、３２……フイールド絶縁膜、
３３……拡散層、３４……SiO2膜（第１の絶縁
膜）、３５……多結晶シリコン膜（スペーサ膜）、
３６……レジストパターン、３７……SiO2膜
（第２の絶縁膜）、３８……電極配線。
Claims (1)
- １ 半導体基板上に層間絶縁膜となる第１の絶縁
膜を形成する工程と、この第１の絶縁膜上にこれ
と異なる材料からなるスペーサ膜を形成する工程
と、これらスペーサ膜と第１の絶縁膜の積層膜に
コンタクト孔を形成する工程と、前記第１の絶縁
膜の開孔エツジに対してスペーサ膜の開孔エツジ
を後退させる工程と、この後全面に第２の絶縁膜
を形成する工程と、前記スペーサ膜をマスクにド
ライエツチング法によりエツチングして前記第２
の絶縁膜を除去し前記開孔エツジ部の第１の絶縁
膜を露出させ更に露出した前記第１の絶縁膜及び
第２の絶縁膜をエツチングして前記コンタクト孔
の側壁にのみ第２の絶縁膜をセルフアラインで残
置させると共に露出した前記第１の絶縁膜により
形成された開孔エツジ部をなだらかにする工程
と、この後前記コンタクト孔を介して基板拡散層
又は第１の絶縁膜下に既に形成されている下地電
極配線にコンタクトする電極配線を形成する工程
とを備えたことを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5595783A JPS59181614A (ja) | 1983-03-31 | 1983-03-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5595783A JPS59181614A (ja) | 1983-03-31 | 1983-03-31 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59181614A JPS59181614A (ja) | 1984-10-16 |
| JPH0481323B2 true JPH0481323B2 (ja) | 1992-12-22 |
Family
ID=13013553
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5595783A Granted JPS59181614A (ja) | 1983-03-31 | 1983-03-31 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59181614A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03151638A (ja) * | 1989-11-08 | 1991-06-27 | Nissan Motor Co Ltd | 半導体集積回路の製造方法 |
| KR0171733B1 (ko) * | 1995-08-28 | 1999-03-30 | 김주용 | 반도체 소자의 콘택홀 형성 방법 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4359816A (en) * | 1980-07-08 | 1982-11-23 | International Business Machines Corporation | Self-aligned metal process for field effect transistor integrated circuits |
| JPS5772321A (en) * | 1980-10-24 | 1982-05-06 | Toshiba Corp | Manufacture of seiconductor device |
| JPS57115861A (en) * | 1981-01-10 | 1982-07-19 | Mitsubishi Electric Corp | Semiconductor memory device |
-
1983
- 1983-03-31 JP JP5595783A patent/JPS59181614A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59181614A (ja) | 1984-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4046436B2 (ja) | 半導体装置のコンタクト形成方法 | |
| JPH09205145A (ja) | 集積回路及びその製造方法 | |
| JPH03138934A (ja) | 異なる深さを有する窓のエッチング法 | |
| US4855252A (en) | Process for making self-aligned contacts | |
| US5922516A (en) | Bi-layer silylation process | |
| JP2001217200A (ja) | 半導体装置の製造方法 | |
| US5902133A (en) | Method of forming a narrow polysilicon gate with i-line lithography | |
| JPH05326385A (ja) | 半導体装置の製造方法 | |
| KR20070113604A (ko) | 반도체 소자의 미세패턴 형성방법 | |
| JPH0481323B2 (ja) | ||
| JP3172998B2 (ja) | 半導体装置及びその製造方法 | |
| KR100432885B1 (ko) | 층간절연막 패턴 형성 방법 | |
| JP2000260871A (ja) | 半導体装置の製造方法 | |
| KR100612554B1 (ko) | 반도체소자의 캐패시터 및 그의 제조방법 | |
| KR100257770B1 (ko) | 반도체 소자의 미세한 전도막 패턴 형성 방법 | |
| KR0168358B1 (ko) | 반도체 장치의 미세 접촉창 형성 방법 | |
| KR100506050B1 (ko) | 반도체소자의 콘택 형성방법 | |
| KR20030002942A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100268803B1 (ko) | 반도체 소자의 도전층 제조방법 | |
| KR20050068363A (ko) | 하드 마스크를 이용한 미세 패턴 형성 방법 | |
| KR100434962B1 (ko) | 반도체 소자의 콘택 형성방법 | |
| KR0137566B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR100399966B1 (ko) | 반도체 소자 제조방법 | |
| JP2001176963A (ja) | 半導体装置の製造方法 | |
| JPH11186224A (ja) | 半導体装置の製造方法 |