[go: up one dir, main page]

KR0146529B1 - 반도체 소자의 콘택홀 형성방법 - Google Patents

반도체 소자의 콘택홀 형성방법

Info

Publication number
KR0146529B1
KR0146529B1 KR1019950004592A KR19950004592A KR0146529B1 KR 0146529 B1 KR0146529 B1 KR 0146529B1 KR 1019950004592 A KR1019950004592 A KR 1019950004592A KR 19950004592 A KR19950004592 A KR 19950004592A KR 0146529 B1 KR0146529 B1 KR 0146529B1
Authority
KR
South Korea
Prior art keywords
forming
etching
contact point
contact hole
contact
Prior art date
Application number
KR1019950004592A
Other languages
English (en)
Other versions
KR960035807A (ko
Inventor
엄금용
최재성
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019950004592A priority Critical patent/KR0146529B1/ko
Publication of KR960035807A publication Critical patent/KR960035807A/ko
Application granted granted Critical
Publication of KR0146529B1 publication Critical patent/KR0146529B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 콘택홀 형성방법에 관하여 개시된다.
본 발명은 애스팩트 비(aspect ratio)가 큰 콘택홀 형성시에 콘택홀이 형성될 부위의 절연막내에 적어도 하나 이상의 콘택 포인트(contact point)를 만들고, 이를 이용한 다단계 식각공정으로 콘택홀을 형성한다.
따라서, 본 발명은 콘택홀이 형성될 부분의 절연막내에 적어도 하나 이상의 콘택 포인트를 형성함에 의해 반도체 소자의 고집적화로 심화되는 토폴러지를 완화 시킬 수 있어 후속공정을 용이하게 실시할 수 있게 하며, 콘택홀을 다단계 식각공정으로 형성함에 의해 콘택홀내의 식각률을 증가시켜 잔여물질을 남기지 않아 소자의 신뢰성을 향상시킬 수 있다.

Description

반도체 소자의 콘택홀 형성방법
제1a 내지 1h도는 본 발명의 제1실시예에 의한 반도체 소자의 콘택홀 형성방법을 설명하기 위해 도시한 소자의 단면도.
제2a 내지 2g도는 본 발명의 제2실시예에 의한 반도체 소자의 콘택홀 형성방법을 설명하기 위해 도시한 소자의 단면도.
* 도면의 주요부분에 대한 부호의 설명
1,11 : 반도체 기판 2 : 필드 산화막
3 : 게이트 산화막 4 : 워드라인
4a,14 : 제1콘택 포인트 5,12 : 접합부
6 : 제1층간 절연막 7 : 비트라인
7a,16 : 제2콘택 포인트 8 : 제2층간 절연막
9,18 : 포토레지스트 10,20 : 콘택홀
13,15,17 : 제1, 2 및 3절연막
본 발명은 반도체 소자의 콘택홀 형성방법에 관한 것으로, 특히 애스팩트 비(aspect ratio)가 큰 콘택홀 형성시에 콘택홀이 형성될 부위의 절연막내에 적어도 하나 이상의 콘택 포인트(contact point)를 만들고, 이를 이용한 다단계 식각공정으로 콘택홀을 형성하므로써, 콘택홀의 형상(profile)불량과 콘택홀의 오정렬(misalign)을 방지할 수 있는 반도체 소자의 콘택홀 형성방법에 관한 것이다,
일반적으로, 반도체 소자가 고집적화 되어감에 따라 형성되는 콘택홀의 애스팩트 비는 점점 커지고, 토폴러지(topology)는 더욱 심화된다. 이와같이 애스팩트 비가 큰 콘택홀은 식각공정의 한계로 좋은 형상의 콘택홀을 형성하기 어렵다. 또한 토폴러지(topology)의 심화로 콘택홀 형성을 위한 리소그라피(lithography) 및 식각공정시 콘택홀의 오정렬이 발생하게 된다.
따라서, 본 발명은 콘택홀이 형성될 부위의 절연막내에 적어도 하나 이상의 콘택 포인트를 만들고, 이를 이용한 다단계 식각공정으로 콘택홀을 형성하므로써, 애스팩트 비가 큰 콘택홀 형성시에 발생가능한 콘택홀의 형상불량과 콘택홀의 오정렬을 방지할 수 있는 반도체 소자의 콘택홀 형성방법을 제공함에 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명의 콘택홀 형성방법은 필드 산화막이 형성된 반도체 기판상에 게이트 산화막을 형성한 후, 상기 게이트 산화막을 포함한 상기 반도체 기판상에 워드라인용 폴리실리콘을 증착하는 단계와; 리소그라피 공정 및 식각공정에 의해 상기 워드라인용 폴리실리콘의 소정부분을 식각하여 워드라인과 제1콘택 포인트를 형성하는 단계와; 마스크를 사용한 리소그라피 공정 및 고농도 불순물 이온 주입공정에 의해 접합부를 형성하는 단계와; 상기 워드라인과 상기 제1콘택 포인트를 포함한 반도체 기판상에 제1층간 절연막을 형성한 후, 비트라인 콘택홀을 형성하는 단계와; 상기 비트라인 콘택홀을 포함한 상기 제1층간 절연막상에 비트라인용 폴리실리콘을 증착하는 단계와; 리소그라피 공정 및 식각공정에 의해 상기 비트라인용 폴리실리콘의 소정부분을 식각하여 비트라인과 상기 제1콘택 포인트 상부쪽에 대응되는 제2콘택 포인트를 형성하는 단계와; 상기 비트라인과 상기 제2콘택 포인트를 포함한 상기 제1층간 절연막상에 제2층간 절연막을 형성하는 단계와; 상기 제2콘택 포인트 상부쪽에 대응되는 부분이 개방된 포토레지스트를 상기 제2층간 절연막상에 형성하는 단계와; 상기 개방된 포토레지스트를 식각 마스크로한 다단계 식각공정으로 콘택홀을 형성하는 단계로 이루어지는 것을 특징으로 한다.
이러한 목적을 달성하기 위한 본 발명의 다른 방법은 접합부가 형성된 반도체 기판상에 제1절연막을 형성하고, 상기 제1절연막상에 제1콘택 포인트를 애스팩트 비가 큰 콘택홀이 형성될 콘택영역에 형성되도록 하는 단계와; 상기 제1콘택 포인트를 포함한 상기 제1절연막상에 제2절연막을 형성하는 단계와; 상기 제1콘택 포인트 상부쪽에 대응되도록 상기 제2절연막상에 제2콘택 포인트를 형성하는 단계와; 상기 제2콘택 포인트를 포함한 상기 제2절연막상에 제3절연막을 형성하는 단계와; 상기 제2콘택 포인트 상부쪽에 대응되는 부분이 개방된 포토레지스트를 상기 제3절연막상에 형성하는 단계와; 상기 개방된 포토레지스트를 식각 마스크로하여 상기 제3절연막의 노출된 부분을 상기 제2콘택 포인트가 노출되는 시점까지 1차로 식각하여 제1식각홈을 형성하는 단계와; 상기 제1식각홈의 저면부를 이루는 상기 제2콘택 포인트를 상기 제2절연막이 노출되는 시점까지 2차로 식각하여 제2식각홈을 형성하는 단계와; 상기 제2식각홈의 저면부를 이루는 상기 제2절연막의 노출된 부분을 상기 제1콘택 포인트가 노출되는 시점까지 3차로 식각하여 제3식각홈을 형성하는 단계와; 상기 제3식각홈의 저면부를 이루는 상기 제1콘택 포인트를 상기 제1절연막이 노출되는 시점까지 4차로 식각하여 제4식각홈을 형성하는 단계와; 상기 제4식각홈의 저면부를 이루는 상기 제1절연막을 상기 접합부가 노출되는 시점까지 식각하여 콘택홀을 형성하는 단계로 이루어지는 것을 특징으로 한다.
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.
제1a 내지 1h도는 본 발명에 제1실시예에 의한 반도체 소자의 콘택홀 형성방법을 설명하기 위해 도시한 소자의 단면도이다.
제1a도를 참조하여, 필드 산화막(2)은 고온 산화공정에 의해 반도체 기판(1)의 필드 영역(B)에 형성된다. 게이트 산화막(3)은 산화공정에 의해 반도체 기판(1)의 액티브 영역(A)에 얇은 두께로 형성된다. 워드라인(4)은 폴리실리콘을 증착한 후 워드라인 마스크를 사용한 리소그라피 공정 및 폴리실리콘 식각공정에 의해 액티브 영역(A) 및 필드 영역(B)의 소정부분에 다수 형성된다. 워드라인(4)을 형성하기 위한 리소그라피 공정 및 폴리실리콘 식각공정시 애스팩트 비가 큰 콘택홀이 형성될 제1콘택 영역(C1)에는 폴리실리콘을 남겨 제1콘택 포인트(4A)가 형성되도록 하며, 애스팩트 비가 작은 제2콘택 영역(C2)에는 폴리실리콘을 남기지 않는다. 이후, 소오스/드레인용 마스크를 사용한 리소그라피 공정 및 고농도 불순물 이온 주입공정에 의해 접합부(5)가 형성된다. 고농도 불순물 이온 주입공정시 불순물 이온은 제1콘택 포인트(4A)를 통과하여 반도체 기판(1)으로 주입 가능하기 때문에 제1콘택 포인트(4A)의 하부쪽에 접합부(5)를 형성하는데는 문제가 없다.
제1b도를 참조하여, 제1층간 절연막(6)은 다수의 워드라인(4)과 제1콘택 포인트(4A)를 포함한 반도체 기판(1)상에 산화물 예를들어, 제1TEOS(6A)와 제1 BPSG(6B)를 순차적으로 증착하여 형성된다. 비트라인(7)은 애스팩트 비가 작은 제2콘택 영역(C2)의 제1층간 절연막(6)부분을 식각하여 콘택홀을 형성한 다음, 폴리실리콘을 증착하고, 이후 비트라인 마스크를 사용한 리소그라피 공정 및 폴리실리콘 식각공정에 의해 형성된다. 비트라인(7)을 형성하기 위한 리소그라피 공정 및 폴리실리콘 식각공정시 제1콘택 포인트(4A)상부쪽에 대응되는 제2콘택 포인트(7A)가 형성되도록 한다.
한편, 종래에는 제1콘택 포인트(4A)를 형성하지 않았기 때문에 다수의 워드라인(4)이 형성된 부분과 형성되지 않은 부분간에 토폴러지 차이가 나게된다. 그러나, 본 발명과 같이 제1콘택 포인트(4A)를 형성하면 종래보다 평탄화가 우수한 제1층간 절연막(6)을 형성시킬 수있는 토폴러지 차이를 줄일 수 있다. 더우기, 본 발명은 제1콘택 포인트(4A) 상부쪽에 대응되도록 제2콘택 포인트(7A)를 형성하였기 때문에 제조공정이 진행됨에 따라 심화되는 토폴러지 차이를 줄일 수 있어 후속공정으로 형성될 제2층간 절연막(8)의 평탄화를 향상시킬 수 있다.
제1c도를 참조하여, 제2층간 절연막(8)은 비트라인(7)과 제2콘택 포인트(7A)를 포함한 제1층간 절연막(6)상에 산화물 예를들어, 제2TEOS(8A)와 제2BPSG(8B)를 순차적으로 증착하여 형성된다. 제2층간 절연막(8)상에 도포된 포토레지스트(9)는 리소그라피 공정에 의해 애스팩트비가 큰 콘택홀이 형성될 제1콘택 영역(C1)의 부분이 개방된다.
제1d 내지 1h도는 제1콘택 영역(C1)이 개방된 포토레지스트(9)를 이용한 비등방성 식각공정을 다단계로 실시하여 본 발명의 콘택홀을 형성하는 것이 도시된다.
제1d도는 산화물 식각제로 제2층간 절연막(8)의 노출된 부분을 제2콘택 포인트(7A)가 노출되는 시점까지 1차로 식각하여 제1식각홈(10A)을 형성한 것이 도시된다.
제1e도는 폴리실리콘 식각제로 제1식각홈(10A)의 저면부를 이루는 제2콘택 포인트(7A)를 제1층간 절연막(6)이 노출되는 시점까지 2차로 식각하여 제2식각홈(10B)을 형성한 것이 도시된다.
제1f도는 다시 산화물 식각제로 제2식각홈(10B)의 저면부를 이루는 제1층간 절연막(6)의 노출된 부분을 제1콘택 포인트(4A)가 노출되는 시점까지 3차로 식각하여 제3식각홈(10C)을 형성한 것이 도시된다.
제1g도는 다시 폴리실리콘 식각제로 제3식각홈(10C)의 저면부를 이루는 제1콘택 포인트(4A)를 게이트 산화막(3)이 노출되는 시점까지 4차로 식각하여 제4식각홈(10D)을 형성한 것이 도시된다.
제1h도는 다시 산화물 식각제로 제4식각홈(10D)의 저면부를 이루는 게이트 산화막(3)을 제거하여 본 발명의 콘택홀(10)을 완성한 것이 도시된다.
제2a 내지 2g도는 본 발명에 제2실시예에 의한 반도체 소자의 콘택홀 형성방법을 설명하기 위해 도시한 소자의 단면도이다.
제2a도는 접합부(12)가 형성된 반도체 기판(11)상에 제1절연막(13)을 형성하고, 제1절연막(13)상에 제1콘택 포인트(14)를 애스팩트비가 큰 콘택홀이 형성될 콘택영역(C)에 형성되도록 한 것이 도시된다.
제2b도를 참조하여, 제2절연막(15)은 제1콘택 포인트(14)를 포함한 제1절연막(13)상에 형성된다. 제2콘택 포인트(16)는 제1콘택 포인트(14) 상부쪽에 대응되도록 제2절연막(15)상에 형성된다. 제3절연막(17)은 제2콘택 포인트(16)를 포함한 제2절연막(15)상에 형성된다. 제3절연막(17)상에 도포된 포토레지스트(18)는 리소그라피 공정에 의해 애스팩트 비가 큰 콘택홀이 형성될 콘택 영역(C)의 부분이 개방된다.
상기에서, 제1, 2 및 3절연막(13, 15 및 17)은 반도체 제조공정중 소자간을 보호하고 표면 평탄화를 이루기 위해 식각 선택비가 유사하거나 같은 산화물로 형성된다. 제1 및 2콘택 포인트(14 및 16)는 제1, 2 및 3절연막(13, 15 및 17)에 대하여 식각 선택비가 다른 물질 예를들어, 폴리실리콘등으로 형성된다.
제2c 내지 2g도는 콘택 영역(C)이 개방된 포토레지스트(18)를 이용한 비등방성 식각공정을 다단계로 실시하여 본 발명의 콘택홀을 형성하는 것이 도시된다.
제2c도는 산화물 식각제로 제3절연막(17)의 노출된 부분을 제2콘택 포인트(16)가 노출되는 시점까지 1차로 식각하여 제1식각홈(20A)을 형성한 것이 도시된다.
제2도는 폴리실리콘 식각제로 제1식각홈(20A)의 저면부를 이루는 제2콘택 포인트(16)를 제2절연막(15)이 노출되는 시점까지 2차로 식각하여 제2식각홈(20B)을 형성한 것이 도시된다.
제2e도는 다시 산화물 식각제로 제2식각홈(20B)의 저면부를 이루는 제2절연막(15)의 노출된 부분을 제1콘택 포인트(14)가 노출되는 시점까지 3차로 식각하여 제3식각홈(20C)을 형성한 것이 도시된다.
제2f도는 다시 폴리실리콘 식각제로 제3식각홈(20C)의 저면부를 이루는 제1콘택 포인트(14)를 제1절연막(13)이 노출되는 시점까지 4차로 식각하여 제4식각홈(20D)을 형성한 것이 도시된다.
제2g도는 다시 산화물 식각제로 제4식각홈(20D)의 저면부를 이루는 제1절연막(13)을 접합부(12)가 노출되는 시점까지 식각하여 본 발명의 콘택홀(20)을 완성한 것이 도시된다.
본 발명의 제1 및 2실시예에 의하면, 애스팩트 비가 큰 콘택홀을 오정렬 없이 좋은 형상으로 형성하기 위하여, 콘택홀이 형성될 부분의 절연막내에 적어도 하나 이상의 콘택 포인트를 형성한다. 콘택홀이 형성될 부분의 절연막내에 적어도 하나 이상의 콘택 포인트를 형성함에 의해 토플러지가 낮아져 소자간 절연 및 표면 평탄화를 위해 증착하는 BPSG등과 같은 산화물의 두께를 일반적인 공정에서 증착하는 두께보다 얇게 할 수 있다. 그리고, 다단계 식각공정으로 형성되는 콘택홀은 각 식각단계마다 형성되는 식각홈의 애스팩트 비가 작기 때문에 애스팩트 비가 크므로 인하여 발생되는 문제점을 방지할 수 있다.
상술한 바가 의거한 본 발명은 콘택홀이 형성될 부분의 절연막내에 적어도 하나 이상의 콘택 포인트를 형성함에 의해 반도체 소자의 고집적화로 심화되는 토폴러지를 완화 시킬 수 있어 후속공정을 용이하게 실시할 수 있게 하며, 콘택홀을 다단계 식각공정으로 형성함에 의해 콘택홀내의 식각률을 증가시켜 장여물질을 남기지 않아 소자의 신뢰성을 향상시킬 수 있다.

Claims (16)

  1. 반도체 소자의 콘택홀 형성방법에 있어서, 필드 산화막이 형성된 반도체 기판상에 게이트 산화막을 형성한 후, 상기 게이트 산화막을 포함한 상기 반도체 기판상에 워드라인용 폴리실리콘을 증착하는 단계와, 리소그라피 공정 및 식각공정에 의해 상기 워드라인용 폴리실리콘의 소정부분을 식각하여 워드라인과 제1콘택 포인트를 형성하는 단계와, 마스크를 사용한 리소그라피 공정 및 고농도 불순물 이온 주입공정에 의해 접합부를 형성하는 단계와, 상기 워드라인과 상기 제1콘택 포인트를 포함한 반도체 기판상에 제1층간 절연막을 형성한 후, 비트라인 콘택홀을 형성하는 단계와; 상기 비트라인 콘택홀을 포함한 상기 제1층간 절연막상에 비트라인용 폴리실리콘을 증착하는 단계와, 리소그라피 공정 및 식각공정에 의해 상기 비트라인용 폴리실리콘의 소정부분을 식각하여 비트라인과 상기 제1콘택 포인트 상부쪽에 대응되는 제2콘택 포인트를 형성하는 단계와, 상기 비트라인과 상기 제2콘택 포인트를 포함한 상기 제1층간 절연막상에 제2층간 절연막을 형성하는 단계와, 상기 제2콘택 포인트 상부쪽에 대응되는 부분이 개방된 포토레지스트를 상기 제2층간 절연막상에 형성하는 단계와, 상기 개방된 포토레지스트를 식각 마스크로한 다단계 식각공정으로 콘택홀을 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
  2. 제1항에 있어서, 상기 개방된 포토레지스트를 식각 마스크로한 상기 다단계 식각공정은 상기 제2층간 절연막의 노출된 부분을 상기 제2콘택 포인트가 노출되는 시점까지 1차로 식각하여 제1식각홈을 형성하는 단계와, 상기 제1식각홈의 저면부를 이루는 상기 제2콘택 포인트를 상기 제1층간 절연막이 노출되는 시점까지 2차로 식각하여 제2식각홈을 형성하는 단계와, 상기 제2식각홈의 저면부를 이루는 상기 제1층간 절연막의 노출된 부분을 상기 제1콘택 포인트가 노출되는 시점까지 3차로 식각하여 제3식각홈을 형성하는 단계와, 상기 제3식각홈의 저면부를 이루는 상기 제1콘택 포인트를 상기 게이트 산화막이 노출되는 시점까지 4차로 식각하여 제4식각홈을 형성하는 단계와, 상기 제4식각홈의 저면부를 이루는 상기 게이트 산화막을 제거하여 콘택홀을 형성하 는 단계로 실시되는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
  3. 제1 또는 2항에 있어서, 상기 제1 및 2층간 절연막은 산화물로 형성되는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
  4. 제1 또는 2항에 있어서, 상기 제1 및 2콘택 포인트는 폴리실리콘으로 형성되는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
  5. 제1 또는 2항에 있어서, 상기 콘택홀을 위한 다단계 식각공정은 비등방성 식각공정으로 실시되는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
  6. 반도체 소자의 콘택홀 형성방법에 있어서, 접합부가 형성된 반도체 기판상에 제1절연막을 형성하고, 상기 제1절연막상에 제1콘택 포인트를 애스팩트 비가 큰 콘택홀이 형성될 콘택영역에 형성되도록 하는 단계와, 상기 제1콘택 포인트를 포함한 상기 제1절연막상에 제2절연막을 형성하는 단계와, 상기 제1콘택 포인트 상부쪽에 대응되도록 상기 제2절연막상에 제2콘택 포인트를 형성하는 단계와, 상기 제2콘택 포인트를 포함한 상기 제2절연막상에 제3절연막을 형성하는 단계와, 상기 제2콘택 포인트 상부쪽에 대응되는 부분이 개방된 포토레지스트를 상기 제3절연막상에 형성하는 단계와, 상기 개방된 포토레지스트를 식각 마스크로하여 상기 제3절연막의 노출된 부분을 상기 제2콘택 포인트가 노출되는 시점까지 1차로 식각하여 제1식각홈을 형성하는 단계와; 상기 제1식각홈의 저면부를 이루는 상기 제2콘택 포인트를 상기 제2절연막이 노출되는 시점까지 2차로 식각하여 제2식각홈을 형성하는 단계와, 상기 제2식각홈의 저면부를 이루는 상기 제2절연막의 노출된 부분을 상기 제1콘택 포인트가 노출되는 시점까지 3차로 식각하여 제3식각홈을 형성하는 단계와, 상기 제3식각홈의 저면부를 이루는 상기 제1콘택 포인트를 상기 제1절연막이 노출되는 시점까지 4차로 식각하여 제4식각홈을 형성하는 단계와, 상기 제4식각홈의 저면부를 이루는 상기 제1절연막을 상기 접합부가 노출되는 시점까지 식각하여 콘택홀을 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
  7. 제6항에 있어서, 상기 제1 및 2콘택 포인트와 상기 제1, 2 및 3절연막은 상호 식각 선택비가 다른 물질로 형성되는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
  8. 제6항에 있어서, 상기 제1, 2 및 3절연막은 산화물로 형성되는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
  9. 제6항에 있어서, 상기 제1 및 2콘택 포인트는 폴리실리콘으로 형성되는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
  10. 제6항에 있어서, 상기 콘택홀을 형성하기 위한 다단계 식각공정은 비등방성 식각공정으로 실시되는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
  11. 반도체 소자의 콘택홀 형성방법에 있어서, 애스팩트 비가 큰 콘택홀 형성시에 콘택홀이 형성될 부위의 절연막 내에 적어도 하나 이상의 콘택 포인트를 형성하는 단계와, 상기 적어도 하나 이상의 콘택 포인트 상부쪽에 대응되는 부분이 개방된 포토레지스트를 상기 절연막상에 형성하는 단계와, 상기 개방된 포토레지스트를 식각 마스크로 한 다단계 식각공정으로 콘택홀을 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
  12. 제11항에 있어서, 상기 개방된 포토레지스트를 식각 마스크로한 상기 다단계 식각공정은 상기 절연막과 상기 적어도 하나 이상의 콘택 포인트의 식각을 콘택홀이 형성되는 시점까지 순차적으로 실시하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
  13. 제11 또는 12항에 있어서, 상기 적어도 하나 이상의 콘택 포인트와 상기 절연막은 상호 식각 선택비가 다른 물질로 형성되는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
  14. 제11 또는 12항에 있어서, 상기 절연막은 산화물로 형성되는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
  15. 제11 또는 12항에 있어서, 상기 적어도 하나 이상의 콘택 포인트는 폴리실리콘으로 형성되는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
  16. 제11 또는 12항에 있어서, 상기 콘택홀을 형성하기 위한 다단계 식각공정을 비등방성 식각공정으로 실시되는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
KR1019950004592A 1995-03-07 1995-03-07 반도체 소자의 콘택홀 형성방법 KR0146529B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950004592A KR0146529B1 (ko) 1995-03-07 1995-03-07 반도체 소자의 콘택홀 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950004592A KR0146529B1 (ko) 1995-03-07 1995-03-07 반도체 소자의 콘택홀 형성방법

Publications (2)

Publication Number Publication Date
KR960035807A KR960035807A (ko) 1996-10-28
KR0146529B1 true KR0146529B1 (ko) 1998-11-02

Family

ID=19409327

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950004592A KR0146529B1 (ko) 1995-03-07 1995-03-07 반도체 소자의 콘택홀 형성방법

Country Status (1)

Country Link
KR (1) KR0146529B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100270955B1 (ko) * 1998-03-16 2000-12-01 윤종용 반도체 소자 및 그 제조방법

Also Published As

Publication number Publication date
KR960035807A (ko) 1996-10-28

Similar Documents

Publication Publication Date Title
KR100278273B1 (ko) 반도체장치의콘택홀형성방법
KR100268894B1 (ko) 플래쉬 메모리 소자의 제조방법
KR100471410B1 (ko) 반도체소자의 비트라인 콘택 형성방법
KR20010056888A (ko) 반도체 메모리 제조방법
KR0146529B1 (ko) 반도체 소자의 콘택홀 형성방법
US5994223A (en) Method of manufacturing analog semiconductor device
US5268332A (en) Method of integrated circuit fabrication having planarized dielectrics
KR100303318B1 (ko) 반도체 소자의 자기정렬 콘택홀 형성방법
KR100654350B1 (ko) 실리사이드막을 구비하는 반도체 소자의 제조 방법 및이에 의해 제조된 반도체 소자
KR100379531B1 (ko) 반도체 소자의 제조방법
KR100321758B1 (ko) 반도체소자의제조방법
KR100548594B1 (ko) 디램의 커패시터 노드 형성방법
KR100218735B1 (ko) 반도체 소자의 콘택홀 형성방법
JPH10144788A (ja) 半導体装置の製造方法
KR100198637B1 (ko) 반도체 소자의 제조 방법
KR100396685B1 (ko) 반도체소자의배선및그제조방법
KR100568789B1 (ko) 반도체 소자 제조방법
KR20020066585A (ko) 반도체 소자의 비트라인 콘택 형성방법
KR100277883B1 (ko) 반도체 소자의 제조 방법
KR0147770B1 (ko) 반도체 장치 제조방법
KR100218302B1 (ko) 메모리셀 캐패시터의 제조방법
KR100321759B1 (ko) 반도체소자제조방법
KR20020002682A (ko) 반도체 소자의 제조방법
KR19990055802A (ko) 반도체소자 제조방법
KR100386625B1 (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19950307

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19950307

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19980429

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19980512

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19980512

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20010417

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20020417

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20030417

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20040326

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20050422

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20050422

Start annual number: 8

End annual number: 8

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20070410