[go: up one dir, main page]

JPH07221104A - 半導体装置の製造方法及び半導体装置及び電極ピン形成用マスク及び電極ピン形成用マスクを用いた試験方法 - Google Patents

半導体装置の製造方法及び半導体装置及び電極ピン形成用マスク及び電極ピン形成用マスクを用いた試験方法

Info

Publication number
JPH07221104A
JPH07221104A JP6008848A JP884894A JPH07221104A JP H07221104 A JPH07221104 A JP H07221104A JP 6008848 A JP6008848 A JP 6008848A JP 884894 A JP884894 A JP 884894A JP H07221104 A JPH07221104 A JP H07221104A
Authority
JP
Japan
Prior art keywords
electrode
electrode pin
mask
semiconductor chip
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP6008848A
Other languages
English (en)
Inventor
Tatsuharu Matsuda
達晴 松田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP6008848A priority Critical patent/JPH07221104A/ja
Priority to US08/350,986 priority patent/US5574311A/en
Publication of JPH07221104A publication Critical patent/JPH07221104A/ja
Priority to US08/695,584 priority patent/US5843798A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】本発明はフリップチップ実装法等に用いて好適
な半導体装置の製造方法及び半導体装置及び電極ピン形
成用マスク及び電極ピン形成用マスクを用いた試験方法
に関し、半導体装置の製造効率及び試験効率の向上を図
ると共に製品コストの低減を図ることを目的とする。 【構成】半導体チップ１に形成された電極パッド５に対
応する位置に電極ピン形成孔４が設けられると共に電極
ピン形成孔４の深さが電極ピン形成孔４の径寸法より長
くなるよう構成された電極ピン形成用マスク３を半導体
チップ１に配設し、この電極ピン形成用マスク３を用い
てスクリーン印刷を行うことにより電極ピン形成孔４に
導電材ペースト６を導入し、その後に電極ピン形成用マ
スク３を半導体チップ１から取り除くことにより電極ピ
ン５を形成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法及
び半導体装置及び電極ピン形成用マスク及び電極ピン形
成用マスクを用いた試験方法に係り、特にフリップチッ
プ実装法等に用いて好適な半導体装置の製造方法及び半
導体装置及び電極ピン形成用マスク及び電極ピン形成用
マスクを用いた試験方法に関する。
【０００２】近年のコンピュータシステムの小型化，高
速化，高密度化等の要求に伴い、ファインピッチでかつ
多ピンの半導体装置の製造技術の確立と、その要求に伴
うコストの上昇を抑えた低コストの半導体装置の実現が
要求されている。
【０００３】この要求を満たす実装方法としてフリップ
チップ実装法，ＴＡＢ(Tape Automated Bonding)法が実
用化されており、この実装方法においては突起電極を半
導体チップに形成する必要がある。この突起電極として
も種々の構造のものが提案されているが、その一つとし
て電極ピン（マイクロピン）を用いたものがある。
【０００４】上記の如く半導体装置の小型化及び低コス
ト化を図るためには、この電極ピンを高精度にまた低コ
ストで形成する必要がある。
【０００５】
【従来の技術】従来における突起電極として電極ピン
（マイクロピン）を用いたフリップチップ実装法は、半
導体チップまたは半導体チップを搭載する実装基板に設
けられた電極パッド上に電極ピンを立設し、この電極ピ
ンを実装基板或いは半導体チップに接合させることによ
り実装を行う構成とされている。この電極ピンを形成す
る方法としては、ワイヤーボンディング装置を用いた方
法、及び予め形成された電極ピンを治具を用いて半導体
チップ等に立設する方法が一般に行われている。
【０００６】ワイヤーボンディング装置を用いた方法
は、半導体チップまたは実装基板に形成された電極パッ
ドに電極ピンとなる金線の一端をボンディングし、続い
てキャピラリーを垂直上方に所定量昇降させた後、スパ
ークロッドを用いてスパークカットしたり、或いはウエ
ッジを用いて金線を引きちぎることにより所定立設長さ
を有する電極ピンを形成する方法である。
【０００７】また、電極ピンを治具を用いて半導体チッ
プ等に立設する方法は、予め所定長さの電極ピンを多数
製造すると共に、電極ピンを立設する電極パッドに対応
した挿入孔が形成された治具を用意する。そして、挿入
孔が電極パッドと対向するよう治具を半導体チップまた
は実装基板に装着し、続いて治具上に多数の電極ピンを
置き、その上で治具を加振器等により振動させる。治具
が振動することにより電極ピンは挿入孔内に挿入され、
やがて全ての挿入孔に電極ピンが挿入されると、加熱処
理が行われ電極ピンは電極パッドに熱接合される。続い
て治具を半導体チップまたは実装基板から取り外すと、
電極ピンは立設された状態で電極パッドに残り、これに
より電極パッド上に立設した電極ピンが形成される。
【０００８】一方、半導体装置の製造工程には完成した
半導体チップが所定の動作を行うか否かの試験工程が実
施される。この試験工程は試験装置を用い、試験装置に
設けられているプローブ針を電極パッドに形成された電
極ピンに接触させて電気的導通を図り、試験装置により
実際に各電極ピンに電源或いは試験信号を供給して所定
の動作が行われるか否かの試験が実施される。
【０００９】
【発明が解決しようとする課題】しかるに上記した半導
体装置の製造方法において、電極ピンをワイヤーボンデ
ィング装置を用いて形成する方法では、多数配設される
一つ一つの電極パッドに対してワイヤボンディング処理
を行う必要があり、電極ピンの本数が増大した場合には
ワイヤボンディング処理に要する時間が長くなり、半導
体装置の生産効率が低下するという問題点があった。
【００１０】また、電極ピンの長さはワイヤボンディン
グ処理時の金線をカット位置により決定されるが、上記
のように金線カットはスパークカットや引きちぎりによ
るカットであったため、金線カット位置の精度は低くか
った。このため、形成された電極ピンの高さにバラツキ
が発生し、半導体チップを実装する際に接続不良が発生
するおそれがあるという問題点があった。
【００１１】また、半導体装置の製造方法において、治
具を用いて電極ピンを立設形成する方法では、細い径寸
法を有するマイクロピンを治具に形成された全ての挿入
孔に挿入するのは容易でなく、また治具も精度を要する
ために高価となる。よって、この方法を採用した場合に
は製造効率が低下すると共に製品コストが上昇するとい
う問題点があった。
【００１２】一方、半導体装置の試験工程においては、
従来のように電極ピンに試験装置のプローブ針を直接接
続して試験を行う構成では、多ピン化により電極ピンが
半導体チップの底面全体にわたり形成されるようになっ
た場合には、電極ピンの径寸法に対してプローブ針の形
状が大きいため、電極ピンの配設ピッチと同ピッチでプ
ローブ針を配設することができなくなる。このため、従
来の試験方法では高密度に電極ピンが形成された半導体
装置に対してはプローブ針による試験を行えず、高価な
治具等を用いて試験を行う必要があり、試験効率が低下
すると共に製品コストが上昇してしまうという問題点が
あった。
【００１３】本発明は上記の点に鑑みてなされたもので
あり、半導体装置の製造効率及び試験効率の向上を図る
と共に製品コストの低減を図ることができる半導体装置
の製造方法及び半導体装置及び電極ピン形成用マスク及
び電極ピン形成用マスクを用いた試験方法を提供するこ
とを目的とする。
【００１４】
【課題を解決するための手段】上記の課題は下記の手段
を講じることにより解決することができる。
【００１５】請求項１の発明方法では、半導体チップに
形成された電極パッドに外部接続用の電極ピンを形成す
る工程を有した半導体装置の製造方法において、上記半
導体チップが形成された後、この半導体チップに形成さ
れた電極パッドに対応する位置に電極ピン形成孔が設け
られると共に、この電極ピン形成孔の深さが電極ピン形
成孔の径寸法より長くなるよう構成された電極ピン形成
用マスクを上記半導体チップに配設し、この電極ピン形
成用マスクを用いてスクリーン印刷を行うことにより、
電極ピン形成孔に導電部材を導入し、その後、上記電極
ピン形成用マスクを半導体チップから取り除くことによ
り、半導体チップに形成された電極パッドに、径寸法よ
りも高さが高い電極ピンを形成することを特徴とするも
のである。
【００１６】また、請求項２の発明では、電極ピンが半
導体チップに形成された電極パッドに成形されてなる半
導体装置において、上記電極ピンの電極パッドからの突
出高さが、電極ピンの径寸法よりも大きくなるよう構成
したことを特徴とするものである。
【００１７】また、請求項３の発明では、半導体チップ
に形成された電極パッドに、実装基板と接続するための
電極ピンをスクリーン印刷法を用いて形成する際に用い
るものであり、マスク本体と、このマスク本体に穿設さ
れた電極ピンを形成するための型孔とを具備する電極ピ
ン形成用マスクにおいて、上記型孔内に形成されてお
り、上記半導体チップに装着された状態において電極パ
ッドと電気的に接続する構成とされた孔内電極と、上記
マスク本体の孔内電極の形成位置から離間した位置に、
孔内電極数と対応する数形成されており、上記半導体チ
ップを試験する際用いる試験装置の試験用治具が接続さ
れる試験用電極と、上記孔内電極と試験用電極とを接続
する電極接続用配線とを設けてなることを特徴とするも
のである。
【００１８】また、請求項４の発明では、上記電極接続
用配線を上記マスク本体上面に形成すると共に、少なく
ともこの電極接続用配線の上部に絶縁膜を形成してなる
ことを特徴とするものである。
【００１９】また、請求項５の発明では、上記請求項３
または４のいずれかに記載の電極ピン形成用マスクを用
いた試験方法において、上記型孔内に電極ピンとなる導
電部材を充填した後に、上記試験装置の治具を試験用電
極に接続して半導体チップの試験を行うことを特徴とす
るものである。
【００２０】
【作用】上記の各手段は下記のように作用する。
【００２１】請求項１及び請求項２の発明によれば、半
導体チップに形成された電極パッドに対応する位置に電
極ピン形成孔が設けられた電極ピン形成用マスクを用
い、スクリーン印刷を行うことにより電極ピン形成孔に
導電部材を導入し電極ピンを形成するため、電極ピンを
容易にかつ一括的に形成することが可能となる。また、
電極ピンの長さは電極ピン形成用マスクの厚みを変える
だけで自由に設定することができる。
【００２２】また、請求項３の発明によれば、電極ピン
を形成する際に用いる電極ピン形成用マスクに、電極パ
ッドと電気的に接続される孔内電極と、半導体チップを
試験する際に用いる試験用治具が接続される試験用電極
と、孔内電極と試験用電極とを接続する電極接続用配線
とを設けることにより、試験用治具を直接電極ピンに接
続する必要がなくなり、孔内電極及び電極接続用配線に
よりマスク本体に引き出された試験用電極に試験用治具
を接続させて試験を行うことができる。このため、電極
ピンが多ピン化しても確実に試験を行うことができる。
【００２３】また、請求項４の発明によれば、少なくと
も電極接続用配線の上部に絶縁膜を形成することによ
り、電極接続用配線の保護を行うことができる。
【００２４】また、請求項５の発明によれば、型孔内に
電極ピンとなる導電部材を充填した後に試験装置の治具
を試験用電極に接続して半導体チップの試験を行うこと
により、電極ピンの形成と半導体チップの試験とを同一
工程内において実施することが可能となり、半導体装置
の製造工程の簡単化を図ることができる。また、型孔内
に電極ピンとなる導電部材を充填した状態で試験を行う
ことにより、電気的特性が良好な状態で試験を行うこと
が可能となり、試験の信頼性を向上させることができ
る。
【００２５】
【実施例】次に本発明の実施例について図面と共に説明
する。
【００２６】図１乃至図６は本発明の一実施例である半
導体装置の製造方法を製造手順に沿って説明するための
図である。半導体装置を製造するには、先ず図１に示す
ように、周知の半導体チップ製造工程を経ることにより
半導体チップ１を製造する。この半導体チップ１の背面
部１ａには、上記の半導体チップ製造工程において複数
の電極パッド２が形成されている。尚、図１では半導体
チップ１は上下逆に置かれることにより、背面部１ａが
上部に位置した状態とされている。
【００２７】この半導体チップ１の背面部１ａ上には、
電極ピン形成用マスク３が載置される。この電極ピン形
成用マスク３には、複数の電極ピン形成孔４が形成され
ている。この電極ピン形成孔４の形成位置は半導体チッ
プ１に形成されている電極パッド２と対応して形成され
ており、電極ピン形成用マスク３が半導体チップ１上に
載置された状態で電極ピン形成孔４は電極パッド２と対
向するよう構成されている。
【００２８】この電極ピン形成用マスク３は、例えば耐
腐食性の良好なステンレスにより形成されている。ま
た、電極ピン形成用マスク３の厚さ（図中、矢印Ｌで示
す）は電極ピン形成孔４の径寸法（図中、ｍで示す）よ
りも大きくなるよう構成されている。具体的には、電極
ピン形成孔４の径寸法ｍが約１００μｍ程度であるのに
対し、電極ピン形成用マスク３の厚さＬは約１５０μｍ
〜２０００μｍ程度に設定されている。
【００２９】上記のように電極ピン形成用マスク３が半
導体チップ１上に載置されると、続いてスクリーン印刷
が実施される。このスクリーン印刷は、図３に示される
ように、後に電極ピン５を構成する導電材ペースト６を
スキージ７を用いて電極ピン形成用マスク３に形成され
た電極ピン形成孔４内に充填する。この導電材ペースト
６としては、例えばエポキシ系の熱硬化樹脂或いは光硬
化性樹脂に金（Ａｕ）や銀（Ａｇ）のような高電導性金
属の微粒子を混合したものが考えられる。
【００３０】図４に示されるように、全ての電極ピン形
成孔４に導電材ペースト６が充填されると、続いて同図
に示す状態の半導体チップ１は加熱炉に装填されて赤外
線或いは光等を照射することにより導電材ペースト６を
８０℃〜１８０℃程度の熱或いは光で熱硬化させ電極ピ
ン５を形成する。続いて、電極ピン形成用マスク３を半
導体チップ１から取り外すことにより、図５に示される
半導体装置８が製造される。
【００３１】前記したように、電極ピン形成用マスク３
の厚さＬは電極ピン形成孔４の径寸法ｍよりも大きくな
るよう構成されているため、製造された半導体装置８に
形成された電極ピン５も、その高さ寸法Ｌは径寸法ｍよ
り大きくなっている。このように、電極ピン５の高さ寸
法Ｌが径寸法ｍより大きく設定されることにより、実装
性を向上させることができ、周知の実装法であるフリッ
プチップ実装法やＴＡＢ(Tape Automated Bonding)方法
の適用が可能となる。
【００３２】図６は、上記の製造方法により製造された
半導体装置８を実装基板９に実装した状態を示してい
る。半導体装置８を実装基板９に実装するには、実装基
板９に予め電極ピン５の形成位置に対応した接続パッド
１０を形成すると共に、各電極ピン５の先端部に例えば
半田等を配設しておき、半導体装置８を実装基板９にフ
ェイスダウンさせて加熱することにより電極ピン５を実
装基板９に接続させる、いわゆるフリップチップ実装法
を用いることが考えられる。
【００３３】このフリップチップ実装法を用いた場合、
半導体チップ１に形成された電極ピン５の高さ寸法にバ
ラツキが有ると、電極ピン５が接続パッド１０から浮い
てしまうものが生じ接続不良が発生するおそれがある。
しかるに、前記したように電極ピン５は電極ピン形成用
マスク３を用いてスクリーン印刷により形成されるため
その高さは均一となっている（図６参照）。よって、上
記のような電極ピン５の高さ寸法にバラツキが発生する
ことはなく、半導体チップ１と実装基板９の電気的接続
を確実に行うことができる。
【００３４】また、各電極ピン５の形成は処理が簡単な
スクリーン印刷により形成されるため、高さ寸法が均一
化された電極ピン５を容易かつ短時間に形成することが
できる。これにより、半導体装置８の製造を容易に行う
ことができ、製造時間の短縮，歩留りの向上及びこれら
に伴う製品コストの低減を図ることができる。
【００３５】尚、上記した実施例においては、導電材ペ
ースト６としてエポキシ系の熱硬化樹脂或いは光硬化性
樹脂に高電導性金属の微粒子を混合したものを用いた例
を示したが、樹脂材料として熱収縮性或いは光収縮性の
樹脂で、その収縮率が６０％〜９０％の特性を有する樹
脂を用いることにより、半導体チップ１からの電極ピン
形成用マスク３の除去を容易にした構成としてもよい。
【００３６】また、半導体チップ１からの電極ピン形成
用マスクの除去を容易にする他の構成としては、図７に
示されように、電極ピン形成用マスク１１に上方向に向
かい径寸法が小さくなる電極ピン形成孔１２を形成し、
これにより電極ピン形成用マスクの半導体チップ１から
の除去を容易とする構成が考えられる。
【００３７】また、上記実施例においては、電極ピン５
は導電材ペースト６を熱或いは光により硬化させただけ
の状態で実装する構成とされていたが、導電材ペースト
６は高電導性金属の微粒子に樹脂を添加した構成である
ため、電気特性が劣化することが考えられる。これを解
決するために、図８に示すように、形成された電極ピン
５を覆うように金（Ａｕ）等の高電導性金属膜１３を形
成することにより、電極ピン５の電気的特性を向上させ
る構成としてもよい。
【００３８】図９及び図１０は、上記した半導体装置８
の製造工程において用いられる電極ピン形成用マスクの
他実施例を示している。同図に示す電極ピン形成用マス
ク２０は、半導体装置８に対して行われる電気的試験時
にも利用できるよう構成したことを特徴とするものであ
る。尚、図９は電極ピン形成用マスク２０が半導体チッ
プ１に載置された状態の部分拡大図であり、また図１０
は電極ピン形成用マスク２０が半導体チップ１に載置さ
れた状態の平面図である。
【００３９】電極ピン形成用マスク２０は、ポリイミド
系等の絶縁性樹脂よりなるマスク本体２１に複数の電極
ピン形成孔２２（同図には一つのみ図示する）が形成さ
れている。この電極ピン形成孔２２の内面には孔内電極
２３が形成されている。また、マスク本体２１の上面側
端部には試験用電極２４が形成されており、この試験用
電極２４と上記孔内電極２３は電極接続用配線２５によ
り電気的に接続されている。更に、孔内電極２３は電極
ピン形成用マスク２０が半導体チップ１に載置された状
態において、半導体チップ１に形成されている電極パッ
ド２に電気的に接続するよう構成されている。
【００４０】上記孔内電極２３，試験用電極２４及び電
極接続用配線２５は、マスク本体２１上及び電極ピン形
成孔２２内に銅材等の導電金属膜を接着或いは蒸着する
ことにより被膜形成し、その後ホトリソ技術等を用いて
所定の形状にパターニングし、その上部に金メッキを施
した構成とされている。また、少なくとも電極接続用配
線２５の上部位置には絶縁膜２６が形成されており、こ
の絶縁膜２６により電極接続用配線２５は保護されてい
る。
【００４１】ここで、孔内電極２３の配設ピッチと試験
用電極２４の配設ピッチとを図１０を用いて比較検討す
る。孔内電極２３は半導体チップ１に形成されている電
極パッド２と対応して形成された電極ピン形成孔２２内
に設けられており、従って孔内電極２３は電極パッド２
の配設ピッチと同ピッチで形成されている。従って、孔
内電極２３の配設ピッチは狭ピッチとなっている。これ
に対して、試験用電極２４はマスク本体２１の外周円近
傍に形成されており、その配設ピッチは孔内電極２３の
配設ピッチに対して広いピッチとなっている。
【００４２】また、半導体装置の製造工程においては、
半導体チップ１が適正に作動するか否かを試験する試験
工程が設けられており、この試験は図示しない試験装置
を用いて行われる。具体的には、試験装置に接続された
プローブ針２７を半導体チップ１に形成された電極に接
続することにより所定の試験が実施される。
【００４３】本実施例に係る電極ピン形成用マスク２０
は、前記のように半導体チップ１に形成された電極パッ
ド２に孔内電極２３が接続されており、この孔内電極２
３は電極接続用配線２５を介して試験用電極２４に電気
的に接続されている。従って、試験用電極２４にプロー
ブ針２７を接続させることにより、半導体チップ１と試
験装置を電気的に接続することができる。また、前記の
ように試験用電極２４はマスク本体２１の外周円近傍に
形成されておりその配設ピッチは広いピッチとなってい
る。
【００４４】よって、半導体チップ１が高集積化され電
極数が多いものであっても、電極ピン形成用マスク２０
を用いることによりプローブ針２７を直接半導体チップ
１の電極と接続する必要がなくなり、配設ピッチの広い
試験用電極２４にプローブ針２７を接続することにより
半導体チップ１に対する試験を実施することが可能とな
る。このため、半導体チップ１の電極数（電極ピン数）
が増大しても確実に試験を行うことができる。
【００４５】また、試験を行うに際し、電極ピン形成孔
２２内に電極ピンとなる導電材ペーストを充填した後に
プローブ針２７を試験用電極２４に接続して半導体チッ
プ１に対する試験を行うことにより、電極ピンの形成と
半導体チップ１の試験とを同一工程内において実施する
ことが可能となり、半導体装置の製造工程の簡単化を図
ることができる。また、電極ピン形成孔２２内に導電材
ペーストを充填した状態で試験を行うことにより、電極
パッド２と孔内電極２３との電気接続を良好とすること
ができ、試験の信頼性を向上させることができる。
【００４６】図１１は、図９に示した電極ピン形成用マ
スク２０の変形例である電極ピン形成用マスク３０を示
している。尚、同図に示す電極ピン形成用マスク３０に
おいて、前記した電極ピン形成用マスク２０の構成と対
応する構成については同一符号を付してその説明を省略
する。
【００４７】図１１に示す電極ピン形成用マスク３０
は、マスク本体３１として金属（例えばステンレス）を
用いたことを特徴とするものである。前記した電極ピン
形成用マスク２０では、マスク本体２１の材料として樹
脂を用いていたが、樹脂によりマスク本体２１を形成し
た場合、熱膨張による精度の劣化や機械的強度が弱いと
いう問題点がある。しかるに、マスク本体３１として、
機械的強度が強く、また熱膨張率の低いステンレス等の
金属材料を用いることにより、上記の問題点を解決する
ことができる。尚、図１１に示す実施例では、電極接続
用配線２５とマスク本体３１が電気的に接続されてしま
うことを防止するため、電極接続用配線２５とマスク本
体３１との間にポリイミド樹脂等よりなる絶縁層３２が
形成されている。
【００４８】
【発明の効果】上記の如く本発明によれば、下記のよう
な種々の効果を奏する。
【００４９】請求項１及び請求項２の発明によれば、半
導体チップに形成された電極パッドに対応する位置に電
極ピン形成孔が設けられた電極ピン形成用マスクを用
い、スクリーン印刷を行うことにより電極ピン形成孔に
導電部材を導入し電極ピンを形成するため、電極ピンを
容易にかつ一括的に形成することが可能となる。また、
電極ピンの長さは電極ピン形成用マスクの厚みを変える
だけで自由に設定することができる。
【００５０】また、請求項３の発明によれば、電極ピン
を形成する際に用いる電極ピン形成用マスクに、電極パ
ッドと電気的に接続される孔内電極と、半導体チップを
試験する際に用いる試験用治具が接続される試験用電極
と、孔内電極と試験用電極とを接続する電極接続用配線
とを設けることにより、試験用治具を直接電極ピンに接
続する必要がなくなり、孔内電極及び電極接続用配線に
よりマスク本体に引き出された試験用電極に試験用治具
を接続させて試験を行うことができる。このため、電極
ピンが多ピン化しても確実に試験を行うことができる。
【００５１】また、請求項４の発明によれば、少なくと
も電極接続用配線の上部に絶縁膜を形成することによ
り、電極接続用配線の保護を行うことができる。
【００５２】また、請求項５の発明によれば、型孔内に
電極ピンとなる導電部材を充填した後に試験装置の治具
を試験用電極に接続して半導体チップの試験を行うこと
により、電極ピンの形成と半導体チップの試験とを同一
工程内において実施することが可能となり、半導体装置
の製造工程の簡単化を図ることができる。また、型孔内
に電極ピンとなる導電部材を充填した状態で試験を行う
ことにより、電気的特性が良好な状態で試験を行うこと
が可能となり、試験の信頼性を向上させることができ
る。
【図面の簡単な説明】
【図１】本発明の一実施例である半導体装置の製造方法
を製造手順に沿って説明するための図である。
【図２】本発明の一実施例である半導体装置の製造方法
を製造手順に沿って説明するための図である。
【図３】本発明の一実施例である半導体装置の製造方法
を製造手順に沿って説明するための図である。
【図４】本発明の一実施例である半導体装置の製造方法
を製造手順に沿って説明するための図である。
【図５】本発明の一実施例である半導体装置の製造方法
を製造手順に沿って説明するための図である。
【図６】本発明の一実施例である半導体装置の製造方法
を製造手順に沿って説明するための図である。
【図７】電極ピン形成用マスクの変形例を示す図であ
る。
【図８】電極ピンに高電導性金属膜を形成した半導体装
置を示す図である。
【図９】半導体装置の製造工程において用いられる電極
ピン形成用マスクの他実施例を示す図である。
【図１０】半導体装置の製造工程において用いられる電
極ピン形成用マスクの他実施例を示す図である。
【図１１】半導体装置の製造工程において用いられる電
極ピン形成用マスクの他実施例を示す図である。
【符号の説明】
１ 半導体チップ ２ 電極パッド ３，１１，２０，３０ 電極ピン形成用マスク ４，１２，２２ 電極ピン形成孔 ５ 電極ピン ６ 導電材ペースト ７ スキージ ８ 半導体装置 ９ 実装基板 １０ 接続パッド １３ 高電導性金属膜 ２１，３１ マスク本体 ２３ 孔内電極 ２４ 試験用電極 ２５ 電極接続用配線 ２６ 絶縁膜 ２７ プローブ針 ３２ 絶縁層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/92 Ｆ Ｚ

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップ（１）に形成された電極パ
    ッド（２）に外部接続用の電極ピン（５）を形成する工
    程を有した半導体装置の製造方法において、 該半導体チップ（１）が形成された後、 該半導体チップ（１）に形成された電極パッド（２）に
    対応する位置に電極ピン形成孔（４，２２）が設けられ
    ると共に、該電極ピン形成孔（４，２２）の深さが該電
    極ピン形成孔（４，２２）の径寸法より長くなるよう構
    成された電極ピン形成用マスク（３，２０，３０）を該
    半導体チップ（１）に配設し、 該電極ピン形成用マスク（３，２０，３０）を用いてス
    クリーン印刷を行うことにより、該電極ピン形成孔
    （４，２２）に導電部材（６）を導入し、 その後、該電極ピン形成用マスク（３，２０，３０）を
    該半導体チップ（１）から取り除くことにより、該半導
    体チップ（１）に形成された電極パッド（２）に、径寸
    法よりも高さが高い電極ピン（５）を形成することを特
    徴とする半導体装置の製造方法。
  2. 【請求項２】 電極ピン（５）が半導体チップ（１）に
    形成された電極パッド（２）に成形されてなる半導体装
    置において、 該電極ピン（５）の該電極パッド（２）からの突出高さ
    が、該電極ピン（５）の径寸法よりも大きく構成してな
    ることを特徴とする半導体装置。
  3. 【請求項３】 半導体チップ（１）に形成された電極パ
    ッド（２）に、実装基板（９）と接続するための電極ピ
    ン（５）をスクリーン印刷法を用いて形成する際に用い
    るものであり、 マスク本体（２１，３１）と、該マスク本体（２１，３
    １）に穿設された該電極ピン（５）を形成するための型
    孔（２２）とを具備する電極ピン形成用マスクであっ
    て、 該型孔（２２）内に形成されており、該半導体チップ
    （１）に装着された状態において該電極パッド（２）と
    電気的に接続する構成とされた孔内電極（２３）と、 該マスク本体（２１，３１）の該孔内電極（２３）の形
    成位置から離間した位置に、該孔内電極数と対応する数
    形成されており、該半導体チップ（１）を試験する際用
    いる試験装置の試験用治具（２７）が接続される試験用
    電極（２４）と、 該孔内電極（２３）と該試験用電極（２４）とを接続す
    る電極接続用配線（２５）とを設けてなることを特徴と
    する電極ピン形成用マスク。
  4. 【請求項４】 該電極接続用配線（２５）を該マスク本
    体（２１，３１）の上面に形成すると共に、少なくとも
    該電極接続用配線（２５）の上部に絶縁膜（２６）を形
    成してなることを特徴とする請求項３記載の電極ピン形
    成用マスク。
  5. 【請求項５】 請求項３または４のいずれかに記載の電
    極ピン形成用マスクを用いた試験方法において、 該型孔（２２）内に該電極ピン（５）となる導電部材を
    充填した後に、該試験装置の治具（２７）を該試験用電
    極（２４）に接続して該半導体チップ（１）の試験を行
    うことを特徴とする電極ピン形成用マスクを用いた試験
    方法。
JP6008848A 1994-01-28 1994-01-28 半導体装置の製造方法及び半導体装置及び電極ピン形成用マスク及び電極ピン形成用マスクを用いた試験方法 Withdrawn JPH07221104A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP6008848A JPH07221104A (ja) 1994-01-28 1994-01-28 半導体装置の製造方法及び半導体装置及び電極ピン形成用マスク及び電極ピン形成用マスクを用いた試験方法
US08/350,986 US5574311A (en) 1994-01-28 1994-11-29 Device having pins formed of hardened mixture of conductive metal particle and resin
US08/695,584 US5843798A (en) 1994-01-28 1996-08-12 Method for manufacturing semiconductor device having step of forming electrode pins on semiconductor chip using electrode-pin forming mask, and method for testing semiconductor chip using electrode-pin forming mask

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6008848A JPH07221104A (ja) 1994-01-28 1994-01-28 半導体装置の製造方法及び半導体装置及び電極ピン形成用マスク及び電極ピン形成用マスクを用いた試験方法

Publications (1)

Publication Number Publication Date
JPH07221104A true JPH07221104A (ja) 1995-08-18

Family

ID=11704174

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6008848A Withdrawn JPH07221104A (ja) 1994-01-28 1994-01-28 半導体装置の製造方法及び半導体装置及び電極ピン形成用マスク及び電極ピン形成用マスクを用いた試験方法

Country Status (2)

Country Link
US (2) US5574311A (ja)
JP (1) JPH07221104A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6940175B2 (en) 2001-06-14 2005-09-06 Sharp Kabushiki Kaisha Semiconductor device in which a plurality of electronic components are combined with each other
JP2008545257A (ja) * 2005-06-30 2008-12-11 インテル・コーポレーション エレクトロマイグレーション耐性を有し柔軟性のあるワイヤ相互接続、ナノサイズのはんだ組成、それらを形成するシステム、およびはんだ付けされたパッケージの組み立て方法
DE19653499B4 (de) * 1995-12-25 2010-04-29 Mitsubishi Denki K.K. Lotzuführgerät und Lotzuführverfahren

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4314913C1 (de) * 1993-05-05 1994-08-25 Siemens Ag Verfahren zur Herstellung eines Halbleiterbauelements mit einer Kontaktstrukturierung für vertikale Kontaktierung mit weiteren Halbleiterbauelementen
US5834824A (en) 1994-02-08 1998-11-10 Prolinx Labs Corporation Use of conductive particles in a nonconductive body as an integrated circuit antifuse
US6826827B1 (en) * 1994-12-29 2004-12-07 Tessera, Inc. Forming conductive posts by selective removal of conductive material
US5962815A (en) 1995-01-18 1999-10-05 Prolinx Labs Corporation Antifuse interconnect between two conducting layers of a printed circuit board
US5767575A (en) 1995-10-17 1998-06-16 Prolinx Labs Corporation Ball grid array structure and method for packaging an integrated circuit chip
US5872338A (en) 1996-04-10 1999-02-16 Prolinx Labs Corporation Multilayer board having insulating isolation rings
US5830265A (en) * 1996-10-31 1998-11-03 Hewlett-Packard Company Counterion substitution in macromolecular chromophore (MMC) for ink-jet printing including textile, large format and office format printers
JPH10253059A (ja) * 1997-03-11 1998-09-25 Nikko Co 火薬点火発熱具用回路板の製造方法
US6034427A (en) 1998-01-28 2000-03-07 Prolinx Labs Corporation Ball grid array structure and method for packaging an integrated circuit chip
US6025643A (en) * 1998-07-29 2000-02-15 Auger; Ronald N. Device for dissipating heat from a semiconductor element
US6228687B1 (en) * 1999-06-28 2001-05-08 Micron Technology, Inc. Wafer-level package and methods of fabricating
US6448106B1 (en) 1999-11-09 2002-09-10 Fujitsu Limited Modules with pins and methods for making modules with pins
WO2001058007A1 (fr) * 2000-01-31 2001-08-09 Kinseki Limited Enceinte pour circuits oscillants utilisant un vibrateur piezo-electrique, son procede de fabrication et oscillateur
US7423336B2 (en) * 2002-04-08 2008-09-09 Micron Technology, Inc. Bond pad rerouting element, rerouted semiconductor devices including the rerouting element, and assemblies including the rerouted semiconductor devices
TWI289921B (en) * 2003-05-28 2007-11-11 Via Tech Inc Bump process of flip chip package
US7378049B2 (en) * 2003-12-08 2008-05-27 Matsushita Electric Industrial Co., Ltd. Method for producing ceramic substrate and electronic component module using ceramic substrate
US7453157B2 (en) 2004-06-25 2008-11-18 Tessera, Inc. Microelectronic packages and methods therefor
KR20060008021A (ko) * 2004-07-23 2006-01-26 삼성전자주식회사 인쇄회로기판 및 이를 이용한 평판표시장치
JP4659534B2 (ja) * 2005-07-04 2011-03-30 三菱電機株式会社 半導体装置
US7456479B2 (en) * 2005-12-15 2008-11-25 United Microelectronics Corp. Method for fabricating a probing pad of an integrated circuit chip
WO2008020392A2 (en) * 2006-08-17 2008-02-21 Nxp B.V. Semiconductor component and assembly with projecting electrode
US20080150101A1 (en) * 2006-12-20 2008-06-26 Tessera, Inc. Microelectronic packages having improved input/output connections and methods therefor
JP4270282B2 (ja) * 2007-01-23 2009-05-27 セイコーエプソン株式会社 半導体装置の製造方法
JP5281346B2 (ja) * 2008-09-18 2013-09-04 新光電気工業株式会社 半導体装置及びその製造方法
US8193040B2 (en) * 2010-02-08 2012-06-05 Infineon Technologies Ag Manufacturing of a device including a semiconductor chip
US9137903B2 (en) 2010-12-21 2015-09-15 Tessera, Inc. Semiconductor chip assembly and method for making same
US9180288B2 (en) 2011-09-01 2015-11-10 Zoll Medical Corporation Medical equipment electrodes
TWI529579B (zh) * 2013-12-31 2016-04-11 Egalax Empia Technology Inc Touch panel of the integrated circuit device
US10679866B2 (en) 2015-02-13 2020-06-09 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure for semiconductor package and method of fabricating the interconnect structure
US20160343646A1 (en) * 2015-05-21 2016-11-24 Qualcomm Incorporated High aspect ratio interconnect for wafer level package (wlp) and integrated circuit (ic) package
CN114975333A (zh) * 2022-07-29 2022-08-30 广东大普通信技术股份有限公司 芯片结构

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59151443A (ja) * 1983-02-17 1984-08-29 Fujitsu Ltd 半導体装置
US4712721A (en) * 1986-03-17 1987-12-15 Raychem Corp. Solder delivery systems
JPH01136357A (ja) * 1987-11-24 1989-05-29 Mitsubishi Electric Corp 集積回路用パツケージ
JPH0235764A (ja) * 1988-07-26 1990-02-06 Matsushita Electric Works Ltd 半導体パッケージの端子ピン
US5468681A (en) * 1989-08-28 1995-11-21 Lsi Logic Corporation Process for interconnecting conductive substrates using an interposer having conductive plastic filled vias
JP2928592B2 (ja) * 1990-06-20 1999-08-03 株式会社日立製作所 半導体ｌｓｉ検査装置用プローブヘッドの製造方法および検査装置
US5149671A (en) * 1990-12-03 1992-09-22 Grumman Aerospace Corporation Method for forming multilayer indium bump contact
US5246880A (en) * 1992-04-27 1993-09-21 Eastman Kodak Company Method for creating substrate electrodes for flip chip and other applications
KR0179404B1 (ko) * 1993-02-02 1999-05-15 모리시타 요이찌 세라믹기판과 그 제조방법
JPH07201864A (ja) * 1993-12-28 1995-08-04 Fujitsu Ltd 突起電極形成方法
US5513430A (en) * 1994-08-19 1996-05-07 Motorola, Inc. Method for manufacturing a probe

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19653499B4 (de) * 1995-12-25 2010-04-29 Mitsubishi Denki K.K. Lotzuführgerät und Lotzuführverfahren
US6940175B2 (en) 2001-06-14 2005-09-06 Sharp Kabushiki Kaisha Semiconductor device in which a plurality of electronic components are combined with each other
JP2008545257A (ja) * 2005-06-30 2008-12-11 インテル・コーポレーション エレクトロマイグレーション耐性を有し柔軟性のあるワイヤ相互接続、ナノサイズのはんだ組成、それらを形成するシステム、およびはんだ付けされたパッケージの組み立て方法
JP4918088B2 (ja) * 2005-06-30 2012-04-18 インテル・コーポレーション エレクトロマイグレーション耐性を有し柔軟性のあるワイヤ相互接続、ナノサイズのはんだ組成、それらを形成するシステム、およびはんだ付けされたパッケージの組み立て方法
US8441118B2 (en) 2005-06-30 2013-05-14 Intel Corporation Electromigration-resistant and compliant wire interconnects, nano-sized solder compositions, systems made thereof, and methods of assembling soldered packages

Also Published As

Publication number Publication date
US5843798A (en) 1998-12-01
US5574311A (en) 1996-11-12

Similar Documents

Publication Publication Date Title
JPH07221104A (ja) 半導体装置の製造方法及び半導体装置及び電極ピン形成用マスク及び電極ピン形成用マスクを用いた試験方法
US7032307B2 (en) Method for fabricating a probe pin for testing electrical characteristics of an apparatus
US6876212B2 (en) Methods and structures for electronic probing arrays
JP3022312B2 (ja) プローブカードの製造方法
US6499216B1 (en) Methods and structures for electronic probing arrays
JP5306224B2 (ja) コンプライアンスを有するマイクロ電子アセンブリ及びそのための方法
JP2001338955A (ja) 半導体装置及びその製造方法
JPH1027825A (ja) 半導体素子実装用基板、半導体素子実装用基板の製造方法、半導体装置、及び半導体装置の製造方法
JP2002151557A (ja) コンタクタ、プローブカード及びコンタクタの製造方法
US5829126A (en) Method of manufacturing probe card
KR20020096968A (ko) 회로 장치의 제조 방법
EP0210371A1 (en) Semiconductor device having a plurality of leads
JP2715793B2 (ja) 半導体装置及びその製造方法
KR20020026854A (ko) 반도체 장치 제조 방법
JPH09162230A (ja) 電子回路装置及びその製造方法
JPH11295342A (ja) プローブカード及びその製造方法
JPH08220140A (ja) プローブカードの製造方法及びプローブカード
JP3851585B2 (ja) プリント配線板へのベアチップ半導体素子の接続方法
KR20080085345A (ko) 프로브 카드 제조 방법 및 그에 의한 프로브 카드
JPH09297154A (ja) 半導体ウエハの検査方法
JP3445441B2 (ja) 半導体装置
JP3485424B2 (ja) Ｉｃパッケージ
JP3870013B2 (ja) ウェハレベルｃｓｐの端子形成方法
KR100823312B1 (ko) 프로브 카드 제조 방법 및 그에 의한 프로브 카드
JP2000180471A (ja) ベアチップ検査用プローブ基板

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20010403