[go: up one dir, main page]

KR0179404B1 - 세라믹기판과 그 제조방법 - Google Patents

세라믹기판과 그 제조방법 Download PDF

Info

Publication number
KR0179404B1
KR0179404B1 KR1019940001622A KR19940001622A KR0179404B1 KR 0179404 B1 KR0179404 B1 KR 0179404B1 KR 1019940001622 A KR1019940001622 A KR 1019940001622A KR 19940001622 A KR19940001622 A KR 19940001622A KR 0179404 B1 KR0179404 B1 KR 0179404B1
Authority
KR
South Korea
Prior art keywords
forming
green sheet
ceramic substrate
hole
paste
Prior art date
Application number
KR1019940001622A
Other languages
English (en)
Other versions
KR940020875A (ko
Inventor
요시후미 나카무라
요시히로 벳쇼
사토루 유하쿠
야스히코 하코타니
미네히로 이타가키
카즈히로 미우라
Original Assignee
모리시타 요이찌
마쯔시다덴기산교가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모리시타 요이찌, 마쯔시다덴기산교가부시키가이샤 filed Critical 모리시타 요이찌
Publication of KR940020875A publication Critical patent/KR940020875A/ko
Application granted granted Critical
Publication of KR0179404B1 publication Critical patent/KR0179404B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/035—Paste overlayer, i.e. conductive paste or solder paste over conductive layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49163—Manufacturing circuit on or in base with sintering of base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

본 발명은 반도체 LSI, 칩부품 등을 탑재한, 땜납브리지가 발생하기 어렵고, 또한 고신뢰성을 가진 세라믹 기판 및 그 제조방법의 제공을 목적으로 한 것이며, 그 구성에 있어서 기판구성그린시트(3)와 돌기물구성용그린시트(4)를 구멍 뚫기하는 공정과, 상기 구멍을 도체페이스트에 의해서 메우는 공정과, 기판구성용 그린시트에 배선패턴(5)을 형성하는 공정과, 상기 돌기물구성용그린시트를 최외층, 기판구성용 그린시트를 내층으로 해서 적층하는 공정과, 상기 적층체를 소성하는 공정과, 상기 소성물의 최외층을 제거하는 공정에 의해, 도체로 이루어진 돌기물(1)을 세라믹배선기판의 제작 시에 형성하는 것이 가능하게 되었다. 도체로 이루어진 돌기물을 외부접속단자로 함으로써, 돌기물을 가진 세라믹기판과 다른 임의의 기판과의 접속간격을 넓게 할 수 있고, 기판접속 시에 발생하는 땜납브리지 등의 문제를 없애는 것이 가능하게 되는 것이다.

Description

세라믹기판과 그 제조방법
제1도는 본 발명의 일 실시예의 돌기물 형성용의 소결하지 않은 층의 제거 후의 기판의 이면으로부터의 사시도.
제2도는 본 발명의 일 실시예의 그린시트적층체의 단면도.
제3도는 본 발명의 일 실시예의 알루미나제거 후의 적층체의 단면도.
제4도는 본 발명의 일 실시예의 소결하지 않은 그린시트층을 기판재료의 양면에 형성한 적층체의 단면도.
제5도는 본 발명의 일 실시예의 알루미나페이스트 인쇄 후의 적층체의 단면도.
제6도는 본 발명의 일 실시예의 도체로 이루어진 돌기전극을 가진 세라믹기판을 프린트기판에 실장한 상태의 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 돌기물 2 : 기판재료부
3 : 기판재료에 의한 그린시트층 4 : 돌기물형성용 소결하지 않은 그린시트층
5,9 : 배선패턴 6,10 : 돌기전극
7 : 기판구성절연체부 8 : 알루미나페이스트층
11 : 기판용세라믹그린시트층 12 : 땜납부
13 : 전자장치 14 : 프린트기판
본 발명은, 반도체 LSI, 칩부품 등을 탑재한 세라믹기판과 그 제조방법에 관한 것이다.
종래의 세라믹칩캐리어타입의 기판은, 기판의 4방에 각각 복수개의 외부접속용 단자를 가지고 있다. 이들의 외부접속용 단자는 기판사이드로부터 기판 이면에 걸쳐서 형성되어 있다.
또, 최근에는 세라믹기판 이면에 격자형상으로 배열한 외부접속단자를 가진 기판도 출연하고 있다. 이들의 기판은 모체기판에의 실장 시에 고밀도화를 도모하는 실장방법으로서 매우 유효한 방법으로 되고 있다. 이들을 모체기판에 실장하는 경우, 외부접속용단자와 모체기판에 설치된 단자를 페이스트형상의 땜납 등으로 인쇄하고, 리플로해서 납땜되고 있다.
그러나, 이면에 외부접속단자를 가진 세라믹기판을 실장할 때에는 이하에 표시한 바와 같은 과제가 있었다.
그것은, 세라믹기판을 다른 기판에 실장할 때, 기판과 기판이 매우 근접해서 접속하기 때문에, 전극패드끼리 근접한 부분에서는 땜납브리지 등의 문제가 발생했다.
또, 세라믹배선기판과 다른 기판과의 열팽창계수가 달랐을 경우, 열팽창의 응력에 의한 접속부의 판단이라는 문제가 있었다.
이 문제에 대하여, 일본국 특공소 61-188942에 개시되어 있는 바와 같이, 전기적 절연재료제의 흐름방지수단을 땜납접속부 주위에 형성함으로써 땜납브리지를 방지하는 방법이 있다.
본 발명의 목적은, 땜납브리지가 발생하기 어렵고, 또한 고신뢰성을 가진 세라믹 배선기판의 제공이다.
상기 목적을 달성하기 위하여 본 발명은, 반도체 LSI나 칩부품을 실장한 세라믹기판 위에 도체에 의해서 형성된 돌기물을 형성하고, 상기 돌기물을 개재해서 다른 기판의 전극패드와 접속하도록 한 것이다.
상기 기둥형상돌기물을 형성하는 그린시트에 구멍뚫기를 하는 공정과, 상기 구멍을 도체페이스트조성물에 의해서 메우는 공정과, 상기 그린시트를 최상층으로 하고, 하층을 세라믹기판의 모체가 되는 적어도 유기바인더, 가소제를 함유하는 글래스·세라믹으로 이루어진 그린시트로 해서, 상기의 2종의 그린시트를 적층하고, 상기 그린시트적층체를 소성하고, 그런 다음 최상층을 제거함으로써 세라믹기판에 형성했다.
상기 구성에 의해, 세라믹기판 제작과 동시에 세라믹기판 위에 용이하게 도전성의 돌기물을 형성할 수 있다. 이 돌기물을 전극으로 하고, 이 돌기전극을 개재해서 다른 기판과 접합함으로써, 기판간격이 넓어지고, 땜납접합 시에 발생하기 쉬운, 전극간의 땜납브리지와 같은 문제를 없앨 수 있다.
또, 기판실장 시에 기판과의 간격을 넓게 할 수 있으므로, 열팽창계수의 차이에 의한 접속부에서의 박리 등의 문제도 해결할 수 있다. 열팽창계수가 다른 기판끼리의 접합에 있어서도, 높은 신뢰성을 얻을 수 있다.
이하, 본 발명의 실시예에 대해서 도면을 참조하면서 설명한다.
제1도에 있어서 돌기물형성용 소결하지 않은 층의 제거 후의 세라믹기판의 아래에서 본 사시도를 표시한다. (1)은 돌기물, (2)는 기판재료부이다.
[실시예 1]
먼저 세라믹기판 제작방법을 설명한다.
기판재료인 글래스·세라믹에는 봉규산납유리분말에 세라믹재료로서의 알루미나 분말을 중량비로서 50대 50으로 한 조성물(일본국 니혼덴기가라스사제 MLS-19)을 사용했다. 이 글래스·세라믹분을 무기성분으로 하고, 유기바인더로서 폴리비닐부티랄, 가소제로서 디-m-부틸프탈레이트, 용제로서 톨루엔과 이소프로필알콜의 혼합액(30대 70중량비)을 혼합하여 슬러리로 했다.
이 슬러리를 독터블레이드법에 의해서 유기필름 위에 시트 성형했다. 이때 조막으로부터 건조, 펀칭 나아가서는 필요에 따라서 비어홀가공을 행하는 각 공정을 연속적으로 행하는 시스템을 사용했다. 이 그린시트에 은페이스트를 사용해서 도체패턴의 형성 및 비어홀메우기 인쇄를 스크린인쇄법에 의해서 행하였다. 도체페이스트는, Ag분말(평균입자직경 1μm)에 접착강도를 얻기 위한 글래스프릿(일본국 니혼덴기가라스샤제 GA-9글래스분말, 평균입자직경 2.5μm)을 5wt% 첨가한 것을 무기성분으로 하고, 유기바인더인 PVB를 테르피네올에 용해시킨 전색제와 함께 첨가해서, 3단 롤에 의해 적당한 정도가 되도록 혼합한 것을 사용했다. 또한 비어홀메우기용 Ag페이스트는 또 무기성분으로서 상기 글래스·세라믹분말을 15중량% 첨가한 것을 사용해서 행하였다.
다음에 돌기물형성용의 소결이 일어나지 않는 그린시트는 무기성분으로서 알루미나(일본국 스미토모알루미샤제 ALM-41 평균입자직경 1.9μm)분말만을 사용하고, 유기바인더인 에틸셀룰로스를 테트피네올에 용해시킨 전색제와 함께 첨가해서, 슬러리로 하고, 독터블레이드법에 의해 유기필름 위에 시트 형성했다.
또 소결하지 않은 그린시트에 돌기물형성용 구멍을 뚫고, 상기 Ag 페이스트에 의해서 구멍을 메웠다. 상기의 2종의 그린시트를 소결하지 않은 그린시트를 최상층으로 해서 소정매수 겹쳐 쌓고, 이 상태에서 열압착해서 적층체를 형성했다. 열압착조건은 온도가 80℃, 압력은 200kg/cm2이었다. 상기 기판용 그린시트 및 돌기물형성용 소결이 일어나지 않는 그린시트의 두께는 약 200μm이었다. 제2도에 그 적층체의 구성을 표시한다. (3)은 상기 기판재료에 의한 그린시트층, (4)는 돌기물형성용 소결하지 않은 그린시트층, (5)는 배선패턴, (6)은 돌기전극이다.
다음에 상기 적층체를 알루미나 96% 기판 위에 얹어서 소결한다. 조건은 벨트로에 의해서 공기 중의 900℃에서 1시간 소성으로 행하였다.(900℃의 유지시간은 약 12분이다.)
소성 후의 적층체의 표면에는 미소결의 돌기물형성부의 알루미나층이 존재하기 때문에 부틸아세테이트용 제속에서 초음파 세정을 행한 바 알루미나층을 깨끗이 제거할 수 있고, 돌기물을 형성할 수 있었다. 제3도에 돌기물형성부의 알루미나층 제거 후의 세라믹기판의 단면도를 표시한다. (5)는 배선패턴, (6)은 돌기전극, (7)은 기판구성절연체부이다. 제4도에 알루미나층을 기판재료에 의한 그린시트층의 양면에 가진 적층체의 단면을 표시한다. (3)은 상기 기판재료에 의한 그린시트층, (4)는 돌기물형성용 소결하지 않은 그린시트층, (5)는 배선패턴, (6)은 돌기전극이다.
[실시예 2]
실시예 1과 마찬가지의 조성물 및 방법을 사용해서, 세라믹그린시트적층체를 제작했다. 상기 기판용 세라믹그린시트에 인쇄를 행한 것을 소정매수 겹쳐 쌓고, 이 상태에서 열압착해서 적층체를 형성했다. 열압착조건은 온도가 80℃, 압력은 200kg/cm2이었다. 상기 기판용 세라믹그린시트의 두께는 약 200μm이었다.
다음에 돌기물형성용 소결을 일으키지 않는 페이스트의 제작은 무기성분으로서 알루미나(일본국 스미모토알루미샤제 ALM-41 평균입자직경 1.9μm)분말만을 사용하고, 유기바인더인 에틸셀룰로스를 테르피네올에 용해시킨 전색제와 함께 첨가해서 3단 롤에 의해 적당한 점도(30Pa.s)가 되도록 혼합한 것을 사용했다. 상기 기판용 그린시트에 인쇄를 행한 것을 소정매수 겹쳐 쌓고, 이 상태에서 열압착해서 적층체를 형성했다. 열압착조건은 온도가 80℃, 압력은 200kg/cm2이었다. 또 그 한쪽 면에 상기 알루미나페이스트에 의해서 구멍의 패턴을 인쇄하고, 한쪽 면에 상기 알루미나페이스트에 의해서 솔리드 형상으로 인쇄한다. 메시수 200메시, 유체두께 30μm의 스크린판을 사용하고, 알루미나페이스트에 의해서 2회 인쇄했다. 그 결과, 알루미나부의 두께가 약 100μm 정도였다.
상기 적층체를 50℃, 10분에서 건조시키고, 다음에 인쇄에 의해서 형성된 구멍을 도체페이스트에 의해서 메우고, 상기 적층체를 50℃, 10분에서 건조시킨다. 그후 적층체 표면이 알루미나페이스트에 의해서 덮이도록 상기 적층체를 절단했다. 제5도에 알루미나페이스트 인쇄 후의 적층체의 단면도를 표시한다. (8)은 알루미나페이스트층, (9)는 배선패턴, (10)은 돌기전극, (11)은 기판용세라믹그린시트층이다.
다음에 상기 적층체를 알루미나 96% 기판 위에 얹고 탈바인더 소성한다. 다음에 벨트로에 의해서 공기 중의 900℃에서 1시간 소성으로 행하였다(900℃의 유지시간은 약 12분이다).
소성 후의 적층체의 표면에는 미소결의 알루미나층이 존재하기 때문에, 부틸아세테이트 용제 속에서 초음파세정을 행한 바 알루미나층을 깨끗이 제거할 수 있고, 돌기물을 형성할 수 있었다.
[실시예 3]
기판재료인, 글래스, 세라믹그린시트 및 돌기물형성용 소결하지 않은 그린시트는 실시예 1과 마찬가지의 조성물을 사용했다. 이 그린시트에 CuO 페이스트를 사용해서 도체패턴의 형성 및 비어홀메우기 인쇄를 스크린인쇄법에 의해서 행하였다. 도체페이스트는, CuO분말(평균입자직경 3μm)에 접착강도를 얻기 위한 글래스프릿(일본국 니혼덴기가라스샤제 LS0803 글래스분말, 평균입자직경 2.5μm)을 3wt% 첨가한 것을 무기성분으로 하고, 유기바인더인 에틸셀룰로스를 테르피네올에 용해시킨 전색제와 함께 첨가해서 3단 롤에 의해 적당한 점도가 되도록 혼합한 것을 사용했다. 또한 비어홀메우기용 CuO 페이스트는 또 무기성분으로서 상기 글래스, 세라믹분말을 15중량% 첨가한 것을 사용해서 행하였다. 또 소결하지 않은 그린시트에 돌기물이 되는 구멍을 뚫고, 상기 CuO 페이스트에 의해서 스크린인쇄법으로 메웠다. 상기의 2종의 그린시트를 소결하지 않은 그린시트를 최상층으로 해서 소정매수 겹쳐 쌓고, 이 상태에서 열압착해서 적층체를 형성했다. 열압착조건은, 온도가 80℃, 압력은 200kg/cm2이었다. 상기 기판용 그린시트 및 돌기물형성용 소결이 일어나지 않는 그린시트의 두께는 약 200μm이었다.
다음에 소성의 공정을 설명한다. 먼저 최초로는 탈바인더 공정이다. 발명에 사용한 그린시트, CuO 페이스트의 유기바인더는, PVB 및 에틸셀룰로스이다. 따라서 공기 중에서의 분해온도는, 500℃ 이상이면 되므로, 600℃의 온도에서 행하였다. 그후 상기 적층체를 수소가스 100% 분위기 속에서 200℃-5시간에서 환원했다. 이때의 Cu층을 X선회절에 의해 분석한 바 100% Cu라는 것을 확인했다. 다음에 소성공정은, 순질소 중 900℃인 메시벨트로에서 소성했다.
이상과 같이 해서 제작한 적층체의 표면의 알루미나층을 실시예 1과 마찬가지로 초음파세정에 의해서 제거했다. 그 결과돌기물을 형성할 수 있었다.
또한 본 실시예에 있어서, 미소결재료로서 Al2O3및 BeO를 사용했으나 그 밖에 MgO, ZrO2, TiO2, BN을 사용한 페이스트조성물에 있어서도 마찬가지의 효과를 얻을 수 있었다.
[실시예 4]
다음에 글래스·세라믹페이스트는 무기성분으로서 (일본국 니혼덴기가라샤제 MLS-1)를 사용하고, 유기바인더로서 폴리비닐부티랄, 가소제로서 디-m-부틸프탈레이트, 용제로서 톨루엔과 이소프로필알콜의 혼합물을 적당한 정도가 되도록 혼합한 것을 사용했다.
또 돌기물형성용 소결이 일어나지 않는 페이스트의 제작은 무기성분으로서 알루미나(일본국 스미토모알루미샤제 ALM-41, 평균입자직경 1.9μm)분말만을 사용하고, 유기바인더인 에틸셀룰로스를 테르피네올에 용해시킨 전색제와 함께 첨가해서 3단 롤에 의해 적당한 점도(30Pa.s)가 되도록 혼합한 것을 사용했다.
소결 완료한 세라믹기판 위에 글래스·세라믹페이스트층의 형성, 도체층의 형성 및 비어홀메우기 인쇄를 스크린인쇄법에 의해서 행하였다. 도체페이스트는, CuO 분말(평균입자직경 3μm)에 접착강도를 얻기 위한 글래스프릿(일본국 니혼덴기가라스샤제 LS-0803 글래스분말, 평균입자직경 2.5μm)을 3wt% 첨가한 것을 무기성분으로 하고, 유기바인더인 에틸셀룰로스를 테르피네올에 용해시킨 전색제와 함께 첨가해서 3단 롤에 의해 적당한 점도가 되도록 혼합한 것을 사용했다. 또한 비어홀메우기용 CuO 페이스트는 또 무기성분으로서 글래스·세라믹분말을 15중량% 첨가한 것을 사용해서 행하였다.
또, 상기 기판형성용 페이스트적층체 위에 돌기물형성용 구멍이 뚫린 패턴을 인쇄했다. 그후 상기 구멍에는 상기 비어홀용 CuO 페이스트를 스크린인쇄법에 의해서 메웠다.
다음에 소성의 공정을 설명한다. 먼저 최초로는 탈바인더공정이다. 발명에 사용한 글래스·세라믹, CuO 페이스트의 유기바인더는, PVB 및 에틸셀룰로스이다. 따라서 공기 중에서의 분해온도는 500℃ 이상이면 되므로, 600℃의 온도에서 행하였다. 그후 상기 페이스트적층체를 수소가스 100% 분위기 속에서 200℃-5시간에서 환원했다. 이때의 Cu 층을 X선회절에 의해 분석한 바 100% Cu라는 것을 확인했다. 다음에 소성공정은, 순질소 중 900℃인 메시벨트로에서 소성했다.
이상과 같이 해서 제작한 적층체의 표면의 알루미나층을 실시예 1과 마찬가지로 초음파세정에 의해서 제거했다. 그 결과 돌기물을 형성할 수 있었다.
또, 최상층도체패턴의 형성을 기판소성 후에 행하였으나, 최상층 도체페이스트를 미리 그린시트 위에 인쇄하고, 동시 소성해도 얻을 수 있는 것은 말할 나위도 없다.
이상과 같이 본 발명은, 다층세라믹기판의 제작공정에 있어서 돌기물형성용 소결이 일어나지 않는 무기성분으로 이루어진 층에 도체로 이루어진 비어홀을 형성하여 기판소성을 행하면, 기판소성 후에 기판 위에 도체로 이루어진 돌기물을 형성할 수 있다.
[실시예 5]
실시예 1의 방법으로, 돌기물형성용 그린시트의 두께 0.2mm를 사용해서 도전성돌기물을 가진 기판을 제작했다. 상기 돌기물은 세라믹기판의 이면에 1.27mm 피치로 그리드 형상으로 형성하고, 도전성돌기물의 높이는 약 0.2mm이었다.
상기 도전성돌기물을 가진 세라믹기판을 프린트기판(FR-4)에, 돌기물과 프린트기판 위의 전극패드가 접속하도록 땜납에 의해서 설정했다. 방법은 땜납페이스트를 스크린인쇄에 의해서 프린트기판 위에 인쇄하고, 돌기물과 프린트기판 위의 전극패드가 접속하도록 실장하고, 질소 분위기에서 230℃에서 리플로하고, 접속한 바, 근접하는 전극간의 땜납브리지는 1000포인트 중 0이었다. 접합의 신뢰성이 매우 높다는 것이다. 제6도에 도체로 이루어진 돌기전극을 가진 세라믹기판을 프린트기판에 실장한 상태의 단면도를 표시한다. (12)는 땜납부, (13)은 전자장치, (14)는 프린트기판이다.
본 발명의 도전성돌기전극을 가진 세라믹기판은 멀티칩기판으로서 뿐만 아니라, 칩캐리어로서도 사용할 수 있는 것은 말할 나위도 없다.

Claims (43)

  1. 기둥형상돌기물을 형성하는 그린시트에 기판구성용 그린시트에 형성된 비어홀의 직경보다도 큰 직경을 가지는 구멍을 뚫는 공정과, 상기 구멍을 돌기물형성용 도체페이스트 조성물에 의해서 메우는 공정과, 상기 그린시트를 최상층으로 하고, 하층을 기판구성용 그린시트로 해서, 상기의 2종의 그린시트를 적층하고, 상기 그린시트적층체를 상기 돌기물형성용 그린시트가 소결하지 않는 온도에서 소성하고, 그후최상층을 제거하고, 기둥형상돌기물을 형성하는 것을 특징으로 하는 세라믹기판의 제조방법.
  2. 기둥형상돌기물을 형성하는 그린시트에 기판구성용 그린시트에 형성된 비어홀의 직경보다도 큰 직경을 가지는 구멍을 뚫는 공정과, 상기 구멍을 돌기물형성용 도체페이스트조성물에 의해서 메우는 공정과, 상기 그린시트를 최상층으로 하고, 하층을 기판구성용 그린시트로 해서, 상기의 2종의 그린시트를 적층하고, 상기 적층체를 공기 중에서 다층체 내부의 유기바인더가 분해·비산하는 온도에서 열처리하고, 그후, 수소 혹은 질소의 혼합가스 분위기 속에서 환원처리를 행하고, 또, 상기 환원열처리완료 적층체를 질소 분위기 속에서 상기 돌기물형성용 그린시트가 소결하지 않는 온도에서 소결시키고, 그후, 최상층을 제거하고, 기둥형상돌기물을 형성하는 것을 특징으로 하는 세라믹기판의 제조방법.
  3. 제1항에 있어서, 적어도 유기바인더, 가소제를 함유하는 글래스·세라믹으로 이루어진 그린시트를 기판구성용 그린시트로 하는 것을 특징으로 하는 세라믹기판의 제조방법.
  4. 제1항에 있어서, 기판구성용 그린시트의 소결온도에서는 소결하지 않는 무기성분을 주성분으로 하는 그린시트를 기둥형상돌기물형성용 그린시트로 하는 것을 특징으로 하는 세라믹기판의 제조방법.
  5. 제1항에 있어서, 기둥형상돌기물형성용 그린시트를 최상층으로서 1층 또는 복수적층하는 것을 특징으로 하는 세라믹기판의 제조방법.
  6. 제1항에 있어서, 기둥형상돌기물형성용 그린시트를 기판구성용 그린시트의 한쪽 면 또는 양면에 적층하는 것을 특징으로 하는 세라믹기판의 제조방법.
  7. 제1항에 있어서, 기판구성용 그린시트에 도체페이스트에 의해서 패턴이 형성되어 있는 것을 특징으로 하는 세라믹기판의 제조방법.
  8. 제1항에 있어서, 무기성분을 주성분으로 하는 그린시트가, Al203, MgO, ZrO2, TiO2, BeO, BN 중 적어도 1종류 이상을 함유하는 그린시트로 이루어진 것을 특징으로 하는 세라믹기판의 제조방법.
  9. 소성완료세라믹기판의 최상층에 무기성분을 주성분으로 하는 페이스트조성물에 의해서 기판구성용 그린시트에 형성된 비어홀의 직경보다도 큰 직경을 가지는 구멍을 형성하는 층을 패턴인쇄하고, 상기 구멍을 돌기물형성용 도체페이스트조성물에 의해서 메우고, 그후, 상기 구멍형성용 페이스트조성물이 소결하지 않는 온도에서 소성하고, 상기 구멍형성층을 제거하고, 돌기물을 형성하는 것을 특징으로 하는 세라믹기판의 제조방법.
  10. 제9항에 있어서, 소성완료세라믹기판이 전기적 회로를 이루는 것을 특징으로 하는 세라믹기판의 제조방법.
  11. 소성완료세라믹기판 위에 무기조성물을 페이스트조성물에 의해서 인쇄하고, 상기 페이스트층의 최상층에 구멍형성용 페이스트조성물에 의해서 기판구성용 그린시트에 형성된 비어홀의 직경보다도 큰 직경을 가지는 구멍을 형성하기 위한 패턴을 인쇄하고, 상기 구멍을 돌기물형성용 도체페이스트조성물에 의해서 메우고, 그후 상기 구멍형성용 페이스트조성물이 소결하지 않는 온도에서 소성하고, 상기 구멍형성층을 제거하고, 기둥형상돌기물을 형성하는 것을 특징으로 하는 세라믹기판의 제조방법.
  12. 제11항에 있어서, 기판형성용 무기페이스트층에 전기적 패턴을 형성하는 것을 특징으로 하는 세라믹기판의 제조방법.
  13. 소성완료세라믹기판 위에 무기조성물을 페이스트조성물에 의해서 인쇄하고, 또 산화제 2구리를 주성분으로 하는 도체페이스트에 의해서 전기적 패턴을 상기 무기조성페이스트층 위에 형성하고, 상기 공정을 1회 또는 수회반복하고, 상기 무기조성페이스트층과 산화 제2구리페이스트층과의 적층체의 최상층에 구멍형성용 페이스트조성물에 의해서 기판구성용 그린시트에 형성된 비어홀의 직경보다도 큰 직경을 가지는 구멍을 형성하기 위한 패턴을 인쇄하고, 상기 구멍을 돌기물형성용 도체페이스트에 의해서 메우고, 공기 중에서 상기 구멍메우기 후의 적층체내부의 유기바인더가 분해 비산하는 온도에서 열처리하고, 그후, 수소 흑은 질소의 혼합가스 분위기 속에서 환원처리를 행하고 또, 상기 환원열처리완료 적층체를 질소 분위기 속에서 소결시키고, 그후, 상기 구멍형성용 페이스트조성물이 소결하지 않는 온도에서 소성하고, 상기 구멍형성용층을 제거하고, 기둥형상돌기물을 형성하는 것을 특징으로 하는 세라믹기판의 제조방법.
  14. 기판구성용 그린시트를 소망매수 적층하고, 구멍형성용 페이스트조성물에 의해서 기판구성용 그린시트에 형성된 비어홀의 직경보다도 큰 직경을 가지는 구멍을 형성하기 위한 패턴을 인쇄하고, 상기 구멍을 돌기물형성용 도체페이스트조성물에 의해서 메우고, 그후 상기 구멍형성용 페이스트조성물이 소결하지 않는 온도에서 소성하고, 그후, 최상층을 제거하고, 돌기물을 형성하는 것을 특징으로 하는 세라믹기판의 제조방법.
  15. 기판구성용 그린시트에 산화제 2구리를 주성분으로 하는 도체페이스트에 의해서 전기적 패턴을 형성하고 상기 그린시트를 소망매수 적층하고, 상기 적층체의 최상층에 구멍형성용 페이스트조성물에 의해서 기판구성용 그린시트에 형성된 비어홀의 직경보다도 큰 직경을 가지는 구멍을 형성하기 위한 패턴을 인쇄하고, 상기 구멍을 돌기물형성용 도체페이스트 조성물에 의해서 메우고, 공기 중에서 상기 구멍메우기 후의 적층체내부의 유기바인더가 분해·비산하는 온도에서 열처리하고, 그후, 수소 혹은 질소의 혼합가스 분위기 속에서 환원처리를 행하고, 또, 상기 환원열처리완료 적층체를 질소 분위기 속에서 소결시키고, 그후 상기 구멍형성용 페이스트조성물이 소결하지 않는 온도에서 소성하고, 상기 구멍형성층을 제거하고, 기둥형상돌기물을 형성하는 것을 특징으로 하는 세라믹기판의 제조방법.
  16. 제9항에 있어서, 구멍형성용 페이스트층을 구멍형성용 페이스트조성물에 의해서 1회 또는 수회 인쇄하는 것을 특징으로 하는 세라믹기판의 제조방법.
  17. 제14항에 있어서, 구멍형성용 페이스트층을 기판구성용 그린시트의 한쪽 면 또는 양면에 형성하는 것을 특징으로 하는 세라믹기판의 제조방법.
  18. 제9항에 있어서, 구멍형성용 페이스트조성물이 무기성분을 주성분으로 하고, 그 조성이, Al203, MgO, ZrO2, TiO2, BeO, BN 중 적어도 1종류 이상을 함유하는 페이스트로 이루어진 것을 특징으로 하는 세라믹기판의 제조방법.
  19. 제1항에 있어서, 돌기물형성용 도체페이스트가 Ag, Ag/Pd, Ag/Pt, Cu를 주성분으로 하는 것을 특징으로 하는 세라믹기판의 제조방법.
  20. 제2항에 있어서, 돌기물형성용 도체페이스트가 Ag, Ag/Pd, Ag/Pt, Cu, CuO2를 주성분으로 하는 것을 특징으로 하는 세라믹기판의 제조방법.
  21. 기판 내에 형성된 비어홀의 직경보다도 사이즈가 큰 직경을 가지는 돌기전극형성용 페이스트로 형성된 복수의 소결된 돌기전극을 다른 기판의 실장 면에 가진 것을 특징으로 하는 세라믹기판.
  22. 제21항에 있어서, 상기 돌기전극을 다른 기판의 실장 면에 그리드형상으로 배치하고 있는 것을 특징으로 하는 세라믹기판.
  23. 제21항에 있어서, 전자장치를 기판 위에 1개 또는 복수개 가진 것을 특징으로 하는 세라믹기판.
  24. 제2항에 있어서, 적어도 유기바인더, 가소제를 함유하는 글래스·세라믹으로 이루어진 그린시트를 기판구성용 그린시트로 하는 것을 특징으로 하는 세라믹기판의 제조방법.
  25. 제2항에 있어서, 기판구성용 그린시트의 소결온도에서는 소결하지 않는 무기성분을 주성분으로 하는 그린시트를 기둥형상돌기물형성용 그린시트로 하는 것을 특징으로 하는 세라믹기판의 제조방법.
  26. 제2항에 있어서, 기둥형상돌기물형성용 그린시트를 최상층으로서 1층 또는 복수적층하는 것을특징으로 하는 세라믹기판의 제조방법.
  27. 제2항에 있어서, 기둥형상돌기물형성용 그린시트를 기판구성용 그린시트의 한쪽 면 또는 양면에 적층하는 것을 특징으로 하는 세라믹기판의 제조방법.
  28. 제2항에 있어서, 기판구성용 그린시트에 도체페이스트에 의해서 패턴이 형성되어 있는 것을 특징으로 하는 세라믹기판의 제조방법.
  29. 제2항에 있어서, 무기성분을 주성분으로 하는 그린시트가, Al203, MgO, ZrO2, TiO2, BeO, BN 중 적어도 1종류 이상을 함유하는 그린시트로 이루어진 것을 특징으로 하는 세라믹기판의 제조방법.
  30. 제11항에 있어서, 구멍형성용 페이스트층을 구멍형성용 페이스트조성물에 의해서 1회 또는 수회 인쇄하는 것을 특징으로 하는 세라믹기판의 제조방법.
  31. 제15항에 있어서, 구멍형성용 페이스트층을 기판구성용 그린시트의 한쪽 면 또는 양면에 형성하는 것을 특징으로 하는 세라믹기판의 제조방법.
  32. 제11항에 있어서, 구멍형성용 페이스트조성물이 무기성분을 주성분으로 하고, 그 조성이, Al203, MgO, ZrO2, TiO2, BeO, BN 중 적어도 1종류 이상을 함유하는 페이스트로 이루어진 것을 특징으로 하는 세라믹기판의 제조방법.
  33. 제9항에 있어서, 돌기물형성용 도체페이스트가 Ag, Ag/Pd, Ag/Pt, Cu를 주성분으로 하는 것을 특징으로 하는 세라믹기판의 제조방법.
  34. 제13항에 있어서, 돌기물형성용 도체페이스트가 Ag, Ag/Pd, Ag/Pt, Cu, CuO2를 주성분으로 하는 것을 특징으로 하는 세라믹기판의 제조방법.
  35. 제13항에 있어서, 구멍형성용 페이스트층을 구멍형성용 페이스트조성물에 의해서 1회 또는 수회 인쇄하는 것을 특징으로 하는 세라믹기판의 제조방법.
  36. 제13항에 있어서, 구멍형성용 페이스트조성물이 무기성분을 주성분으로 하고, 그 조성이, Al203, MgO, ZrO2, TiO2, BeO, BN 중 적어도 1종류 이상을 함유하는 페이스트로 이루어진 것을 특징으로 하는 세라믹기판의 제조방법.
  37. 제11항에 있어서, 돌기물형성용 도체페이스트가 Ag, Ag/Pd, Ag/Pt, Cu를 주성분으로 하는 것을 특징으로 하는 세라믹기판의 제조방법.
  38. 제15항에 있어서, 돌기물형성용 도체페이스트가 Ag, Ag/Pd, Ag/Pt, Cu, CuO2를 주성분으로 하는 것을 특징으로 하는 세라믹기판의 제조방법.
  39. 제14항에 있어서, 구멍형성용 페이스트층을 구멍형성용 페이스트조성물에 의해서 1회 또는 수회 인쇄하는 것을 특징으로 하는 세라믹기판의 제조방법.
  40. 제14항에 있어서, 구멍형성용 페이스트조성물이 무기성분을 주성분으로 하고, 그 조성이, Al203, MgO, ZrO2, TiO2, BeO, BN 중 적어도 1종류 이상을 함유하는 페이스트로 이루어진 것을 특징으로 하는 세라믹기판의 제조방법.
  41. 제14항에 있어서, 돌기물형성용 도체페이스트가 Ag, Ag/Pd, Ag/Pt, Cu를 주성분으로 하는 것을 특징으로 하는 세라믹기판의 제조방법.
  42. 제15항에 있어서, 구멍형성용 페이스트층을 구멍형성용 페이스트조성물에 의해서 1회 또는 수회 인쇄하는 것을 특징으로 하는 세라믹기판의 제조방법.
  43. 제15항에 있어서, 구멍형성용 페이스트조성물이 무기성분을 주성분으로 하고, 그 조성이, Al203, MgO, ZrO2, TiO2, BeO, Bn 중 적어도 1종류 이상을 함유하는 페이스트로 이루어진 것을 특징으로 하는 세라믹기판의 제조방법.
KR1019940001622A 1993-02-02 1994-01-29 세라믹기판과 그 제조방법 KR0179404B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1520393 1993-02-02
JP93-15203 1993-02-02

Publications (2)

Publication Number Publication Date
KR940020875A KR940020875A (ko) 1994-09-16
KR0179404B1 true KR0179404B1 (ko) 1999-05-15

Family

ID=11882315

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940001622A KR0179404B1 (ko) 1993-02-02 1994-01-29 세라믹기판과 그 제조방법

Country Status (5)

Country Link
US (2) US5547530A (ko)
EP (1) EP0609861B1 (ko)
KR (1) KR0179404B1 (ko)
DE (1) DE69434049T2 (ko)
TW (1) TW256826B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2025005457A1 (ko) * 2023-06-29 2025-01-02 (주) 알엔투테크놀로지 세라믹 회로 기판, 그 제조방법, 및 이를 구비한 양면 냉각형 파워 모듈
WO2025005462A1 (ko) * 2023-06-29 2025-01-02 (주) 알엔투테크놀로지 세라믹 회로 기판, 그 제조방법, 및 이를 구비한 양면 냉각형 파워 모듈
WO2025005463A1 (ko) * 2023-06-29 2025-01-02 (주) 알엔투테크놀로지 세라믹 회로 기판, 그 제조방법, 및 이를 구비한 양면 냉각형 파워 모듈

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6143421A (en) * 1992-09-17 2000-11-07 Coorstek, Inc. Electronic components incorporating ceramic-metal composites
DE4400532C1 (de) * 1994-01-11 1995-03-23 Siemens Ag Verfahren zum Herstellen von Flüssigkontakten in Kontaktlöchern
JPH07221104A (ja) * 1994-01-28 1995-08-18 Fujitsu Ltd 半導体装置の製造方法及び半導体装置及び電極ピン形成用マスク及び電極ピン形成用マスクを用いた試験方法
US5539153A (en) * 1994-08-08 1996-07-23 Hewlett-Packard Company Method of bumping substrates by contained paste deposition
US6033764A (en) * 1994-12-16 2000-03-07 Zecal Corp. Bumped substrate assembly
US6709749B1 (en) * 1995-06-06 2004-03-23 Lamina Ceramics, Inc. Method for the reduction of lateral shrinkage in multilayer circuit boards on a substrate
WO1996039298A1 (en) * 1995-06-06 1996-12-12 Sarnoff Corporation Method for the reduction of lateral shrinkage in multilayer circuit boards on a support
DE19541976A1 (de) * 1995-11-10 1997-05-15 Ego Elektro Blanc & Fischer Elektrische Schaltung
JP2751912B2 (ja) * 1996-03-28 1998-05-18 日本電気株式会社 半導体装置およびその製造方法
DE19634646A1 (de) * 1996-08-27 1998-03-05 Pac Tech Gmbh Verfahren zur selektiven Belotung
JPH10107440A (ja) * 1996-09-30 1998-04-24 Sumitomo Kinzoku Electro Device:Kk セラミック基板及びその製造方法
JP3570599B2 (ja) * 1997-01-14 2004-09-29 株式会社村田製作所 圧電素子およびその製造方法
US6230963B1 (en) 1997-01-28 2001-05-15 Eric L. Hertz Method and apparatus using colored foils for placing conductive preforms
US6202918B1 (en) 1997-01-28 2001-03-20 Eric Hertz Method and apparatus for placing conductive preforms
US6427903B1 (en) 1997-02-06 2002-08-06 Speedline Technologies, Inc. Solder ball placement apparatus
US6056190A (en) * 1997-02-06 2000-05-02 Speedline Technologies, Inc. Solder ball placement apparatus
US6641030B1 (en) 1997-02-06 2003-11-04 Speedline Technologies, Inc. Method and apparatus for placing solder balls on a substrate
US6162661A (en) * 1997-05-30 2000-12-19 Tessera, Inc. Spacer plate solder ball placement fixture and methods therefor
JP3889856B2 (ja) 1997-06-30 2007-03-07 松下電器産業株式会社 突起電極付きプリント配線基板の製造方法
US5904502A (en) * 1997-09-04 1999-05-18 International Business Machines Corporation Multiple 3-dimensional semiconductor device processing method and apparatus
US5924003A (en) * 1997-11-14 1999-07-13 Kinetrix, Inc. Method of manufacturing ball grid arrays for improved testability
US6117367A (en) * 1998-02-09 2000-09-12 International Business Machines Corporation Pastes for improved substrate dimensional control
US6300254B1 (en) * 1998-04-17 2001-10-09 Tessera, Inc. Methods of making compliant interfaces and microelectronic packages using same
US5923955A (en) * 1998-05-28 1999-07-13 Xerox Corporation Fine flip chip interconnection
JP4151136B2 (ja) 1998-06-15 2008-09-17 松下電器産業株式会社 基板および半導体装置とその製造方法
DE19842276A1 (de) * 1998-09-16 2000-03-30 Bosch Gmbh Robert Paste zum Verschweißen von Keramiken mit Metallen und Verfahren zur Herstellung einer Schweißverbindung
JP3771099B2 (ja) * 1999-01-27 2006-04-26 松下電器産業株式会社 グリーンシート及びその製造方法、多層配線基板の製造方法、両面配線基板の製造方法
US6376054B1 (en) * 1999-02-10 2002-04-23 International Business Machines Corporation Surface metallization structure for multiple chip test and burn-in
US6047637A (en) * 1999-06-17 2000-04-11 Fujitsu Limited Method of paste printing using stencil and masking layer
US6361735B1 (en) * 1999-09-01 2002-03-26 General Electric Company Composite ceramic article and method of making
KR100315751B1 (ko) * 1999-12-31 2001-12-12 송재인 저온 소성 세라믹 다층기판
JP4795602B2 (ja) * 2000-01-31 2011-10-19 京セラキンセキ株式会社 発振器
DE10035170B4 (de) * 2000-07-19 2005-11-24 Siemens Ag Keramikkörper mit Temperiervorrichtung, Verfahren zum Herstellen und Verwendung des Keramikkörpers
US7506438B1 (en) * 2000-11-14 2009-03-24 Freescale Semiconductor, Inc. Low profile integrated module interconnects and method of fabrication
EP1389897A1 (en) * 2001-04-24 2004-02-18 Mitsui Mining & Smelting Co., Ltd. Printed circuit board, its manufacturing method, and csp manufacturing methdo
JP4034073B2 (ja) * 2001-05-11 2008-01-16 株式会社ルネサステクノロジ 半導体装置の製造方法
KR20030050396A (ko) * 2001-12-18 2003-06-25 오리온전기 주식회사 저온 동시 소성 세라믹 모듈 제조 방법
KR20040051961A (ko) * 2002-12-13 2004-06-19 삼화전자공업 주식회사 태양전지용 기판 및 그 제조방법
CN1753840A (zh) * 2003-02-25 2006-03-29 肖特股份公司 抗菌的硼硅酸盐玻璃
US7378049B2 (en) * 2003-12-08 2008-05-27 Matsushita Electric Industrial Co., Ltd. Method for producing ceramic substrate and electronic component module using ceramic substrate
JP3972957B2 (ja) * 2004-09-03 2007-09-05 株式会社村田製作所 チップ型電子部品を搭載したセラミック基板の製造方法
JPWO2006035528A1 (ja) * 2004-09-29 2008-05-15 株式会社村田製作所 スタックモジュール及びその製造方法
CN1906715B (zh) * 2004-12-20 2010-06-16 株式会社村田制作所 层压陶瓷电子元件及其制造方法
WO2008004423A1 (fr) * 2006-06-15 2008-01-10 Murata Manufacturing Co., Ltd. Carte de câblage ayant un conducteur en forme de colonne et son procédé de fabrication
US7782629B2 (en) * 2007-02-26 2010-08-24 Flextronics Ap, Llc Embedding an electronic component between surfaces of a printed circuit board
JP4361572B2 (ja) * 2007-02-28 2009-11-11 株式会社新川 ボンディング装置及び方法
EP2184960B1 (en) * 2007-09-06 2012-08-15 Murata Manufacturing Co. Ltd. Circuit board and method for manufacturing circuit board
JP4337950B2 (ja) * 2007-09-06 2009-09-30 株式会社村田製作所 回路基板の製造方法
US8210424B2 (en) * 2010-09-16 2012-07-03 Hewlett-Packard Development Company, L.P. Soldering entities to a monolithic metallic sheet
WO2015048808A1 (en) * 2013-09-30 2015-04-02 Wolf Joseph Ambrose Silver thick film paste hermetically sealed by surface thin film multilayer
KR102019794B1 (ko) * 2017-06-29 2019-09-09 주식회사 디아이티 프로브 핀의 내구성 강화를 위한 스페이스 트랜스포머 및 그의 제조 방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4461077A (en) * 1982-10-04 1984-07-24 General Electric Ceramics, Inc. Method for preparing ceramic articles having raised, selectively metallized electrical contact points
JPS61188942A (ja) * 1985-02-15 1986-08-22 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション はんだ接続体及びその形成方法
US5130067A (en) * 1986-05-02 1992-07-14 International Business Machines Corporation Method and means for co-sintering ceramic/metal mlc substrates
JPH02148789A (ja) * 1988-03-11 1990-06-07 Internatl Business Mach Corp <Ibm> 電子回路基板
JPH01293539A (ja) * 1988-05-23 1989-11-27 Fuji Xerox Co Ltd 半導体装置におけるバンプの形成方法
JPH0292936A (ja) * 1988-09-30 1990-04-03 Kuraray Co Ltd 透明樹脂または透明成形品の製造方法
JP2680443B2 (ja) * 1989-09-27 1997-11-19 株式会社東芝 セラミック配線基板およびその製造方法
US5085720A (en) * 1990-01-18 1992-02-04 E. I. Du Pont De Nemours And Company Method for reducing shrinkage during firing of green ceramic bodies
WO1991011307A1 (en) * 1990-01-25 1991-08-08 Dai Nippon Insatsu Kabushiki Kaisha Method of and material for forming thick filmy pattern
JP2590450B2 (ja) * 1990-02-05 1997-03-12 株式会社村田製作所 バンプ電極の形成方法
JP3154713B2 (ja) * 1990-03-16 2001-04-09 株式会社リコー 異方性導電膜およびその製造方法
EP0516866A1 (en) * 1991-05-03 1992-12-09 International Business Machines Corporation Modular multilayer interwiring structure
JP3203731B2 (ja) * 1992-02-05 2001-08-27 松下電器産業株式会社 半導体素子基板および実装方法、柱状端子付き基板およびその製造方法
JP2601128B2 (ja) * 1992-05-06 1997-04-16 松下電器産業株式会社 回路形成用基板の製造方法および回路形成用基板
EP0613609A1 (en) * 1992-09-24 1994-09-07 Hughes Aircraft Company Dielectric vias within multilayer 3-dimensional structures/substrates

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2025005457A1 (ko) * 2023-06-29 2025-01-02 (주) 알엔투테크놀로지 세라믹 회로 기판, 그 제조방법, 및 이를 구비한 양면 냉각형 파워 모듈
WO2025005462A1 (ko) * 2023-06-29 2025-01-02 (주) 알엔투테크놀로지 세라믹 회로 기판, 그 제조방법, 및 이를 구비한 양면 냉각형 파워 모듈
WO2025005463A1 (ko) * 2023-06-29 2025-01-02 (주) 알엔투테크놀로지 세라믹 회로 기판, 그 제조방법, 및 이를 구비한 양면 냉각형 파워 모듈

Also Published As

Publication number Publication date
US5525402A (en) 1996-06-11
DE69434049T2 (de) 2005-02-10
EP0609861A3 (en) 1995-01-04
KR940020875A (ko) 1994-09-16
TW256826B (ko) 1995-09-11
US5547530A (en) 1996-08-20
DE69434049D1 (de) 2004-11-11
EP0609861A2 (en) 1994-08-10
EP0609861B1 (en) 2004-10-06

Similar Documents

Publication Publication Date Title
KR0179404B1 (ko) 세라믹기판과 그 제조방법
JP2785544B2 (ja) 多層セラミック基板の製造方法
KR100307078B1 (ko) 기판을지지하는세라믹회로보드용글라스결합층
JP3387189B2 (ja) セラミック基板とその製造方法
JP3003413B2 (ja) 多層セラミック基板の製造方法
JP3351043B2 (ja) 多層セラミック基板の製造方法
JP4454105B2 (ja) 多層配線基板の製造方法
JPH05327218A (ja) 多層セラミック基板の製造方法
JPH06237081A (ja) 多層セラミック基板の製造方法
JP4610114B2 (ja) セラミック配線基板の製造方法
JP2803421B2 (ja) 多層セラミック基板の製造方法
JP3082475B2 (ja) 多層セラミック基板の製造方法
JPH0730253A (ja) 多層セラミック基板の製造方法
JP2803414B2 (ja) 多層セラミック基板の製造方法
JP3188086B2 (ja) セラミック配線基板とその製造方法及びその実装構造
JP3100796B2 (ja) 多層セラミック基板の製造方法
JPH06223621A (ja) 導体ペースト組成物
JP2002050869A (ja) 多層配線基板の製造方法
JP2817890B2 (ja) セラミックス多層基板及びその製造方法
JP2812605B2 (ja) 多層セラミック基板の製造方法
JP4826253B2 (ja) セラミック多層基板の製造方法およびセラミック多層基板
JP2855959B2 (ja) 多層セラミック基板の製造方法
JP4071908B2 (ja) 多層配線基板およびその製造方法
JPH05327220A (ja) 多層セラミック基板の製造方法
JP2004259898A (ja) 多層配線基板およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19940129

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19940129

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19970728

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19980311

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19980924

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19981127

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19981127

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20011122

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20021122

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20031120

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20041124

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20051123

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20061124

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20071123

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20071123

Start annual number: 10

End annual number: 10

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20091010