JPH0697101A - 薄膜トランジスタ素子の製造法 - Google Patents
薄膜トランジスタ素子の製造法Info
- Publication number
- JPH0697101A JPH0697101A JP4269290A JP26929092A JPH0697101A JP H0697101 A JPH0697101 A JP H0697101A JP 4269290 A JP4269290 A JP 4269290A JP 26929092 A JP26929092 A JP 26929092A JP H0697101 A JPH0697101 A JP H0697101A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film
- substrate
- tft
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【目的】 本発明の目的は、電気的特性と信頼性を向上
させた薄膜トランジスタ（ＴＦＴ）素子を効率的に製造
する方法を提供することにある。 【構成】 少なくとも表面が絶縁物質である基板上に薄
膜トランジスタ（ＴＦＴ）素子を形成する方法におい
て、該方法がゲート絶縁膜形成前に非晶質半導体薄膜を
光エネルギーを用い熱処理して該薄膜を結晶化する工程
を含み、かつ該工程を前記薄膜の膜面から不純物を除去
することのできる低熱伝導率の雰囲気ガス中で行うこと
を特徴とする薄膜トランジスタ素子（ＴＦＴ）の製造
法。
させた薄膜トランジスタ（ＴＦＴ）素子を効率的に製造
する方法を提供することにある。 【構成】 少なくとも表面が絶縁物質である基板上に薄
膜トランジスタ（ＴＦＴ）素子を形成する方法におい
て、該方法がゲート絶縁膜形成前に非晶質半導体薄膜を
光エネルギーを用い熱処理して該薄膜を結晶化する工程
を含み、かつ該工程を前記薄膜の膜面から不純物を除去
することのできる低熱伝導率の雰囲気ガス中で行うこと
を特徴とする薄膜トランジスタ素子（ＴＦＴ）の製造
法。
Description
【０００１】
【技術分野】本発明は、高性能化した薄膜トランジスタ
（ＴＦＴ）素子を効率良く製造する方法に関するもので
ある。特に素子の高性能化と製造効率化を図る為のもの
である。
（ＴＦＴ）素子を効率良く製造する方法に関するもので
ある。特に素子の高性能化と製造効率化を図る為のもの
である。
【０００２】
【従来技術】近年、液晶ディスプレイにおいてはその大
面積化と駆動素子の高速化の要請が高まっている。大面
積化のためのディスプレイ基板は、安価なガラス基板が
好ましく、駆動素子の高速化にはアクティブマトリック
ス方式を用いるのが良い。そのアクティブマトリックス
方式を実現するには基板上に薄膜トランジスタ（以下、
ＴＦＴと略称する。）を形成しなければならない。従来
技術ではガラス基板上にダメージのないプロセス温度で
形成されるＴＦＴは、主にａ−Ｓｉを活性層に持つＴＦ
Ｔであったが、最近になってａ−Ｓｉを短波長のパルス
レーザを用いてレーザアニールすることによって、より
高速駆動が可能なポリＳｉＴＦＴができるようになって
いる。例えば、特開昭６２−３６８５４号においては、
ガラス基板上または、熱酸化したＳｉウエハ上にａ−Ｓ
ｉを形成した後にレーザアニールにより結晶化してい
る。パルスレーザによるアニールでは、被照射膜の溶融
固化時間はｎｓｅｃオーダーと非常に短いために膜は溶
融状態から急速に固化し膜中の結晶粒径も数百ｎｍとな
り、それ以上は大きくすることができないので、移動度
などの薄膜の電気的特性にも限界がある。そこで被照射
膜の溶融固化時間を何らかの方法で長くすることにより
結晶粒径を大きくする方法が求められてきた。一方、Ｔ
ＦＴを形成する場合、ゲート絶縁膜と半導体薄膜との界
面には、ＴＦＴの電気特性や信頼性上の問題となるアル
カリ金属や重金属などの物質が存在している場合があ
り、その不純物を除去することが必要となる。先行技術
では、ゲート絶縁膜デポ前に多結晶シリコン表面を洗浄
する工程が含まれていない場合には、多結晶シリコン／
ゲート絶縁膜界面に不純物が存在している可能性が大き
く、さらに界面特性向上のためのレーザ照射を行っても
その不純物が界面付近に拡散し、ＴＦＴ特性の依頼性が
低下する原因となりうる。またウエットクリーニングな
どで表面クリーニングを行うとしても基板の大面積化に
よる薬品量の増大、廃液処理の困難性、工程の自動化の
要請などから薬液を使うウエットクリーニングには不便
な点がある。それに代わる技術としてドライクリーニン
グがある。しかしこれまではプラズマやイオンなどを利
用して行ってきたが制御性は十分と言えず、さらに損傷
や二次汚染の問題がある。そこで低ダメージの表面クリ
ーニング方法の開発が求められてきた。
面積化と駆動素子の高速化の要請が高まっている。大面
積化のためのディスプレイ基板は、安価なガラス基板が
好ましく、駆動素子の高速化にはアクティブマトリック
ス方式を用いるのが良い。そのアクティブマトリックス
方式を実現するには基板上に薄膜トランジスタ（以下、
ＴＦＴと略称する。）を形成しなければならない。従来
技術ではガラス基板上にダメージのないプロセス温度で
形成されるＴＦＴは、主にａ−Ｓｉを活性層に持つＴＦ
Ｔであったが、最近になってａ−Ｓｉを短波長のパルス
レーザを用いてレーザアニールすることによって、より
高速駆動が可能なポリＳｉＴＦＴができるようになって
いる。例えば、特開昭６２−３６８５４号においては、
ガラス基板上または、熱酸化したＳｉウエハ上にａ−Ｓ
ｉを形成した後にレーザアニールにより結晶化してい
る。パルスレーザによるアニールでは、被照射膜の溶融
固化時間はｎｓｅｃオーダーと非常に短いために膜は溶
融状態から急速に固化し膜中の結晶粒径も数百ｎｍとな
り、それ以上は大きくすることができないので、移動度
などの薄膜の電気的特性にも限界がある。そこで被照射
膜の溶融固化時間を何らかの方法で長くすることにより
結晶粒径を大きくする方法が求められてきた。一方、Ｔ
ＦＴを形成する場合、ゲート絶縁膜と半導体薄膜との界
面には、ＴＦＴの電気特性や信頼性上の問題となるアル
カリ金属や重金属などの物質が存在している場合があ
り、その不純物を除去することが必要となる。先行技術
では、ゲート絶縁膜デポ前に多結晶シリコン表面を洗浄
する工程が含まれていない場合には、多結晶シリコン／
ゲート絶縁膜界面に不純物が存在している可能性が大き
く、さらに界面特性向上のためのレーザ照射を行っても
その不純物が界面付近に拡散し、ＴＦＴ特性の依頼性が
低下する原因となりうる。またウエットクリーニングな
どで表面クリーニングを行うとしても基板の大面積化に
よる薬品量の増大、廃液処理の困難性、工程の自動化の
要請などから薬液を使うウエットクリーニングには不便
な点がある。それに代わる技術としてドライクリーニン
グがある。しかしこれまではプラズマやイオンなどを利
用して行ってきたが制御性は十分と言えず、さらに損傷
や二次汚染の問題がある。そこで低ダメージの表面クリ
ーニング方法の開発が求められてきた。
【０００３】
【目的】本発明は、電気的特性と信頼性を向上させた薄
膜トランジスタ（ＴＦＴ）素子を効率的に製造する方法
の提供を目的とする。
膜トランジスタ（ＴＦＴ）素子を効率的に製造する方法
の提供を目的とする。
【０００４】
【構成】本発明は、前記従来技術の問題点を解消するた
めに、絶縁基板上に形成された非晶質半導体薄膜を熱伝
導率（ｋ）が低いガス雰囲気中、好ましくは熱伝導率
（ｋ）が０．０１（Ｗ・ｍ-1・Ｋ-1、０℃での値）以下
の低いガス中においてパルス的なレーザによりレーザア
ニールすることで、前記非晶質半導体薄膜が溶融し固化
する過程で発生する熱の伝導を悪くし前記薄膜中の温度
変化を緩やかにすることができ、その結果アニール後の
前記薄膜中の結晶粒径を従来のものと比べて大きくする
ことができる。また、前記アニール時の雰囲気ガスとし
て、熱伝導率（ｋ）が前記の０．０１以下の値であり、
かつゲート絶縁膜と半導体薄膜との界面に存在した場合
にＴＦＴの電気特性や信頼性上の問題となるアルカリ金
属や重金属粒子など（例えば、Ｆｅ、Ｃｕ、Ｎｉ、Ｃ
ｒ、Ｍｇ、Ａｌ、Ｎａ、Ｃａ）を膜表面から除去するこ
とのできる物質を用いれば、薄膜の結晶化と膜表面のク
リーニングを同時に行うことができ、製造工程の簡単化
が画れるだけでなく、ＴＦＴの電気的特性は向上し、半
導体／ゲート絶縁膜界面の洗浄度も向上するので素子の
信頼性も向上する。このような雰囲気ガスとしては、例
えば以下の表１に示すような塩素ガスやフレオンガスが
挙げられる。なお表１中の値は、０℃での値である。
めに、絶縁基板上に形成された非晶質半導体薄膜を熱伝
導率（ｋ）が低いガス雰囲気中、好ましくは熱伝導率
（ｋ）が０．０１（Ｗ・ｍ-1・Ｋ-1、０℃での値）以下
の低いガス中においてパルス的なレーザによりレーザア
ニールすることで、前記非晶質半導体薄膜が溶融し固化
する過程で発生する熱の伝導を悪くし前記薄膜中の温度
変化を緩やかにすることができ、その結果アニール後の
前記薄膜中の結晶粒径を従来のものと比べて大きくする
ことができる。また、前記アニール時の雰囲気ガスとし
て、熱伝導率（ｋ）が前記の０．０１以下の値であり、
かつゲート絶縁膜と半導体薄膜との界面に存在した場合
にＴＦＴの電気特性や信頼性上の問題となるアルカリ金
属や重金属粒子など（例えば、Ｆｅ、Ｃｕ、Ｎｉ、Ｃ
ｒ、Ｍｇ、Ａｌ、Ｎａ、Ｃａ）を膜表面から除去するこ
とのできる物質を用いれば、薄膜の結晶化と膜表面のク
リーニングを同時に行うことができ、製造工程の簡単化
が画れるだけでなく、ＴＦＴの電気的特性は向上し、半
導体／ゲート絶縁膜界面の洗浄度も向上するので素子の
信頼性も向上する。このような雰囲気ガスとしては、例
えば以下の表１に示すような塩素ガスやフレオンガスが
挙げられる。なお表１中の値は、０℃での値である。
【表１】 一般に結晶化プロセスにおいては、その波長に対する膜
の光吸収率と、その波長をもった光エネルギーが熱エネ
ルギーになった時の膜中の熱伝達の制御が重要になって
いる。ａ−Ｓｉ：Ｈ膜の結晶化には４００ｎｍ以下の波
長が必要となり、基板に対する熱的ダメージを少なくす
るには、パルス照射が都合よい。またハロゲンを活性化
するには、４００ｎｍ以下の波長が必要となる。以上の
事柄を考えると、エキシマレーザは全ての条件を満足す
るので好ましいものではあるが、光エネルギーとしては
上記のレーザ光以外に、例えば低圧Ｈｇランプ、重水素
ランプ等が挙げられる。ここで述べた低圧Ｈｇランプや
重水素ランプをシャッターなどで照射をパルス的に行え
ば、結晶化プロセスにおいてパルスレーザと同様な効果
が期待できる。
の光吸収率と、その波長をもった光エネルギーが熱エネ
ルギーになった時の膜中の熱伝達の制御が重要になって
いる。ａ−Ｓｉ：Ｈ膜の結晶化には４００ｎｍ以下の波
長が必要となり、基板に対する熱的ダメージを少なくす
るには、パルス照射が都合よい。またハロゲンを活性化
するには、４００ｎｍ以下の波長が必要となる。以上の
事柄を考えると、エキシマレーザは全ての条件を満足す
るので好ましいものではあるが、光エネルギーとしては
上記のレーザ光以外に、例えば低圧Ｈｇランプ、重水素
ランプ等が挙げられる。ここで述べた低圧Ｈｇランプや
重水素ランプをシャッターなどで照射をパルス的に行え
ば、結晶化プロセスにおいてパルスレーザと同様な効果
が期待できる。
【０００５】以下図面に基づいて本発明の実施例を説明
する。図１の（ａ）〜（ｆ）は、本発明による多結晶シ
リコンＴＦＴ素子の作製プロセスの各工程を示し、図２
の（ａ）〜（ｃ）は、本発明における非晶質のシリコン
上の不純物除去と非晶質シリコンの結晶化の概念を模式
的に表す図である。 実施例１ （１） まず有機洗浄をした絶縁基板上１にプラズマＣ
ＶＤ法によりａ−Ｓｉ膜２を膜厚１０００Å堆積させ
た。堆積条件は基板温度２５０℃、真空度１×１０-5ｔ
ｏｒｒである〔図１（ａ）参照〕。 （２） 次に基板１をハロゲンガス雰囲気（５Ｎ純度の
塩素ガス、２０ｔｏｒｒ、５０ｓｃｃｍ）４に移動させ
る〔図１（ｂ）参照〕。 （３） そして上記雰囲気中の基板を１５０℃に保ち、
基板に対して上方からＡｒｆエキシマレーザ（波長１９
３ｎｍ、半値幅１０ｎｓｅｃ）５をレーザパワー５５０
ｍＪ／ｃｍ2、ショット数２０ショットの照射条件によ
り膜上の不純物除去と非晶質シリコンの結晶化を行っ
た。その結果多結晶シリコン６を得た〔図１（ｃ）参
照〕。 （４） 次に基板１上に基板温度４５０℃にして常圧Ｃ
ＶＤ法によりゲート絶縁膜７を膜厚１５００Å堆積させ
た〔図１（ｄ）参照〕。 （５） さらに基板１を室温に保ち、真空度１×１０-5
ｔｏｒｒの状態で前述のＡｒｆエキシマレーザを照射す
ることにより多結晶シリコン６とゲート絶縁膜７との界
面特性を向上させた〔図１（ｅ）参照〕。 （６） 最後に公知技術によりソース／ドレインのコン
タクト形成、不純物導入、活性化、ゲート電極、ソース
／ドレイン電極形成、層間絶縁膜形成を経てＭＯＳＴＦ
Ｔ素子を形成した結果、良好な電気特性と高い信頼性を
得ることができた〔図１（ｆ）参照〕。
する。図１の（ａ）〜（ｆ）は、本発明による多結晶シ
リコンＴＦＴ素子の作製プロセスの各工程を示し、図２
の（ａ）〜（ｃ）は、本発明における非晶質のシリコン
上の不純物除去と非晶質シリコンの結晶化の概念を模式
的に表す図である。 実施例１ （１） まず有機洗浄をした絶縁基板上１にプラズマＣ
ＶＤ法によりａ−Ｓｉ膜２を膜厚１０００Å堆積させ
た。堆積条件は基板温度２５０℃、真空度１×１０-5ｔ
ｏｒｒである〔図１（ａ）参照〕。 （２） 次に基板１をハロゲンガス雰囲気（５Ｎ純度の
塩素ガス、２０ｔｏｒｒ、５０ｓｃｃｍ）４に移動させ
る〔図１（ｂ）参照〕。 （３） そして上記雰囲気中の基板を１５０℃に保ち、
基板に対して上方からＡｒｆエキシマレーザ（波長１９
３ｎｍ、半値幅１０ｎｓｅｃ）５をレーザパワー５５０
ｍＪ／ｃｍ2、ショット数２０ショットの照射条件によ
り膜上の不純物除去と非晶質シリコンの結晶化を行っ
た。その結果多結晶シリコン６を得た〔図１（ｃ）参
照〕。 （４） 次に基板１上に基板温度４５０℃にして常圧Ｃ
ＶＤ法によりゲート絶縁膜７を膜厚１５００Å堆積させ
た〔図１（ｄ）参照〕。 （５） さらに基板１を室温に保ち、真空度１×１０-5
ｔｏｒｒの状態で前述のＡｒｆエキシマレーザを照射す
ることにより多結晶シリコン６とゲート絶縁膜７との界
面特性を向上させた〔図１（ｅ）参照〕。 （６） 最後に公知技術によりソース／ドレインのコン
タクト形成、不純物導入、活性化、ゲート電極、ソース
／ドレイン電極形成、層間絶縁膜形成を経てＭＯＳＴＦ
Ｔ素子を形成した結果、良好な電気特性と高い信頼性を
得ることができた〔図１（ｆ）参照〕。
【０００６】
【効果】（１） 非晶質シリコンが出発膜なのでデポ温
度（基板温度）を多結晶シリコンのデポ温度（〜６００
℃以上）よりも低温（３００℃〜Ｒ．Ｔ．）にできるた
め基板選択の自由度が向上する。 （２） 非晶質半導体薄膜の熱処理と、該薄膜上の不純
物除去を同一系内で同時に処理することにより、プロセ
ス工程の低減が画られ、かつ信頼性の向上した素子が提
供される。 （３） 熱伝導率（ｋ）が０．０１（Ｗ・ｍ-1・Ｋ-1、
０℃での値）以下の範囲にある雰囲気ガスを使用するこ
とにより、結晶粒径を大きくでき、電子特性の向上した
素子が得られる。 （４） 雰囲気ガスとしてハロゲンガスを選択し、この
ガスにレーザエネルギーを与え活性化させることで膜表
面の金属粒子などの不純物が効率的に除去される。
度（基板温度）を多結晶シリコンのデポ温度（〜６００
℃以上）よりも低温（３００℃〜Ｒ．Ｔ．）にできるた
め基板選択の自由度が向上する。 （２） 非晶質半導体薄膜の熱処理と、該薄膜上の不純
物除去を同一系内で同時に処理することにより、プロセ
ス工程の低減が画られ、かつ信頼性の向上した素子が提
供される。 （３） 熱伝導率（ｋ）が０．０１（Ｗ・ｍ-1・Ｋ-1、
０℃での値）以下の範囲にある雰囲気ガスを使用するこ
とにより、結晶粒径を大きくでき、電子特性の向上した
素子が得られる。 （４） 雰囲気ガスとしてハロゲンガスを選択し、この
ガスにレーザエネルギーを与え活性化させることで膜表
面の金属粒子などの不純物が効率的に除去される。
【図１】図１の（ａ）〜（ｆ）は、実施例１における多
結晶シリコンＴＦＴ素子の作製プロセス（１）〜（６）
の各工程の素子の構造を模式的に示す図である。
結晶シリコンＴＦＴ素子の作製プロセス（１）〜（６）
の各工程の素子の構造を模式的に示す図である。
【図２】図２の（ａ）〜（ｃ）は、本発明における非晶
質シリコン上の不純物除去および該非晶質シリコンの結
晶化の概念を模式的に示す図である。
質シリコン上の不純物除去および該非晶質シリコンの結
晶化の概念を模式的に示す図である。
１ 絶縁基板 ２ 非晶質シリコン ３ 不純物層 ３′ 不純物 ４ 雰囲気ガス ５ レーザ光 ６ 多結晶シリコン ７ ゲート絶縁膜 ８ ゲート電極 ９ 層間絶縁膜 １０ ソース／ドレイン電極 １１ ハロゲン分子 １１′ ハロゲン化合物 １１″ 活性化ハロゲン
Claims (5)
- 【請求項１】 少なくとも表面が絶縁物質である基板上
に薄膜トランジスタ（ＴＦＴ）素子を形成する方法にお
いて、該方法がゲート絶縁膜形成前に非晶質半導体薄膜
を光エネルギーを用い熱処理して該薄膜を結晶化する工
程を含み、かつ該工程を前記薄膜の膜面から不純物を除
去することのできる低熱伝導率の雰囲気ガス中で行うこ
とを特徴とする薄膜トランジスタ素子（ＴＦＴ）の製造
法。 - 【請求項２】 請求項１における非晶質半導体薄膜を熱
処理する際の雰囲気ガスの熱伝導率（ｋ）が以下の範囲
にあることを特徴とする薄膜トランジスタ素子（ＴＦ
Ｔ）の製造法。 ｋ≦０．０１ （Ｗ・ｍ-1・Ｋ-1、０℃での値） - 【請求項３】 請求項１または２における雰囲気ガスが
ハロゲンを含有するガスであることを特徴とする薄膜ト
ランジスタ素子（ＴＦＴ）の製造法。 - 【請求項４】 光エネルギーを用いる熱処理が、４００
ｎｍ以下の波長による光で行われることを特徴とする請
求項１記載の薄膜トランジスタ素子（ＴＦＴ）の製造
法。 - 【請求項５】 光エネルギーを用いる熱処理が、エキシ
マ・レーザによるアニールであることを特徴とする請求
項１記載の薄膜トランジスタ素子（ＴＦＴ）の製造法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4269290A JPH0697101A (ja) | 1992-09-11 | 1992-09-11 | 薄膜トランジスタ素子の製造法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4269290A JPH0697101A (ja) | 1992-09-11 | 1992-09-11 | 薄膜トランジスタ素子の製造法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0697101A true JPH0697101A (ja) | 1994-04-08 |
Family
ID=17470291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4269290A Pending JPH0697101A (ja) | 1992-09-11 | 1992-09-11 | 薄膜トランジスタ素子の製造法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0697101A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100366010B1 (ko) * | 1997-04-25 | 2003-02-19 | 샤프 가부시키가이샤 | 반도체박막의결정화방법및레이저광조사장치 |
| US6939816B2 (en) * | 2000-11-10 | 2005-09-06 | Texas Instruments Incorporated | Method to improve the uniformity and reduce the surface roughness of the silicon dielectric interface |
-
1992
- 1992-09-11 JP JP4269290A patent/JPH0697101A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100366010B1 (ko) * | 1997-04-25 | 2003-02-19 | 샤프 가부시키가이샤 | 반도체박막의결정화방법및레이저광조사장치 |
| US6939816B2 (en) * | 2000-11-10 | 2005-09-06 | Texas Instruments Incorporated | Method to improve the uniformity and reduce the surface roughness of the silicon dielectric interface |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100581626B1 (ko) | 플라스틱 기판에 반도체 박막을 형성하는 방법 및 플라스틱기판 | |
| JP3586558B2 (ja) | 薄膜の改質方法及びその実施に使用する装置 | |
| JP3165304B2 (ja) | 半導体装置の作製方法及び半導体処理装置 | |
| JPH08330598A (ja) | 半導体膜の処理方法及び半導体装置の製造方法 | |
| JP3221251B2 (ja) | 非晶質シリコンの結晶化方法および薄膜トランジスタの製造方法 | |
| JPH05326429A (ja) | レーザー処理方法およびレーザー処理装置 | |
| JPH0697101A (ja) | 薄膜トランジスタ素子の製造法 | |
| KR100305255B1 (ko) | 다결정실리콘박막의제조방법 | |
| JPH0917729A (ja) | 半導体装置の製造方法 | |
| JPH05198507A (ja) | 半導体作製方法 | |
| JPH0955509A (ja) | 半導体装置の製造方法 | |
| JP3404928B2 (ja) | 薄膜集積回路の製造方法 | |
| JP3032542B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2001127301A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3612018B2 (ja) | 半導体装置の作製方法 | |
| JP3612009B2 (ja) | 半導体装置の作製方法 | |
| JP4016539B2 (ja) | 薄膜半導体の製造装置および薄膜半導体の製造方法 | |
| JPH09232584A (ja) | 半導体装置の製造方法 | |
| JPH09246182A (ja) | 半導体装置およびその製造方法 | |
| JPH08139331A (ja) | 薄膜トランジスタの製造方法 | |
| JP2004356637A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH08293464A (ja) | 半導体基板及び半導体装置の製造方法 | |
| JPH04180624A (ja) | パターンの形成方法 | |
| JPH05335337A (ja) | 薄膜トランジスタの製造方法 | |
| JP3407842B2 (ja) | 薄膜トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20070814 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080814 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20080814 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20090814 |
|
| LAPS | Cancellation because of no payment of annual fees |