JP3407842B2 - 薄膜トランジスタの製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は薄い多結晶シリコン膜内
にソース、ドレインおよびチャネルの各領域を形成して
なる薄膜トランジスタに関する。

【０００２】

【従来の技術】液晶ディスプレーでは、液晶の制御にガ
ラス基板上に集積化された薄膜トランジスタ( ＴＦＴ ;
Thin Film Transistor）が用いられる。

【０００３】従来、この種の薄膜トランジスタは例えば
図５に示すような構造となっている。すなわち、ガラス
基板１００上にモリブデンタンタル（ＭｏＴａ）からな
るゲート電極１０１が形成され、このゲート電極１０１
上に酸化膜（Ｔａ₂ Ｏ₅ ）１０２が形成されている。こ
の酸化膜１０２を含むガラス基板１００上には窒化シリ
コン（ＳｉＮ_X ) 膜１０３および二酸化シリコン膜（Ｓ
ｉＯ₂ ）１０４からなるゲート絶縁膜が形成され、更に
この二酸化シリコン膜１０４上に薄い多結晶シリコン膜
１０５が形成されている。この多結晶シリコン膜１０５
内には例えばｎ型不純物の導入によりソース領域１０５
ａおよびドレイン領域１０５ｂがそれぞれ形成されてい
る。多結晶シリコン膜１０５上にはこの多結晶シリコン
膜１０５のチャネル領域１０５ｃに対応して二酸化シリ
コン膜（ＳｉＯ₂ ）１０６が選択的に形成されている。
多結晶シリコン膜１０５および二酸化シリコン膜１０６
の上にはｎ⁺ ドープト多結晶シリコン膜１０７、更にこ
のｎ⁺ ドープド多結晶シリコン膜１０７上にソース領域
１０５ａに対向してソース電極１０８、またドレイン領
域１０５ｂに対向してドレイン電極１０９がそれぞれ形
成されている。

【０００４】ところで、この従来の薄膜トランジスタ
は、次のような方法により製造されている。すなわち、
ガラス基板１００の全面にモリブデンタンタル（ＭｏＴ
ａ）膜を形成した後、このモリブデンタンタル膜をエッ
チングにより所定形状にパターニングしてゲート電極１
０１を形成する。こののち、このゲート電極１０１を陽
極酸化させることによりその表面に酸化膜１０２を形成
する。

【０００５】次に、ＰＥＣＶＤ（Plasma Enhanced Chem
ical Vapor Deposition)法により、酸化膜１０２上の全
面に窒化シリコン膜１０３，二酸化シリコン膜１０４お
よび非晶質シリコン薄膜を連続的に形成する。

【０００６】次に、この非晶質シリコン薄膜に例えばエ
キシマレーザによるレーザビームを照射することによ
り、この非晶質シリコン薄膜を一旦溶融させ、その後、
室温に冷却して結晶化させる。これによって非晶質シリ
コン薄膜が多結晶シリコン膜１０５となる。続いて、チ
ャネル領域となる部分の多結晶シリコン膜１０５上にチ
ャネル領域に対応する形状の二酸化シリコン膜１０６を
選択的に形成した後、ｎ型不純物例えば燐（Ｐ）や砒素
（Ａｓ）を含んだ非晶質シリコン薄膜を形成し、再度エ
キシマレーザによるレーザビームの照射によってｎ⁺ ド
ープト非晶質シリコン膜１０７として不純物を電気的に
活性化させる。

【０００７】次に、スパッタガスとしてアルゴン（Ａ
ｒ）を用いたスパッタリング法により全面にアルミニウ
ム（Ａｌ）膜を形成した後、このアルミニウム膜および
ｎ⁺ ドープド多結晶シリコン膜１０７をそれぞれエッチ
ングにより所定の形状にパターニングし、ソース領域１
０５ａおよびドレイン領域１０５ｂ上にソース電極１０
８およびドレイン電極１０９を形成する。続いて、水素
にさらし二酸化シリコン膜１０６を通過する水素ラジカ
ル，原子状水素によってチャネル領域１０５ｃを水素化
することによってダングリングボンドなどを不活性化さ
せる。以上のプロセスにより図５に示した従来の薄膜ト
ランジスタを得ることができる。

【０００８】

【発明が解決しようとする課題】しかしながら、上述の
ような従来の方法では次のような問題があった。第１
に、ソース領域１０５ａおよびドレイン領域１０５ｂを
形成する際にストッパ（二酸化シリコン膜１０６）を使
用しているので、この二酸化シリコン膜１０６を形成す
るためにもマスクが必要であり、全工程におけるマスク
数が多くなり、プロセスが複雑化すると共に製造歩留り
が低下するという問題があった。また、この方法では、
ソース領域１０５ａおよびドレイン領域１０５ｂをそれ
ぞれゲート電極１０１に対して自己整合的に形成するこ
とができない。そのためマスクの位置合わせの誤差を見
込んだマスク合わせの余裕が必要になり、デバイスの寸
法が大きくなり、高集積化を妨げる要因となると共に、
ゲート電極１０１とソース領域１０５ａおよびドレイン
領域１０５ｂとの間に余分な重なりでき、この部分がコ
ンデンサ（寄生容量）として働き、トランジスタの高速
動作を妨げるという問題があった。

【０００９】第２に、従来の方法では、多結晶シリコン
膜１０５およびｎ⁺ ドープド多結晶シリコン膜１０７を
形成するために２つの非晶質シリコン薄膜を形成し、そ
れぞれレーザビームを照射して結晶化しているため、２
回のレーザビームの照射が必要であり、結晶化プロセス
に要する時間が長いという問題があった。

【００１０】第３に、ゲート絶縁膜としての二酸化シリ
コン膜１０４の他に、ストッパとしての二酸化シリコン
膜１０６を別に堆積させる必要があるため、ＰＥＣＶＤ
工程が２回必要であり、これによってもプロセスに要す
る時間が長くなるという問題があった。

【００１１】第４に、従来の方法ではストッパとしての
二酸化シリコン膜１０６をウェットエッチングによりパ
ターニングしているが、このウェットエッチングの際に
エッチング速度の速いガラス基板１００も削られるた
め、ガラス基板１０６に含まれているナトリウム（Ｎ
ａ）等の不純物がデバイスに混入してしまい悪影響を与
えることがある。

【００１２】第５に、多結晶シリコン膜１０５を水素化
する際に、チャネル領域１０５ｃの両端部の上が金属膜
（アルミニウム膜）とｎ⁺ ドープド多結晶シリコン膜１
０７に覆われていて水素が通過する領域が狭くなり、十
分な水素化のためにはかなり時間がかかるという問題が
あった。

【００１３】本発明はかかる問題点に鑑みてなされたも
ので、その目的は、多結晶シリコン膜に形成されるソー
ス，ドレイン領域を自己整合的に形成することができ、
動作速度が向上し、しかもプロセスに要する時間を大幅
に短くできると共に、基板内の不純物が混入する虞れが
なく、更には水素化に要する時間も短くすることができ
る薄膜トランジスタの製造方法を提供することにある。

【００１４】

【課題を解決するための手段】本発明に係る薄膜トラン
ジスタの製造方法は、基板の表面にゲート電極を形成
し、このゲート電極を含む前記基板上にゲート絶縁膜お
よび非晶質シリコン膜をこの順で形成した後、非晶質シ
リコン膜上にフォトレジスト膜を形成する工程と、基板
の裏面からゲート電極をマスクとしてフォトレジスト膜
を露光して選択的に除去することによりゲート電極に対
応する領域にのみゲート電極と同じ幅のフォトレジスト
膜を残す工程と、基板を加熱してリフローを生じさせる
ことによりフォトレジスト膜をゲート電極の幅より延ば
して非晶質シリコン膜の頂部にわたって広げる工程と、
フォトレジスト膜をマスクとして非晶質シリコン膜内に
選択的に不純物を導入してソース領域、ドレイン領域お
よびチャネル領域をそれぞれ形成する工程と、フォトレ
ジスト膜を除去したのちレーザビームを照射することに
より非晶質シリコン膜の結晶化を行う工程とを含むもの
である。ここで、非晶質シリコン膜内への不純物導入
は、プラズマドーピング，イオンドーピング，イオン注
入法により行うことが好ましい。

【００１５】この薄膜トランジスタの製造方法では、基
板の裏面からゲート電極をマスクとしてフォトレジスト
膜を露光することによって、ゲート電極に対応する領
域、すなわち非晶質シリコン膜内のチャネル形成予定領
域に対応する領域にのみフォトレジスト膜が残る。そし
て、このフォトレジスト膜をマスクとして、基板の表面
側からプラズマドーピング等を行い非晶質シリコン膜内
に選択的に不純物を導入することにより、ソース領域、
ドレイン領域およびチャネル領域がそれぞれ自己整合的
に形成される。

【００１６】

【実施の形態】以下、本発明の実施の形態について図面
を参照して詳細に説明する。

【００１７】図１（ａ）〜（ｄ）および図２（ａ），
（ｂ）は本発明の一実施の形態に係る薄膜トランジスタ
の製造方法を工程順に表すものである。まず、同図
（ａ）に示したように、例えばスパッタガスとしてアル
ゴン（Ａｒ）を用いたスパッタリング法により基板、例
えばガラス基板１０の全面にアルミニウム（Ａｌ）膜１
１ａおよび酸化アルミニウム（Ａｌ₂ Ｏ₃ ）膜１１ｂか
らなるゲート電極１１を形成する。続いて、例えば同じ
くスパッタガスとしてヘリウム（Ｈｅ）を用いたスパッ
タリング法により全面に窒化シリコン（ＳｉＮ_X ) 膜１
２を形成した後、引き続き二酸化シリコン（ＳｉＯ₂ ）
膜１３を形成する。次に、例えばスパッタガスとしてヘ
リウム（Ｈｅ）ガスを用いたスパッタリング法により二
酸化シリコン膜１３上に例えば膜厚３０ｎｍの非晶質シ
リコン薄膜１４を形成し、続いて例えば２５０〜４００
℃の温度で熱処理を施すことにより、成膜中に非晶質シ
リコン薄膜１４中に入ったヘリウムを外部に放出させ
る。

【００１８】次に、この非晶質シリコン薄膜１４上にフ
ォトレジスト膜を形成する。続いて、図１（ｂ）に示し
たようにフォトレジスト膜に対してガラス基板１０の裏
面側から例えばｇ線（波長４３６ｎｍ）による露光（裏
面露光）を行う。このときゲート電極１１がマスクとな
りゲート電極１１と同じ幅のフォトレジスト膜１５のみ
が残存することとなる。続いて、基板を加熱してリフロ
ーを生じさせることによりフォトレジスト膜１５を周縁
部方向にゲート電極１１の幅より大きく延ばして、非晶
質シリコン薄膜１４の頂部にわたって広がるフォトレジ
スト膜１５ａとする。

【００１９】その後、図１（ｃ）に示したように、図３
に示したプラズマ処理装置２０を用いて非晶質シリコン
薄膜１４に対してプラズマドーピングを行う。

【００２０】このプラズマ処理装置２０は図示しないポ
ンプにより真空排気された処理容器２１内の載置テーブ
ル２２上にドーピングの対象となる被処理物２３（すな
わち、図１（ｂ）の工程まで終了した基板１０）を収容
した後、反応ガス導入口２４からｎ型不純物の場合には
例えば燐（Ｐ）を含む反応ガス例えばフォスフィン（Ｐ
Ｈ₃ ）、またｐ型不純物の場合には例えばボロン（Ｂ）
を含む反応ガス例えばジボラン（Ｂ₂ Ｈ₆ ）を導入する
と共に、高周波電源（ＲＦ）２５により処理容器２１内
に高周波を導入することによりｎ型不純物またはｐ型不
純物のプラズマを発生させて被処理物２３に対して不純
物を導入するものである。

【００２１】本実施の形態では、フォトレジスト膜の耐
熱温度（例えば１５０℃）以下の温度例えば９０℃の低
温で、かつ処理容器２１内を２００ｍＴｏｒｒの真空と
し、反応ガスとして例えばアルゴン中に１％のフォスフ
ィン（ＰＨ₃ ）を含むガスを用いたプラズマドーピング
を５分間行うことにより、フォトレジスト膜１５ａをマ
スクとして非晶質シリコン薄膜１４内にｎ型不純物１６
を導入させる。これによりソース領域１４ａ、ドレイン
領域１４ｂおよびチャネル領域１４ｃがそれぞれ自己整
合的に形成される。フォトレジスト膜１５ａは熱リフロ
ーによりゲート電極１１の幅よりも大きく形成されてい
るので、ソース領域１４ａ、ドレイン領域１４ｂそれぞ
れとチャネル領域１４ｃとの間にはオフセット領域１９
が自己整合的に形成される。そののち、フォトレジスト
膜１５ａを除去する。

【００２２】次に、図１（ｄ）に示したように、非晶質
シリコン薄膜１４に例えばエキシマレーザによるレーザ
ビームを照射することにより、この非晶質シリコン薄膜
１４のソース領域１４ａ、ドレイン領域１４ｂおよびチ
ャネル領域１４ｃを一旦溶融させ、その後、室温に冷却
して結晶化させる。これによってソース領域１４ａ、ド
レイン領域１４ｂおよびチャネル領域１４ｃを有する薄
い多結晶シリコン膜１４Ａが形成される。

【００２３】エネルギービームとしては、非晶質シリコ
ン薄膜１４が吸収する波長のビーム例えばレーザビーム
が用いられ、特にエキシマレーザによるパルスレーザビ
ームを用いることが好ましい。エキシマレーザとして
は、ＸｅＣｌエキシマレーザによるパルスレーザビーム
（波長３０８ｎｍ）やＸｅＦエキシマレーザによるパル
スレーザビーム（波長３５０ｎｍ）などが用いられる。

【００２４】次に、多結晶シリコン膜１４Ａをエッチン
グにより所定の形状にパターニングしたのち、図２
（ａ）に示したように、多結晶シリコン膜１４Ａのソー
ス領域１４ａ上に、例えばスパッタガスとしてアルゴン
（Ａｒ）を用いたスパッタリング法により、例えばアル
ミニウムからなるソース電極１８ａ、またドレイン領域
１４ｂ上に同じくアルミニウムからなるドレイン電極１
８ｂをそれぞれ形成する。そののち図２（ｂ）に示した
ように、水素プラズマ中でプラズマ水素化を行うことに
より多結晶シリコン膜１４内のチャネル領域１４ｃを水
素化してダングリングボンドなどを不活性化させる。

【００２５】このように本実施の形態による薄膜トラン
ジスタの製造方法によれば、図１（ｂ）で示したよう
に、ソース領域１４ａ、ドレイン領域１４ｂおよびチャ
ネル領域１４ｃを形成する際に、ゲート電極１１をマス
クとして裏面露光を行いゲート電極１１と同じ幅のフォ
トレジスト膜１５を形成し、その後このフォトレジスト
膜１５を延ばしたレジスト膜１５Ａをマスクとしてプラ
ズマドーピングを選択的に行うようにしたので、非晶質
シリコン薄膜１４内にソース領域１４ａ、ドレイン領域
１４ｂおよび両端部にオフセット領域１９を含むチャネ
ル領域１４ｃを自己整合的に形成することができる。従
って、従来のようにマスク合わせに余裕をもたせる必要
がなく、ソースおよびドレイン領域の形成に伴って不要
な寄生容量が形成されることがなくなり、トランジスタ
の高速動作を妨げることがなくなる。また、チャネル領
域１４ｃの両端部に設けられたオフセット領域１９によ
り電界を弱めることができ、オフ電流の低減に効果があ
る。

【００２６】また、図１（ｄ）の工程で示したように非
晶質シリコン薄膜１４中のソース領域１４ａ、ドレイン
領域１４ｂおよびチャネル領域１４ｃを１回のレーザ照
射により結晶化することができるので、従来の方法に比
較して結晶化プロセスに要する時間を２分の１に短縮す
ることができる。また、チャネル領域１４ｃの上部にＰ
ＥＣＶＤ法によりシリコン酸化薄膜のパターンを形成す
る必要がなく、これに要する時間も短縮することができ
る。

【００２７】更に、従来方法ではソース・ドレイン領域
の形成の際のマスクとしての二酸化シリコン膜１０２
（図５）をウエットエッチングによりパターニングする
際にガラス基板に含まれている不純物が混入する虞れが
あったが、本方法では上述のようにウエットエッチング
プロセスが不要であるため、このような虞れがなくな
る。

【００２８】また、本方法では、水素化を行う際に、非
晶質シリコン薄膜１４中のチャネル領域１４ｃの両端部
が従来方法のように金属膜および多結晶シリコン膜によ
り覆われていないため、水素化に要する時間を大幅に短
縮することができる。

【００２９】更に、従来方法では全工程で多数（６枚）
のマスクが必要であったが、これに対して本方法ではマ
スクとしてゲート電極、多結晶シリコン膜およびソース
・ドレイン電極の形成の際の３枚でよいため、プロセス
が簡略化される。

【００３０】また、本方法では、ソース領域１４ａおよ
びドレイン領域１４ｂをそれぞれ非晶質シリコン膜１４
内にプラズマドーピングを行うことにより形成するよう
にしたので、下記の実験例（図４）に示したように従来
方法に比べてより低抵抗の多結晶シリコン膜１４Ａを得
ることができる。

【００３１】〔実験例〕

【００３２】図４は従来方法（通常のＰＥＣＶＤ法）に
より形成されたドープト非晶質シリコン膜（Ａ〜Ｃ）、
および本発明によるプラズマドーピングによって形成さ
れたプラズマドープト非晶質シリコン膜（Ｄ）それぞれ
について、レーザビーム照射により結晶化したときのエ
ネルギー量とシート抵抗との関係を表すものである。こ
こで、本発明に係るプラズマドープト非晶質シリコン膜
（Ｄ）は上述の実施の形態で示したプラズマトーピング
の条件で形成したものである。また、比較対象となる従
来のドープト非晶質シリコン膜としては、膜厚２０ｎｍ
（Ａ）、３０ｎｍ（Ｂ）、６０ｎｍ（Ｃ）の３種類のも
のを用意した。なお、レーザとしてはエキシマレーザビ
ーム（波長３０８ｎｍ）を用いた。

【００３３】この図からも明らかなように、従来のドー
プト非晶質シリコン膜（Ａ〜Ｃ）に比べて、本発明によ
るプラズマドープト非晶質シリコン膜（Ｄ）のシート抵
抗は大幅に小さくなっている。各サンプルではそれぞれ
シート抵抗の低い領域が良好に結晶化していることが目
視により確認された。なお、同じ膜厚（３０ｎｍ）で比
較対象となるドープト非晶質シリコン膜（Ｂ）は９０℃
の低温で成膜した場合には２４０ｍＪ／ｃｍ² の低いエ
ネルギーで再び非晶質化してしまい、更にエネルギーを
大きくすると破壊されてしまう。従って、結晶粒径の大
きなものを作製することはできず、そのためシート抵抗
が高くなる。これに対して、同じ膜厚の本発明によるプ
ラズマドープト非晶質シリコン膜（Ｄ）では２８０ｍＪ
／ｃｍ²以上の高いエネルギービームで照射しても破壊
することはなく、しかもシート抵抗が約４．６×１０^-4
Ω・ｃｍの低抵抗値を示した。

【００３４】以上実施例を挙げて本発明を説明したが、
本発明は上記実施例に限定するものではなく種々変形可
能である。例えば、上記実施の形態においては、非晶質
シリコン膜１４に不純物を導入する際にプラズマドーピ
ング法を用いるようにしたが、プラズマ以外の方法によ
るドーピング法を用いてもよい。この場合にはシート抵
抗についてプラズマドーピング法の場合に比べて問題が
あるものの上述のその他の効果は得ることができる。ま
た、上記実施の形態では、ゲート電極１１をスパッタリ
ング法により形成するようにしたが、その他蒸着法やＣ
ＶＤ（ChemicalVapor Deposition:化学的気相成長 )法
を用いて形成するようにしてもよい。

【００３５】

【発明の効果】以上説明したように本発明の薄膜トラン
ジスタの製造方法によれば、基板の裏面側からゲート電
極をマスクとしてフォトレジスト膜を露光することによ
って、ゲート電極に対応する領域にのみフォトレジスト
膜を残し、続いてこのフォトレジスト膜をマスクとして
基板の表面側からプラズマドーピング等を行い非晶質シ
リコン膜内に選択的に不純物を導入するようにしたの
で、ソース領域、ドレイン領域およびチャネル領域をそ
れぞれ自己整合的に形成することができる。従って、デ
バイスの動作速度が向上し、しかもプロセスに要する時
間を大幅に短くできると共に、ウェットエッチングが不
要であるので基板内の不純物が混入する虞れがなく、更
には水素化に要する時間も短くすることができるという
効果を奏する。

【図面の簡単な説明】

【図１】本発明の一実施の形態に係る薄膜トランジスタ
の製造方法を工程毎に表す断面図である。

【図２】図１に続く工程を表す断面図である。

【図３】図１に示した方法に用いるプラズマ処理装置の
構成を表す断面図である。

【図４】通常に用いられるドープト非晶質シリコン膜
（Ａ〜Ｃ）および本発明に用いるプラズマドーピングに
よるプラズマドープト非晶質シリコン膜（Ｄ）それぞれ
について、レーザビームの照射により結晶化したときの
エネルギー量とシート抵抗との関係を表すものである。

【図５】従来の薄膜トランジスタの構造および製造方法
を説明するための断面図である。

【符号の説明】

１０…ガラス基板、１１…ゲート電極、１２…窒化シリ
コン膜、１３…二酸化シリコン膜、１４…非晶質シリコ
ン膜、１４Ａ…多結晶シリコン膜、１４ａ…ソース領
域、１４ｂ…ドレイン領域、１４ｃ…チャネル領域、１
５，１５ａ…フォトレジスト膜、１６…ｎ型不純物、１
７…エキシマレーザビーム、１８ａ…ソース電極、１８
ｂ…ドレイン電極、１９…オフセット領域

───────────────────────────────────────────────────── フロントページの続き (72)発明者 碓井 節夫 東京都品川区北品川６丁目７番35号 ソ ニー株式会社内 (56)参考文献 特開 平６−342807（ＪＰ，Ａ) 特開 平８−51212（ＪＰ，Ａ) 特開 平２−177323（ＪＰ，Ａ) 特開 平１−298769（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/336 H01L 29/786

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 基板の表面にゲート電極を形成し、この
   ゲート電極を含む前記基板上にゲート絶縁膜および非晶
   質シリコン膜をこの順で形成した後、前記非晶質シリコ
   ン膜上にフォトレジスト膜を形成する工程と、 前記基板の裏面から前記ゲート電極をマスクとして前記
   フォトレジスト膜を露光して選択的に除去することによ
   り前記ゲート電極に対応する領域にのみ前記ゲート電極
   と同じ幅のフォトレジスト膜を残す工程と、前記基板を加熱してリフローを生じさせることにより前
   記フォトレジスト膜を前記ゲート電極の幅より延ばして
   前記非晶質シリコン膜の頂部にわたって広げる工程と、 前記フォトレジスト膜をマスクとして前記非晶質シリコ
   ン膜内に選択的に不純物を導入してソース領域、ドレイ
   ン領域およびチャネル領域をそれぞれ形成する工程と、 前記フォトレジスト膜を除去したのちレーザビームを照
   射することにより前記非晶質シリコン膜の結晶化を行う
   工程とを含むことを特徴とする薄膜トランジスタの製造
   方法。
2. 【請求項２】 前記非晶質シリコン膜内への不純物導入
   をプラズマドーピングにより行うことを特徴とする請求
   項１記載の薄膜トランジスタの製造方法。
3. 【請求項３】 前記プラズマドーピングを、フォトレジ
   スト膜の耐熱温度より低い温度で行うことを特徴とする
   請求項１記載の薄膜トランジスタの製造方法。