[go: up one dir, main page]

JPH0666409B2 - 表面取付け可能なダイオード - Google Patents

表面取付け可能なダイオード

Info

Publication number
JPH0666409B2
JPH0666409B2 JP62503012A JP50301287A JPH0666409B2 JP H0666409 B2 JPH0666409 B2 JP H0666409B2 JP 62503012 A JP62503012 A JP 62503012A JP 50301287 A JP50301287 A JP 50301287A JP H0666409 B2 JPH0666409 B2 JP H0666409B2
Authority
JP
Japan
Prior art keywords
diode
junction
circuit board
contacts
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62503012A
Other languages
English (en)
Other versions
JPH01500154A (ja
Inventor
ケント ウォルターズ，セシル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TE Connectivity Corp
Original Assignee
AMP Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AMP Inc filed Critical AMP Inc
Publication of JPH01500154A publication Critical patent/JPH01500154A/ja
Publication of JPH0666409B2 publication Critical patent/JPH0666409B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12035—Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10174—Diode
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Rectifiers (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Description

【発明の詳細な説明】 本発明は、最小のスペースで、かつ極めて簡単に表面へ
容易に装着できる表面取付け可能なダイオードに関する
ものである。
ダイオードは、過渡抑制（トランジェントサプレス）デ
バイス、整流器、光源、光検出器および電圧基準として
広く使用されている。多くの用途においては、ワイヤリ
ード等を用いずに回路板のような表面にダイオードを直
接表面取付けできることが重要である。とくに、過渡抑
制素子としてバイポーラツェナーダイオードまたはユニ
ポーラツェナーダイオードが使用される時には、高い取
付け密度がしばしば極めて重要である。
本発明は、ワイヤリードを必要とせず、必要な取付けス
ペースを最小にするために超小型で容易に製造できる改
良したダイオードに関する。
本発明による表面取付け可能なダイオードは、 それぞれ外面および内面を有し、両面間に相互に逆極性
でｐ−ｎ接合を形成する第１および第２半導体素子と、 該両半導体素子の内面間を電気的に相互接続すると共に
前記両半導体素子を一体化する第１手段と、 前記一体化された両半導体素子の前記外面にそれぞれ固
定された第１および第２導電面とを具え、 該両導電面間に互いに逆極性に形成された前記ｐ−ｎ接
合を平坦導体に表面実装可能にすることを特徴とするも
のである。
本発明の１つの面によれば、表面に取付けられるダイオ
ードは、ベースと、このベースから離れて延びる向き合
う第１の面および第２の面とを形成する半導体素子を含
む。この半導体素子は、向き合っている面の間で電気的
に相互に接続され、ベースから隔てられたｐ−ｎ接合を
有する。第１の導電層が第１の向き合う面へ固定され、
第１の導電層と第２の導電層の間にｐ−ｎ接合が挾まれ
るように、第１の導電層に全体として平行に配置された
第２の導電層へ第２の向き合う面を電気的に相互接続す
る手段が設けられる。各導電層はそれぞれの露出された
表面を形成し、導電層の各露出面が取付け表面のそれぞ
れの隔てられている接点へ接触し、導電層の露出面が、
取付け表面により形成された取付け平面から離れる向き
へ延びるように、ベースは取付け平面に平行に向けられ
る。適当なはんだまたは導電性エポキシのような導電性
固定剤の２つの質量がそれぞれ１つの接点と、関連する
導電層の露出面へおのおの固定されてフィレットを形成
する。固定剤は、流体状態にある時に毛管作用により露
出面上へ動くものが選択される。
導電層の露出面は半導体素子のベースと取付け表面の接
点の両方を横切って延びることが好ましい。ダイオード
は、たとえば、過渡抑制デバイスとして使用するユニポ
ーラツェナーダイオードまたはバイポーラツェナーダイ
オードとすることができる。ベースおよび接点から離れ
る向きに延びている導電層の露出面に固定剤を直接取付
けることによりダイオードの寸法と、コストおよび複雑
さは全て最小限に抑えられる。更に、敏感な（壊れ易
い）ｐ−ｎ接合が固定剤から分離され、それにより、ｐ
−ｎ接合に与える損傷を最小限に抑える。以下に説明す
る好適な実施例においては、ダイオードのいくつかの向
きのうちの任意の１つをダイオードの機能を妨げること
なしに使用できるように、半導体素子の周縁部の周囲に
対称的に位置させられる３つまたはそれ以上のベースを
半導体素子が形成する。これにより取付け作業がかなり
簡単となり、向きを誤ったダイオードに関連する製造上
の諸問題を少くする。
本発明の特徴の第２は、第１の外面と、第１の内面と、
それらの第１の外面と第１の内面の間に第１のｐ−ｎ接
合を形成する手段とを形成する第１の半導体素子を有す
る表面取付け可能なバイポーラダイオードが得られる。
また、第２の外面と、第２の内面と、それらの第２の外
面と第２の内面の間に第２のｐ−ｎ接合を形成する手段
とを形成する第２の半導体素子が設けられる。第１の手
段は、外面の間を延びるベースを形成する集積化された
ユニットを形成するために、第１の手段は第１の面と第
２の面を外面の間に一緒に電気的に相互接続し、かつ機
械的に固定する。第１のｐ−ｎ接合と第２のｐ−ｎ接合
は逆極性で向けられる。第１のｐ−ｎ接合と第２のｐ−
ｎ接合が第１の導電面と第２の導電面の間に位置させら
れ、導電面がベースから離れて延びるように、第１の導
電面と第２の導電面が第１の外面と第２の外面に取付け
られる。それらの導電面は、ベースの横を延びているそ
れぞれの取付け表面に表面取付けするために位置させら
れる。導電面は互いに平行に向け、ベースをほぼ横切る
ことが好ましい。以下に説明する好適な実施例において
は、導電面はそれぞれのメタライズされた層を有する。
本発明のダイオードは、たとえば、過渡抑制デバイスと
して使用するバイポーラツェナーダイオードとして形成
できる。本発明のバイポーラダイオードにより、両方の
ｐ−ｎ接合がデバイスの中心近くに配置され、したがっ
て良く保護されるという大きな利点が得られる。ｐ−ｎ
接合はそれぞれの内面の中心に設けられ、ダイオードの
電気的機能を変えることなしに、全体のバイポーラダイ
オードを反対にひっくり返えして、導電面の間を延びる
軸線を中心として回すことができるように、全体のバイ
ポーラダイオードは対称的である。このやり方が用いら
れると、回路板上での向きの誤りが事実上無くされる。
本発明自体は、別の諸目的および付随する諸利点と一緒
に、添附図面とともに下記の詳しい説明を参照すること
により最も良く理解されるであろう。
第１図は本発明の第１の好適な実施例を含むバイポーラ
ダイオードの斜視図、 第２図は第１図のダイオードの中心線に沿って切断した
縦断面図、 第３図は第１図のダイオードの製造の中間段階における
ダイオードの部品を示すウェハーの斜視図、 第４図はダイオードを取付ける前の第１図の回路板の平
面図、 第５図は本発明の第２の好適な実施例を含むユニポーラ
ダイオードの平面図である。
図面を参照して、第１図および第２図は本発明の第１の
好適な実施例を含むバイポーラツェナーダイオードの２
つの図を示す。このダイオードは第１の半導体素子すな
わちダイ１と、第２の半導体素子すなわちダイ２とを含
む。各半導体素子1,2は、後で詳しく説明するように、
それぞれのｐ−ｎ接合を構成する。それら２つの半導体
素子1,2はｐ−ｎ接合に隣接する接合領域において一緒
に接合される。各半導体素子1,2はそれぞれの外面4,5
と、それぞれの内面36,38と、少くとも１つのそれぞれ
のベース31,32とを構成する。図示のように、外面4,5は
互いに平行に、かつベース31,32を横切るように向ける
ことが好ましい。
次に、回路板の所定場所にダイオードをどのようにして
取付けるかについて詳しく説明する。簡単にいえば、各
外面4,5はそれぞれのメタライズ層を形成し、それらの
メタライズ層はそれぞれの印刷回路板接点8,9に接触
し、かつそれぞれの印刷回路板接点から離れて横方向に
延びるために位置させられる。適切なはんだまたは導電
性エポキシのような材料で形成された接合ジョイント6,
7が外面4,5をそれぞれの印刷回路板接点8,9へ電気的お
よび機械的に相互接続する。
このように、第１図と第２図のダイオードは、ワイヤボ
ンド、クリップ、またはその他の従来のリードアタッチ
メントを使用することなしに、経済的なやり方で印刷回
路板接点へ電気的に相互接続される。更に、不必要なパ
ッケージング素子は無くされ、ダイオードを印刷回路板
接点8,9へ接続するために用いられるのは不働態化され
た半導体素子自体である。
第２図は第１図のバイポーラツェナーダイオードの種々
の部品素子を詳しく示す横断面図である。このダイオー
ドは双方向に動作して、所定の電圧しきい値より高い信
号をいずれの向きにも伝える。印刷回路板接点の一方８
がコネクタのピンのような信号源へ接続され、他の接点
９が接地されるものとすると、第１図と第２図の双方向
ツェナーダイオードは、超小型に製造できる過渡抑制デ
バイスとして使用するのに良く適する。下で指摘するよ
うに、本発明はバイポーラデバイスに使用することに限
定されるものではなく、ユニポーラダイオードにも容易
に使用される。
第１図および第２図に示すように、図示のダイオードは
２つの半導体素子1,2で形成される。各半導体素子1,2は
シリコンのような半導体物質で構成され、半導体素子1,
2の外面4,5に全体として平行に向けられているそれぞれ
のｐ−ｎ接合10,11をおのおのが構成する。それらのｐ
−ｎ接合は内面36,38上の領域12,13において熱酸化物Si
O2で不動態化され、その不動態化された領域は領域14,1
5において取付けられたホウけい酸ガラスで被覆され
て、ダイオードが使用される環境においてｐ−ｎ接合1
0,11の適切な保護を行う。
この実施例においては、半導体素子1,2は同一であっ
て、通常のプレーナウェハー製造法で製造できる。この
方法はウェハーで始まる。そのウェハーを処理して多数
の半導体素子1,2を形成する。種々の工程を終った後
で、ウェハーを別々の半導体素子1,2に切断すなわちさ
いの目に切る。最後の組立においてダイオードをそれの
側面で印刷回路板に取付けるから、製造においては比較
的厚いウェハーを使用すると有利である。そのウェハー
は低抵抗率の半導体基板で形成することが好ましい。第
２図においては、この基板はn+領域として参照符号16,1
7により識別されている。そのn+領域はこの実施例にお
いては約0.01オーム−cmの抵抗率を有することが好まし
い。低抵抗率で、高濃度にドープされた基板を用いるこ
とにより寄生抵抗値は最低に保たれ、それにより、最終
的に得られたツェナーダイオードのダイナミックインピ
ーダンスを減少させる。もちろん、本発明のダイオード
は第２図に示されているドーパントとは逆の種類のドー
パントで形成できること、すなわち、ｎ形を拡散された
ｎ−ｐ接合とともにp+基板を使用できることを理解すべ
きである。
半導体素子1,2の製造の第１の工程は、希望のツェナー
電圧値すなわち希望のなだれ電圧値の制御を助ける抵抗
率値のエピタキシャル付着層18,19を形成することであ
る。20ボルトなだれ降伏デバイスの場合には、エピタキ
シャル層18,19の抵抗率は約0.03オーム−cmで、厚さが
約24ミクロンであることが好ましい。それからウェハー
を熱酸化してSiO2の層を形成する。この実施例ではその
SiO2層の厚さは約１ミクロンである。次に、エッチング
して拡散窓を開くために第１のフォトリソグラフィ工程
を行う。次に、適当なドーパント（この実施例ではほう
素のような）を拡散窓の上に予め付着してから、拡散に
よる押しこみ工程を行ってｐ−ｎ接合をこの実施例では
約８ミクロンの深さまで押しこむ。そのようなｐ−ｎ接
合は20ボルトなだれ降伏ダイオード層にとって適当であ
ることが見出されている。押しこみ工程で形成されたｐ
層のシート抵抗値は正方形当り約22オームであることが
好ましい。
この製造法の次の工程は、半導体素子1,2の希望の最終
的な厚さを得るためにウェハーの裏面を研磨することで
ある。それから、正方形当り約２オームのシート抵抗値
を有する非常に高濃度にドープされた領域n++20,21を形
成するために表面エンハンス拡散すなわちりんゲッタ操
作を行う。以下に説明するように、この非常に高濃度に
ドープされた領域20,21により良好なオーミック後ろ側
接点が得られる。そのエンハンス操作は、全体のウェハ
ー処理の終り近くで延ろ側メタライゼーション操作の一
部として選択されたドープされたメタライゼーションを
行う、他の低温ドーピング技術により行うこともでき
る。
表面エンハンス操作の後で、フォトリソグラフィ工程に
よりウェハーを再び選択エッチングして、拡散工程中に
成長させられた熱酸化物にオーミック接触窓を形成す
る。次に、第２図に領域14と15で示すように、ホウけい
酸ガラスの付加層によりウェハーを更に不動態化する。
そのガラス層を付着したとすると、次に、最後のオーミ
ック接触窓開口部を設けるために第３の選択的エッチン
グ操作を行うことが求められる。このオーミック接触窓
開口部、領域22,23内に、薄膜蒸着技術でパラジウム層
を付着する。それから、このパラジウム薄膜蒸着技術を
領域22,23において露出されているシリコンに焼結す
る。化学エッチングにより過剰のパラジウムをガラス1
4,15から除去する。その後で、比較的厚い銀隆起接点2
4,25をパラジウムの上に電着する。典型的には各隆起接
点24,25の厚さは約0.0254mm（約0.001インチ）である。
最後に後ろ側のメタライゼーション層26,27をエンハン
ス層20,21の上に付着する。印刷回路板接点8,9とメタラ
イゼーション層26,27の間を延びる適切なフィレット28,
29を確実に形成するために、メタライゼーション層26,2
7を選択して適当なはんだ流、またはその他の導電性接
合物質流をそれらの表面に付着する。メタライゼーショ
ン層26,27は無電解ニッケルめっきまたは無電解金めっ
きで形成でき、またはクロームの蒸着層と、その上の銀
の蒸着層と、その上の金の蒸着技術とにより形成でき
る。また、はんだ被覆を含む他のメタライゼーション層
も使用できる。利用できる金属の完全な溶解、またはメ
タライゼーション層26,27の最終的な脱湿潤（dewettin
g）を起すことなしに、はんだにぬれることを促進する
ために層26,27の相対的な金属厚さを選択することがし
ばしば重要である。このようにして、メタライゼーショ
ン層26,27が印刷回路板接点8,9に対してほぼ直角に向け
られている場合でも、メタライゼーション層26,27と印
刷回路板接点8,9との間の良好な接合の完全性を確保で
きる。メタライゼーション層26,27の１つの好適な実施
例は、n++層20,21の附近から順次下記の層を含む： 1.700Åのクロム層 2.2000Åのクロムと銀の混合物層 3.2900Åの銀層 4.1800Åの金層 クローム層はシリコンに良く接合し、銀層ははんだに良
く溶解し、金層は銀層を酸化から保護する。
第３図はウェハー製造プロセスの終了時におけるウェハ
ー35の一部を示す。この段階においては、次にウェハー
をのこぎりで、またはその他のやり方で個々のダイすな
わち半導体素子1,2に切断する。それら個々の半導体素
子は希望の形にでき、正方形、長方形、三角形、五角形
および六角形のような形は全て適当である。選択した形
状とは無関係に、各半導体素子1,2は少くとも１つのベ
ース31,32を形成しなければならない。最終的に組立て
られたダイオードがベース31,32の上にのせられるよう
にするために、それらのベースは適度に平らである。
ウェハーを個々の半導体素子1,2に切断した後で、２個
の半導体素子1,2を中心ボンド30ではんだづけ、または
導電性エポキシにより付着してバイポーラダイオードを
組立てる。この実施例においては、中心ボンド30は鉛が
95％、すずが５％で構成され、融点が約315℃であるは
んだである。はんだ円板を接点24と25の間に固定し、組
立体を加熱して希望のボンドを形成する。ここで用いる
はんだは、ダイオードを所定場所に取付けるために用い
るはんだの融点より高い融点を持つものを選択せねばな
らない。
２個の半導体素子1,2は、平らなｐ−ｎ接合10と11が互
いに向き合うようにして、回転して互いに整列させる。
メタライゼーション層26,27は相互間とｐ−ｎ接合10,11
に対して平行に、かつベース31,32に対して垂直に向け
られる。このような構造により、このバイポーラダイオ
ードはベース31,32をそれぞれの印刷回路板接点8,9の上
に置き、敏感な（壊れ易い）ｐ−ｎ接合10,11を印刷回
路板接点8,9のほぼ中間に位置させて取付けることがで
きる。このようにして、ｐ−ｎ接合10,11は分離され、
保護される。
第１図と第２図に示されているダイオードは広い範囲の
寸法および広い範囲の電気的特性を持つようにして形成
できる。下記の情報は１つの好適な実施例を構成するた
めに単に与えたものであって、もちろん本発明を限定す
るものでは決してない： A.外面4,5の寸法:0.0914cm×0.0914cm; B.外面４と５の間の距離:0.1143cm; C.領域22と23の間の距離:0.008cm; D.降伏電圧:20V; E.試験電流:1mA; F.動作ピーク電圧:15V; G.動作ピーク電圧における洩れ電流:10μA; H.最高ピークサージ電圧:40V; I.最高ピークサージ電流:20A; J.最高容量:300pf; K.ピークサージエネルギー消費： 0.005ジュール（10μsec） 0.05ジュール（1msec） 第１図と第２図のバイポーラツェナーダイオードは、メ
タライゼーション層26,27を印刷回路板のそれぞれの接
点8,9へ電気的に相互接続する、はんだまたはエポキシ
のような物質のフィレットで印刷回路板へ取付けられ
る。適当であることが判明しているこの取付け作業の１
つのやり方を以下に説明する。
第１に、印刷回路板34を清浄にしてから、100℃の炉の
中で１時間乾燥し、それから適当なエポキシ33を印刷回
路板の接点８と９の間に付着する。このエポキシ33は硬
化後は高い電気抵抗値を示す種類のものである。米国カ
リフォルニア州カーデニア（Cardenia）所在のエイブル
スティック社（Ablestick Co.）によりAblebond 77-2LT
Cとして市販されている物質がエポキシ33として使用す
るのに適当であることが判明している。次に、中央のは
んだボンド30が絶縁エポキシ33の上に中心を置き、各メ
タライゼーション層26,27がそれぞれの１つの接点8,9へ
電気的に接触するように、組立てられたダイオードを第
２図に示すように印刷回路板の上に置く。次に、ダイオ
ードが取付けられている印刷回路板を炉の中に入れて絶
縁エポキシ33を硬化する。絶縁エポキシ33が硬化してか
ら各メタライゼーション層26,27にはんだペーストを付
着する。Alphaブランド611フラックス（RMA）付きAlpha
ブランド60／40はんだとして市販されている種類のはん
だが適当であることが判明している。次に、80℃の適当
な炉の中に15分間入れてそのはんだペーストを硬化させ
てから、赤外線炉または気相はんだづけ機の内部ではん
だを再び融かして、メタライゼーション層26,27をそれ
ぞれの接点8,9へ相互接続するフィレット28,29を形成す
る。このはんだのリフロー作業では中心はんだボンド30
を弱くすることがある高温にしてはならない。はんだの
リフロー作業を行った後で、印刷回路板を清掃にし、試
験してから、希望によってはダイオードの上に封止エポ
キシを付着し、その封止エポキシを中心はんだボンド30
の周囲に流す。この封止エポキシを150℃で１時間加熱
して硬化し、それから印刷回路板を再び電気的に試験す
る。上記の非導電性を封止エポキシとして使用できる。
ある用途においては、上記60／40はんだペーストの代り
に導電性エポキシを使用することが好ましいことがあ
る。この場合には、上記のはんだリフロー作業は省か
れ、その代りに、使用する導電性エポキシを硬化させる
のに適当な炉内での硬化作業を用いる。適当な導電性エ
ポキシが前記エイブルスティック社によりAblebond 84-
1 LMITとして市販されている。
以上説明した構造の１つの大きな利点は、ベース31,32
として作用するメタライゼーション層26,27の間を延長
する任意の側でバイポーラツェナーダイオードを取付け
ることができることである。したがって、ダイオードを
慎重に回して位置合わせすることは不要である。更に、
ダイオードの電気的性能に悪影響を及ぼすことなくダイ
オードを反転することができる。それらの位置の全てに
おいて、接合領域３は印刷回路板接点8,9から上方に離
れて配置され、それにより、すみ肉28,29のはんだまた
は導電性エポキシとｐ−ｎ接合10,11との望ましくない
接触の可能性が低くなる。
もちろん、以上説明したバイポーラツェナーダイオード
に対しては多くの変更を加えることができる。たとえ
ば、放熱のため、および印刷回路板接点8,9への接合面
積を広くするために、メタライゼーション層26,27の上
に希望の厚さの金属パッドを置くことができる。更に希
望によっては、接合領域３に保護被覆を設けることがで
きる。そのような保護被覆は特定の環境においては望ま
しいことがあり、たとえば、半導体素子１と２の間の接
合領域３の中に流れ込むことができ、それから高温で乾
燥できる半導体級ワニス、エポキシまたはポリイミド物
質を使用して保護被覆を設けることができる。また、上
で指摘したように、p+基板から出発し、それからｐ−ｎ
接合を形成するために適当なｎ形ドーパントをドーピン
グすることにより、ドーパントの種類を逆にできる。
また、本発明はユニポーラダイオードを製造するために
用いることができる。第５図に示すように、これは、半
導体素子２からｐ−ｎ接合を無くして簡単にした半導体
素子２′を形成することによって簡単に行うことができ
る。この簡単にした半導体素子２′は、n++エンハンス
表面を領域23内に設け、かつエポキシ領域19を不要とす
ることを除いて、半導体素子２に非常に良く似ている。
この簡単にした半導体素子２′は、半導体素子１のｐ−
ｎ接合から印刷回路板接点９へ短絡路を構成するだけで
ある。このようにして、２個の回路板接点８と９の間の
ユニポーラｐ−ｎ接合路すなわち単一ｐ−ｎ接合路が得
られる。もちろん、このユニポーラダイオードは、簡単
にした半導体素子２′のように、前記ドーパント種とは
逆のドーパント種で製造することもできる。
別の実施例においては、簡単にした半導体素子２′の代
りに、同様な形状構造のブロック金属導体を用いること
ができる。この金属ブロックのはんだ接合と導電特性が
適正に選択されたとすると、上記と同じ取付け技術を使
用できる。
以上の説明から、著しく簡単で、効果的かつコンパクト
な表面取付け技術を可能にするユニポーラダイオードお
よびバイポーラダイオードについて説明したことは明ら
かである。本発明は、整流器、信号ダイオード、ピンダ
イオード、ツェナーダイオード、過渡抑制ダイオード、
およびその他の種類のダイオードを含めて広範囲の二端
子半導体デバイスに使用するのに適している。
したがって、以上の説明は本発明を限定するものではな
くて例示的なものと見なすべきであること、および本発
明の技術的範囲を決定しようと意図されているものは、
全ての均等物を含めて、下記の請求の範囲であることを
理解されることを意図するものである。
以上の説明から理解される如く、本発明の表面取付可能
なダイオードは、隆起接点同士を中心ボンドで電気的か
つ機械的に接続して一体化した１対の半導体素子にて構
成している。従って、１対の半導体素子の内面間の間隙
にエポキシ等の接着剤が侵入してダイオードを基板面に
強固に固定できる。また、１対の半導体素子のベースを
基板面に載置して、ベースと略直角である外面と基板面
の接点間に良好なはんだフィレットが形成できる。さら
に、１対の半導体素子の相互接続は内面の略中央の隆起
接点にて行うので、外面および基板面から適切に分離さ
れる等の種々の顕著な効果を有する。

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】基板面に被着形成された１対の接点に表面
    実装される実質的に同一形状の１対の半導体素子から成
    る表面取付可能なダイオードにおいて、 前記各半導体素子は基板面に載置されるベースに対して
    略直角に形成されかつ相互に略平行な導電性の外面およ
    び内面を有し、該内面の近傍にｐ−ｎ接合面が形成さ
    れ、 前記１対の半導体素子の前記内面の略中央には略平坦な
    表面を有する隆起接点が形成され、前記ベース同士を略
    同一面として前記隆起接点同士を中心ボンドにより電気
    的かつ機械的に相互接続して一体化し、 前記表面取付可能なダイオードは前記基板面の前記１対
    の接点間に付着したエポキシ等の接着剤を前記１対の半
    導体素子の前記ベースおよび前記内面間の間隙に付着さ
    せた状態で前記基板面に固定され、前記１対の半導体素
    子の前記外面を前記接点にはんだ付けすることを特徴と
    する表面取付可能なダイオード。
JP62503012A 1986-05-02 1987-04-22 表面取付け可能なダイオード Expired - Lifetime JPH0666409B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US859,126 1986-05-02
US06/859,126 US4709253A (en) 1986-05-02 1986-05-02 Surface mountable diode
PCT/US1987/000894 WO1987006767A1 (en) 1986-05-02 1987-04-22 Surface mountable diode

Publications (2)

Publication Number Publication Date
JPH01500154A JPH01500154A (ja) 1989-01-19
JPH0666409B2 true JPH0666409B2 (ja) 1994-08-24

Family

ID=25330112

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62503012A Expired - Lifetime JPH0666409B2 (ja) 1986-05-02 1987-04-22 表面取付け可能なダイオード

Country Status (6)

Country Link
US (1) US4709253A (ja)
EP (1) EP0266412B1 (ja)
JP (1) JPH0666409B2 (ja)
KR (1) KR960003856B1 (ja)
DE (1) DE3780564T2 (ja)
WO (1) WO1987006767A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3855533T2 (de) * 1987-12-28 1997-01-23 Fuji Electric Co Ltd Halbleiteranordnung mit isoliertem Gate
US5019535A (en) * 1989-03-28 1991-05-28 General Electric Company Die attachment method using nonconductive adhesive for use in high density interconnected assemblies
US5018989A (en) * 1990-09-21 1991-05-28 Amp Incorporated Electrical connector containing components and method of making same
US5147223A (en) * 1990-09-21 1992-09-15 Amp Incorporated Electrical connector containing components and method of making same
US5094629A (en) * 1990-09-21 1992-03-10 Amp Incorporated Electrical connector containing components and method of making same
US5414587A (en) * 1991-04-29 1995-05-09 Trw Inc. Surge suppression device
US5590058A (en) * 1991-04-29 1996-12-31 Trw Inc. Battery monitor for unobstrusive installation with a battery connector
US5692917A (en) * 1991-04-29 1997-12-02 Trw Inc. Computer hardware insert device for software authorization
US5428288A (en) * 1991-04-29 1995-06-27 Trw Inc. Microelectric monitoring device
US5455734A (en) * 1991-04-29 1995-10-03 Trw Inc. Insert device for electrical relays, solenoids, motors, controllers, and the like
GB2255675B (en) * 1991-05-10 1995-09-27 Technophone Ltd Circuit assembly
US5219296A (en) * 1992-01-08 1993-06-15 Amp Incorporated Modular connector assembly and method of assembling same
JP3337405B2 (ja) * 1996-12-27 2002-10-21 シャープ株式会社 発光表示素子およびその電気配線基板への接続方法ならびに製造方法
JP2001217380A (ja) * 2000-02-04 2001-08-10 Hitachi Ltd 半導体装置およびその製造方法
CN100452452C (zh) * 2005-05-17 2009-01-14 财团法人工业技术研究院 备有发光二极管的翻转侧置结构的发光装置
CN103137646A (zh) * 2013-03-15 2013-06-05 中国科学院微电子研究所 用于双极型阻变存储器交叉阵列集成方式的选通器件单元
US10879211B2 (en) 2016-06-30 2020-12-29 R.S.M. Electron Power, Inc. Method of joining a surface-mount component to a substrate with solder that has been temporarily secured
DE102023102962A1 (de) * 2023-02-07 2024-08-08 Ams-Osram International Gmbh Verfahren zum herstellen eines optoelektronischen bauelements mit dual-chip und optoelektronisches bauelement mit dual-chip

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5644591A (en) * 1979-09-20 1981-04-23 Shinobu Akima Pipe body for heat exchanger
JPS572560A (en) * 1980-06-06 1982-01-07 Hitachi Ltd High voltage semiconductor device

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3300710A (en) * 1963-01-23 1967-01-24 Dalton L Knauss Voltage reference circuit with low incremental impedance and low temperature coefficient
CH466427A (de) * 1967-12-04 1968-12-15 Bbc Brown Boveri & Cie Schmelzsicherung mit Schmelzlot für elektrische Geräte, insbesondere Halbleiterelemente
US3736475A (en) * 1969-10-02 1973-05-29 Gen Electric Substrate supported semiconductive stack
JPS5310862Y2 (ja) * 1972-12-28 1978-03-23
US4075649A (en) * 1975-11-25 1978-02-21 Siemens Corporation Single chip temperature compensated reference diode and method for making same
JPS52137279A (en) * 1976-05-12 1977-11-16 Hitachi Ltd Semiconductor device for optical coupling
US4136349A (en) * 1977-05-27 1979-01-23 Analog Devices, Inc. Ic chip with buried zener diode
US4213806A (en) * 1978-10-05 1980-07-22 Analog Devices, Incorporated Forming an IC chip with buried zener diode
US4412376A (en) * 1979-03-30 1983-11-01 Ibm Corporation Fabrication method for vertical PNP structure with Schottky barrier diode emitter utilizing ion implantation
JPS55156482U (ja) * 1979-04-26 1980-11-11
US4349394A (en) * 1979-12-06 1982-09-14 Siemens Corporation Method of making a zener diode utilizing gas-phase epitaxial deposition
US4319257A (en) * 1980-01-16 1982-03-09 Harris Corporation Low thermal coefficient semiconductor device
US4516223A (en) * 1981-08-03 1985-05-07 Texas Instruments Incorporated High density bipolar ROM having a lateral PN diode as a matrix element and method of fabrication
US4450021A (en) * 1982-02-22 1984-05-22 American Microsystems, Incorporated Mask diffusion process for forming Zener diode or complementary field effect transistors
JPS5975659A (ja) * 1982-10-22 1984-04-28 Fujitsu Ltd 半導体装置の製造方法
US4473941A (en) * 1982-12-22 1984-10-02 Ncr Corporation Method of fabricating zener diodes

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5644591A (en) * 1979-09-20 1981-04-23 Shinobu Akima Pipe body for heat exchanger
JPS572560A (en) * 1980-06-06 1982-01-07 Hitachi Ltd High voltage semiconductor device

Also Published As

Publication number Publication date
DE3780564T2 (de) 1993-03-11
KR960003856B1 (ko) 1996-03-23
DE3780564D1 (de) 1992-08-27
JPH01500154A (ja) 1989-01-19
WO1987006767A1 (en) 1987-11-05
KR880701464A (ko) 1988-07-27
US4709253A (en) 1987-11-24
EP0266412B1 (en) 1992-07-22
EP0266412A1 (en) 1988-05-11

Similar Documents

Publication Publication Date Title
JPH0666409B2 (ja) 表面取付け可能なダイオード
JP5004800B2 (ja) 炭化ケイ素デバイス用のはんだ付け可能上部金属
US8916871B2 (en) Bondable top metal contacts for gallium nitride power devices
JPH10326806A (ja) 半導体装置およびその製造方法
US3235945A (en) Connection of semiconductor elements to thin film circuits using foil ribbon
US4042951A (en) Gold-germanium alloy contacts for a semiconductor device
JPH10242383A (ja) 半導体装置
JP2956786B2 (ja) 合成ハイブリッド半導体ストラクチャ
US5866951A (en) Hybrid circuit with an electrically conductive adhesive
EP1605508A2 (en) Surface-mount chip-scale package
JP3238825B2 (ja) 面実装型半導体装置
KR20090031289A (ko) 플립 칩 구조물 및 그 제조방법
JPH01150379A (ja) 発光装置
US3678346A (en) Semiconductor device and method of making the same
JPH06163981A (ja) 半導体装置
JP2007514312A (ja) 補強された内部接続メタライゼーションを有するワイヤボンディングされた半導体部品
JP2003332393A (ja) 半導体装置
JPH0846248A (ja) 熱電素子及びその製造方法
JPH1079461A (ja) 半導体集積回路装置およびその製造方法
US7601560B2 (en) Method for producing an electronic circuit
JPS58210643A (ja) 半導体装置
JPH0756895B2 (ja) メサ型半導体基体
JPS611039A (ja) モノリシツク半導体集積回路装置
JP2526534Y2 (ja) シヨツトキバリアダイオ−ド素子
JPH02290075A (ja) ショットキバリア半導体装置の製造方法