JPH1079461A - 半導体集積回路装置およびその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 薄形の半導体集積回路装置を実現し、かつそ
の製造におけるバッチ処理を可能にする。 【解決手段】 半導体素子１を搭載する素子搭載面２ａ
およびこれの反対側の非素子搭載面２ｂを備えたセラミ
ック基板２と、素子搭載面２ａと接合する第１接合面１
１ａおよびこれの反対側の第２接合面１１ｂを備えかつ
半導体素子１の周辺部３に埋め込まれた第１絶縁部材１
１と、露出面５ｂを備えた第２絶縁部材５と、素子搭載
面２ａに形成された第１薄膜引出し電極４ａと、第２接
合面１１ｂに形成された第２薄膜引出し電極４ｂと、非
素子搭載面２ｂと露出面５ｂとに形成された薄膜外部端
子６とを有し、第１絶縁部材１１の第２接合面１１ｂが
半導体素子１の周辺部３に埋め込まれた後の研磨によっ
て形成され、研磨により露出した半導体素子１の表面電
極１ｂと第２薄膜引出し電極４ｂとが電気的に接続され
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体製造技術に
関し、特に、小形化を図る面実装形の半導体集積回路装
置およびその製造方法に関する。

【０００２】

【従来の技術】以下に説明する技術は、本発明を研究、
完成するに際し、本発明者によって検討されたものであ
り、その概要は次のとおりである。

【０００３】面実装形の半導体集積回路装置の一例であ
る半導体素子を搭載したダイオード（チップダイオード
とも呼ぶ）には、リード線と半導体素子（ペレット）と
ガラススリーブとからなるＤＨＤ（ダブルヘットダイオ
ード）と、リードフレーム上に固定した半導体素子の電
極とリードフレームとをワイヤボンディングによって接
続し、その後半導体素子を樹脂などによって封止する樹
脂封止形ダイオードとがある。

【０００４】さらに、ワイヤボンディングを行わない半
導体集積回路装置も考案されている。

【０００５】なお、面実装形の半導体集積回路装置であ
る２極のダイオードの構造（ワイヤボンディングを行わ
ない構造）およびその製造方法については、例えば、特
開昭６１−１０８１５３号公報や特開平７−１４９５５
号公報に記載されている。

【０００６】

【発明が解決しようとする課題】ところが、前記した技
術において、ワイヤボンディングが行われる半導体集積
回路装置では、ワイヤボンディングによる金属ワイヤを
有しているため、金属ワイヤのアーチ高さや半導体素子
の厚さあるいはその両者によって外観の厚さが決定され
る。

【０００７】その結果、ダイオードなどの半導体集積回
路装置において、さらに、小形化（薄形化）を図るのが
困難であることが問題とされる。

【０００８】本発明の目的は、薄形でバッチ処理を可能
にする半導体集積回路装置およびその製造方法を提供す
ることにある。

【０００９】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。

【００１０】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。

【００１１】すなわち、本発明の半導体集積回路装置
は、半導体素子を搭載する素子搭載面およびこれの反対
側の非素子搭載面を備えた素子搭載基板と、前記素子搭
載基板の素子搭載面と接合する第１接合面およびこれの
反対側の第２接合面を備えかつ前記半導体素子の周辺部
に埋め込まれた第１絶縁部材と、前記素子搭載基板の非
素子搭載面と反対側の露出面を備えた第２絶縁部材と、
前記素子搭載基板の素子搭載面と前記第１絶縁部材の第
２接合面とにおいてそれぞれに相反する方向に形成され
かつ前記半導体素子の表裏面電極とそれぞれ別々に電気
的に接続する少なくとも２つの薄膜引出し電極と、前記
薄膜引出し電極と電気的に接続しかつ非素子搭載面また
は前記露出面のうちの少なくとも何れか一方の面に形成
された薄膜外部端子とを有するものである。

【００１２】これにより、半導体素子の表裏面電極と薄
膜引出し電極とを金属ワイヤを用いずに接続しかつ半導
体素子の周辺部に第１絶縁部材を埋め込むため、金属ワ
イヤを使用しないことと半導体素子の周辺部が第１絶縁
部材によって完全に覆われることとにより、金属ワイヤ
によって形成されるアーチ高さを取り除くことができる
とともに、半導体素子の周辺部に入り込んだ異物を動け
なくすることができる。

【００１３】したがって、半導体集積回路装置の厚さ
（高さ）を薄くすることができ、かつ異物によるショー
ト（短絡）を防止することができる。

【００１４】その結果、半導体集積回路装置の外観の大
きさを小さくすることができ、その薄形化および小形化
を図ることができる。

【００１５】さらに、本発明の半導体集積回路装置は、
前記第１絶縁部材の第２接合面が前記半導体素子の周辺
部に埋め込まれた後の研磨によって形成され、かつ前記
研磨によって露出された前記半導体素子の表面電極と前
記第２接合面に形成された薄膜引出し電極とが電気的に
接続されているものである。

【００１６】また、本発明の半導体集積回路装置の製造
方法は、前記素子搭載基板の素子搭載面に前記薄膜引出
し電極を形成する工程、前記素子搭載基板の非素子搭載
面に前記薄膜外部端子を形成する工程、前記半導体素子
の表裏面電極のうちの何れか一方と前記薄膜引出し電極
とを電気的に接続させて前記半導体素子を前記素子搭載
面に搭載する工程、前記半導体素子の周辺部に前記第１
絶縁部材を埋め込む工程、前記半導体素子の表裏面電極
のうちの何れか他方と前記薄膜引出し電極とを電気的に
接続させて前記薄膜引出し電極を前記第１絶縁部材の前
記第２接合面に形成する工程、前記第２絶縁部材の露出
面を露出させて前記第２絶縁部材を前記第１絶縁部材の
前記第２接合面に接合する工程、前記素子搭載基板の非
素子搭載面に形成した前記薄膜外部端子と相反する方向
に形成された少なくとも２つの前記薄膜引出し電極とを
それぞれに電気的に接続する工程を含むものである。

【００１７】なお、本発明の半導体集積回路装置の製造
方法は、前記第１絶縁部材を前記半導体素子の周辺部に
埋め込んだ後、前記第２接合面を研磨して前記半導体素
子の表面電極を露出させ、露出した前記半導体素子の表
面電極と前記薄膜引出し電極とを電気的に接続させて前
記第２接合面に前記薄膜引出し電極を形成するものであ
る。

【００１８】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。

【００１９】図１は本発明による半導体集積回路装置の
構造の実施の形態の一例を示す断面図、図２は本発明の
半導体集積回路装置の製造方法における板部材の構造の
実施の形態の一例を示す図であり、（ａ）はその斜視
図、（ｂ）は板部材における切り欠きの部分拡大断面
図、図３は本発明の半導体集積回路装置の製造方法にお
ける板部材の構造の実施の形態の一例を示す斜視図、図
４は本発明の半導体集積回路装置の製造方法におけるス
クリーン印刷の実施の形態の一例を示す概要図、図５は
本発明の半導体集積回路装置の製造方法における第１絶
縁部材の構造の実施の形態の一例を示す斜視図、図６は
本発明の半導体集積回路装置の製造方法における第１絶
縁部材の構造の実施の形態の一例を示す斜視図、図７は
本発明の半導体集積回路装置の製造方法における第２絶
縁部材の構造の実施の形態の一例を示す斜視図、図８は
本発明の半導体集積回路装置の製造方法におけるスティ
ック状の基板部材の実施の形態の一例を示す斜視図、図
９は本発明による半導体集積回路装置の構造の実施の形
態の一例を示す斜視図である。

【００２０】本実施の形態による半導体集積回路装置
は、その表面に表面電極１ｂを有しかつ裏面に裏面電極
１ａを有した半導体素子１を搭載するとともに、かつリ
ードフレームを有していない面実装形のものであり、こ
こでは、その一例として、半導体素子１を搭載した２極
の角形かつ小形のダイオード（チップダイオードまたは
シリコンダイオードとも呼ぶ）について説明する。

【００２１】前記ダイオードの構成は、半導体素子１を
搭載する素子搭載面２ａおよびこれの反対側の非素子搭
載面２ｂを備えた素子搭載基板であるセラミック基板２
と、セラミック基板２の素子搭載面２ａと接合する第１
接合面１１ａおよびこれの反対側の第２接合面１１ｂを
備えかつ半導体素子１の周辺部３に埋め込まれた第１絶
縁部材１１と、セラミック基板２の非素子搭載面２ｂと
反対側の露出面５ｂを備えた第２絶縁部材５と、セラミ
ック基板２の素子搭載面２ａと第１絶縁部材１１の第２
接合面１１ｂとにおいてそれぞれに相反する方向に形成
されかつ半導体素子１の裏面電極１ａまたは表面電極１
ｂとそれぞれ別々に電気的に接続する第１薄膜引出し電
極４ａ（薄膜引出し電極）および第２薄膜引出し電極４
ｂ（薄膜引出し電極）と、第１薄膜引出し電極４ａまた
は第２薄膜引出し電極４ｂと電気的に接続しかつ非素子
搭載面２ｂおよび露出面５ｂとの両面に形成された薄膜
外部端子６とを有している。

【００２２】さらに、図１に示す本実施の形態のダイオ
ードにおいては、第１絶縁部材１１の第２接合面１１ｂ
が半導体素子１の周辺部３に埋め込まれた後の研磨によ
って形成され、かつ前記研磨によって露出された半導体
素子１の表面電極１ｂと第２接合面１１ｂに形成された
第２薄膜引出し電極４ｂとが電気的に接続されている。

【００２３】すなわち、本実施の形態のダイオードに
は、１つの半導体素子１が搭載され、かつ、アウタリー
ド部である２つの薄膜外部端子６がセラミック基板２の
非素子搭載面２ｂの端部２ｄおよび側面２ｃと、第２絶
縁部材５の露出面５ｂの端部５ｄおよび側面５ｃとに形
成されている。

【００２４】ただし、前記ダイオードにおける２つの薄
膜外部端子６は、セラミック基板２の非素子搭載面２ｂ
と第２絶縁部材５の露出面５ｂとのうちの少なくとも何
れか一方の面に形成されていればよいが、前記ダイオー
ドのプリント配線基板（実装基板）などに対しての実装
性などを考慮した場合、非素子搭載面２ｂと露出面５ｂ
との両面に形成されている方が好ましい。

【００２５】なお、薄膜外部端子６がセラミック基板２
の非素子搭載面２ｂと第２絶縁部材５の露出面５ｂのう
ちの何れか一方の面にだけ形成されている場合には、薄
膜外部端子６はセラミック基板２の側面２ｃと第２絶縁
部材５の側面５ｃのうちの少なくとも何れか一方の面に
形成され、最低限インナリード部である第１薄膜引出し
電極４ａまたは第２薄膜引出し電極４ｂと、アウタリー
ド部である薄膜外部端子６とが電気的に接続されていれ
ばよい。

【００２６】ここで、本実施の形態によるダイオードの
素子搭載基板は、耐熱性が高くかつその表面の摩擦係数
が高い絶縁性の材料によって形成されるものであり、こ
れを満たす材料としてセラミックを用いることが好まし
い。

【００２７】すなわち、前記素子搭載基板はセラミック
によって形成されたセラミック基板２である。

【００２８】これにより、セラミック基板２の素子搭載
面２ａおよび非素子搭載面２ｂは、高い摩擦係数を有し
ているため、薄膜外部端子６または第１薄膜引出し電極
４ａを形成した際に、セラミック基板２に対しての薄膜
外部端子６および第１薄膜引出し電極４ａの密着度を高
くすることができる。

【００２９】ただし、前記素子搭載基板は、前記条件を
満たしていれば、セラミック以外の材料によって形成さ
れていてもよい。

【００３０】また、第１絶縁部材１１と第２絶縁部材５
は、例えば、ガラス系の絶縁材などによって形成され、
本実施の形態においては、両者ともスクリーン印刷によ
って形成されている。

【００３１】なお、第１絶縁部材１１と第２絶縁部材５
は、スクリーン印刷に限らず、薄く平らに形成可能な形
成方法であれば、ポッティングなどの他の形成方法によ
って形成されていてもよい。

【００３２】さらに、本実施の形態のダイオードにおけ
る第１薄膜引出し電極４ａ、第２薄膜引出し電極４ｂお
よび薄膜外部端子６は、例えば、銀−パラジウムなどに
よって形成され、そのうち、第１薄膜引出し電極４ａ
と、第２薄膜引出し電極４ｂと、セラミック基板２の非
素子搭載面２ｂに形成される薄膜外部端子６とがスクリ
ーン印刷によって形成されている。

【００３３】その際、ペースト１０ｃ（図４参照）とし
て前記銀−パラジウムを用いる。

【００３４】ただし、第１薄膜引出し電極４ａ、第２薄
膜引出し電極４ｂおよび薄膜外部端子６は、スクリーン
印刷に限らず、蒸着などによって付着形成してもよく、
また、何れか１つだけをスクリーン印刷で形成し、その
他を蒸着によって形成してもよい。

【００３５】また、第２絶縁部材５の露出面５ｂに形成
する薄膜外部端子６と、第２絶縁部材５およびセラミッ
ク基板２の側面５ｃ、側面２ｃに形成する薄膜外部端子
６とは、好ましくは、浸漬（ディップ）方法によって付
着形成されるものであり、その際にも、例えば、銀−パ
ラジウムなどを用いる。

【００３６】なお、前記薄膜外部端子６についても、前
記浸漬方法以外のスクリーン印刷や蒸着などによって形
成してもよい。

【００３７】ここで、本実施の形態のダイオードは、セ
ラミック基板２と第１絶縁部材１１と第２絶縁部材５と
からなる３層構造のものであり、セラミック基板２の素
子搭載面２ａに第１薄膜引出し電極４ａが形成され、か
つ第１薄膜引出し電極４ａと裏面電極１ａとを電気的に
接続した半導体素子１が素子搭載面２ａに搭載されてい
る。

【００３８】さらに、その上層に半導体素子１と第１薄
膜引出し電極４ａとを覆って第１絶縁部材１１が形成さ
れるとともに研磨して形成された第２接合面１１ｂに、
前記研磨によって露出した半導体素子１の表面電極１ｂ
と電気的に接続して第２薄膜引出し電極４ｂが形成され
ている。

【００３９】また、第１絶縁部材１１の上層に第２薄膜
引出し電極４ｂを覆って第１絶縁部材１１が形成されて
いる。

【００４０】なお、第１薄膜引出し電極４ａと第２薄膜
引出し電極４ｂとは、それぞれ相反する方向に形成さ
れ、かつそれぞれ別々の薄膜外部端子６に電気的に接続
されている。

【００４１】すなわち、セラミック基板２に形成された
第１薄膜引出し電極４ａが半導体素子１の裏面電極１ａ
と電気的に接続し、第１絶縁部材１１の第２接合面１１
ｂに形成された第２薄膜引出し電極４ｂが半導体素子１
の表面電極１ｂと電気的に接続されている。

【００４２】ここで、半導体素子１の表面電極１ｂは、
バンプ状の電極であり、裏面電極１ａは、薄く平らな電
極である。

【００４３】これによって、半導体素子１からの電気信
号が、第１薄膜引出し電極４ａもしくは第２薄膜引出し
電極４ｂを介して薄膜外部端子６に伝達され、さらに、
薄膜外部端子６を介して外部に伝達される。

【００４４】次に、本実施の形態による半導体集積回路
装置（ダイオード）の製造方法について説明する。

【００４５】まず、図２（ａ）に示すように、所定数の
セラミック基板２に対応した基板領域８ａを有する板部
材８を準備する。

【００４６】なお、板部材８において、少なくとも基板
領域８ａはセラミック材によって形成され、さらに、所
定数かつ所定の大きさのセラミック基板２を切断可能な
ように、その外周部２ｅには、これに沿った多数の切り
欠きであるＶ溝９（図２（ｂ）参照）が形成されてい
る。

【００４７】ここで、前記切り欠きは、Ｖ溝９に限ら
ず、板部材８の切断を容易にするものであれば、他の形
状からなるものであっても良く、また、前記切り欠き
は、特に、形成されていなくても良い。

【００４８】続いて、板部材８の多数のセラミック基板
２の素子搭載面２ａにおいて、それぞれの素子搭載面２
ａに同一側の外周端部２ｆから基板内方２ｇに向けて第
１薄膜引出し電極４ａを形成する。

【００４９】この時、多数の第１薄膜引出し電極４ａを
銀−パラジウムなどのペースト１０ｃ（図４参照）を用
いてスクリーン印刷によって形成し、続いて、これを炉
体に通して乾燥・焼成などの熱処理を行う。

【００５０】なお、スクリーン印刷は、図４に示すよう
に、箆であるスキージ１０ａによって銀−パラジウムな
どのぺースト１０ｃをスクリーン１０ｂを介して転写塗
布するものである。

【００５１】ここで、スクリーン１０ｂは、例えば、メ
ッシュ状のステンレス鋼などによって形成され、スクリ
ーン枠１０ｄによって保持されている。

【００５２】さらに、スクリーン１０ｂには、乳剤７が
塗布されており、乳剤７が塗布された箇所はぺースト１
０ｃが通過せず、乳剤７が塗布されていない箇所だけぺ
ースト１０ｃが通過する。

【００５３】これにより、セラミック基板２に第１薄膜
引出し電極４ａの形成を行うことができる。

【００５４】続いて、図３に示すように、板部材８の基
板領域８ａに有した多数のセラミック基板２の非素子搭
載面２ｂにおいて、その所定箇所、ここでは、各々のセ
ラミック基板２の第１薄膜引出し電極４ａが形成された
方向とほぼ直角を成す方向の両側の端部２ｄ（図１参
照）に、薄膜外部端子６をスクリーン印刷によって形成
する。

【００５５】これにより、各々のセラミック基板２の非
素子搭載面２ｂの両側の端部２ｄにおいて、所定の１方
向（第１薄膜引出し電極４ａが形成された方向とほぼ直
角を成す方向）に、２つの薄膜外部端子６が形成された
ことになる。

【００５６】さらに、薄膜外部端子６を形成した後、前
記同様、炉体に通すことにより、薄膜外部端子６に乾燥
・焼成などの熱処理を行う。

【００５７】続いて、セラミック基板２に形成された第
１薄膜引出し電極４ａと半導体素子１の裏面電極１ａと
を電気的に接続させて所定数の半導体素子１をセラミッ
ク基板２の素子搭載面２ａにそれぞれ搭載する。

【００５８】なお、本実施の形態においては、半導体素
子１を搭載する際に、まず、セラミック基板２に形成し
た第１薄膜引出し電極４ａ上にはんだなどの金属ペース
トを印刷（塗布）し、素子搭載用の治具などを用いて、
図５に示すように所定数の半導体素子１をセラミック基
板２の素子搭載面２ａに載せる。

【００５９】その後、炉体に通して前記金属ペーストを
溶融し、第１薄膜引出し電極４ａと半導体素子１の裏面
電極１ａとを電気的に接続する。

【００６０】ここで、セラミック基板２に薄膜外部端子
６を形成する際の熱処理工程（乾燥と焼成）と、セラミ
ック基板２に第１薄膜引出し電極４ａを形成する際の熱
処理工程（乾燥と焼成）と、前記金属ペーストを溶融し
て半導体素子１と第１薄膜引出し電極４ａとを電気的に
接続する際の熱処理工程（乾燥と焼成）とを同時に行っ
てもよい。

【００６１】すなわち、セラミック基板２に薄膜外部端
子６および第１薄膜引出し電極４ａを形成する際に炉体
に通して乾燥だけを行い、その後、前記金属ペーストを
印刷して半導体素子１を載せ、前記金属ペーストを溶融
させる際に炉体に通して乾燥・焼成を行うことにより、
薄膜外部端子６および第１薄膜引出し電極４ａの熱処理
と前記金属ペーストの溶融とを同時に行うことができ、
これにより、熱処理工程に費やす時間を短縮することが
できる。

【００６２】その後、図５に示すように、スクリーン印
刷などによって半導体素子１の周辺部３にガラス系の絶
縁材である第１絶縁部材１１を埋め込む。

【００６３】つまり、半導体素子１の周辺部３を完全に
第１絶縁部材１１で覆うとともに第１薄膜引出し電極４
ａも覆い、第１絶縁部材１１によって半導体素子１の封
止を行う。

【００６４】続いて、炉体に通すことにより、第１絶縁
部材１１の熱処理を行って第１絶縁部材１１を硬化させ
る。

【００６５】これにより、セラミック基板２の素子搭載
面２ａと第１絶縁部材１１の第１接合面１１ａとを接合
させてセラミック基板２上に第１絶縁部材１１を形成す
ることができ、その結果、第１絶縁部材１１によって半
導体素子１と第１薄膜引出し電極４ａとを保護すること
ができる。

【００６６】その後、第１絶縁部材１１の第２接合面１
１ｂを研磨して半導体素子１の表面電極１ｂを露出させ
る。

【００６７】すなわち、第１絶縁部材１１の第２接合面
１１ｂを機械研磨などによって研磨するとともに、半導
体素子１の表面電極１ｂを露出させる。

【００６８】続いて、半導体素子１の表面電極１ｂと第
２薄膜引出し電極４ｂとを電気的に接続させて第２接合
面１１ｂに第２薄膜引出し電極４ｂを形成する。

【００６９】つまり、スクリーン印刷などによって、図
１および図６に示すように、半導体素子１の表面電極１
ｂと電気的に接続させて第２接合面１１ｂに第２薄膜引
出し電極４ｂを形成する。

【００７０】なお、第２薄膜引出し電極４ｂについても
第１薄膜引出し電極４ａと同様に、例えば、銀−パラジ
ウムを用いるとともに、セラミック基板２の非素子搭載
面２ｂに形成した薄膜外部端子６とほぼ直角を成す方向
でかつ第１薄膜引出し電極４ａと相反する方向に形成す
る。つまり、第１薄膜引出し電極４ａと相反する方向の
外周部１１ｃに向けて形成することにより、第１薄膜引
出し電極４ａと第２薄膜引出し電極４ｂとは、お互いに
相反する方向の側面２ｃまたは側面５ｃに向けて配置さ
れている。

【００７１】その後、炉体に通して第２薄膜引出し電極
４ｂの熱処理（乾燥・焼成）を行う。

【００７２】さらに、スクリーン印刷などによって、第
１絶縁部材１１の第２接合面１１ｂに接合させかつ第２
薄膜引出し電極４ｂを覆ってガラス系の絶縁材である第
２絶縁部材５を形成する。

【００７３】続いて、炉体に通すことにより、第２絶縁
部材５の熱処理（乾燥・焼成）を行って第２絶縁部材５
を硬化させる。

【００７４】これにより、図１および図７に示すよう
に、第１絶縁部材１１の第２接合面１１ｂと第２絶縁部
材５の対向面５ａとを接合させるとともに、露出面５ｂ
を露出させて第１絶縁部材１１上に第２絶縁部材５を形
成することができ、その結果、第２絶縁部材５によって
第２薄膜引出し電極４ｂを保護することができる。

【００７５】その後、板部材８を各々の第１薄膜引出し
電極４ａが形成された外周端部２ｆ（図２（ａ）参照）
に沿って切断して、セラミック基板２の側面２ｃと、第
１絶縁部材１１の側面１１ｄと、第２絶縁部材５の側面
５ｃとをそれぞれ露出させる。

【００７６】つまり、図２（ａ）に示す板部材８の各々
のセラミック基板２において、第１薄膜引出し電極４ａ
と直角を成す方向の外周部２ｅ（図７に示す第２絶縁部
材５においては外周部５ｅ）だけ、第１絶縁部材１１お
よび第２絶縁部材５を含めてセラミック基板２ごとに切
断する。これを第１クラッキングと呼ぶ。

【００７７】前記第１クラッキングによって、セラミッ
ク基板２の側面２ｃと、第１絶縁部材１１の側面１１ｄ
と、第２絶縁部材５の側面５ｃとが露出する。

【００７８】この時、各々のセラミック基板２の外周部
２ｅに沿って分割装置などによって分割する。ただし、
外周部２ｅには多数の切り欠きであるＶ溝９が形成され
ているため、作業者が分割装置などを使用せずに容易に
切断することもできる。

【００７９】なお、この時点で、本実施の形態において
は、対向する２つの切断面に複数個の第１薄膜引出し電
極４ａおよび第２薄膜引出し電極４ｂの断面が露出し、
かつ複数のセラミック基板２が繋がったスティック状の
基板部材１３（図８参照）が形成される。

【００８０】その後、セラミック基板２の両側の側面２
ｃと、第１絶縁部材１１の両側の側面１１ｄと、第２絶
縁部材５の両側の側面５ｃおよび露出面５ｂの両側の端
部５ｄとに浸漬方法によって薄膜外部端子６を付着形成
する。

【００８１】なお、前記浸漬方法によって形成する薄膜
外部端子６についても、例えば、銀−パラジウムなどの
金属ペーストを用いる。

【００８２】続いて、炉体に通して薄膜外部端子６の熱
処理（乾燥・焼成）を行う。

【００８３】これにより、スティック状の基板部材１３
において、非素子搭載面２ｂおよび露出面５ｂの一方の
薄膜外部端子６と第１薄膜引出し電極４ａとを、また、
非素子搭載面２ｂおよび露出面５ｂの他方の薄膜外部端
子６と第２薄膜引出し電極４ｂとをそれぞれ電気的に接
続することができる。

【００８４】その後、複数のセラミック基板２（本実施
の形態においては４枚）が繋がったスティック状の基板
部材１３において、第１薄膜引出し電極４ａまたは第２
薄膜引出し電極４ｂと平行な方向の外周部２ｅを切断す
る。これを第２クラッキングと呼ぶ。

【００８５】これにより、各々のセラミック基板２ごと
の切断が終了し、ダイオード単体の形状、つまり、図９
に示すダイオード（半導体集積回路装置）を形成でき
る。

【００８６】その後、切断された前記ダイオードに電気
めっき（バレルめっきとも呼ぶ）などのめっき処理を行
う。

【００８７】これは、銀−パラジウムからなる薄膜外部
端子６の各々の表面に、Ｎｉめっき、はんだめっきの順
序でめっき処理を行うものである。

【００８８】これによって、前記ダイオードをプリント
配線基板などの実装基板に実装した際に、前記ダイオー
ドと前記実装基板との接合度を向上させることができ
る。

【００８９】また、Ｎｉめっきを行うことによって、は
んだの食われ現象を防止することができる。

【００９０】その後、前記ダイオードの特性検査を行
い、良品、不良品の選別を行う。

【００９１】さらに、良品の前記ダイオードをテーピン
グし、梱包を行って出荷する。

【００９２】なお、本実施の形態によるダイオードは、
前記第１クラッキングが終了した時点で、複数のスティ
ック状の基板部材１３のそれぞれが側面２ｃ、側面５ｃ
および側面１１ｄからなる２つ（１つの場合もある）の
切断面を有し、かつ各々の非素子搭載面２ｂおよび露出
面５ｂが四辺形のものであり、さらに、対向する２つの
前記切断面に第１薄膜引出し電極４ａと第２薄膜引出し
電極４ｂの断面が露出しているものである。

【００９３】また、前記ダイオードについては、セラミ
ック基板２の非素子搭載面２ｂおよび第２絶縁部材５の
露出面５ｂの両者に薄膜外部端子６を形成する場合を説
明した。

【００９４】これは、薄膜外部端子６を非素子搭載面２
ｂと露出面５ｂとの両面に形成することにより、前記ダ
イオードをプリント配線基板などの実装基板に搭載する
際の作業性を向上させるためのものである。

【００９５】つまり、薄膜外部端子６が非素子搭載面２
ｂと露出面５ｂとの両面に形成されていれば、前記ダイ
オードを搭載する際に、前記ダイオードの表裏面（非素
子搭載面２ｂと露出面５ｂのこと）の何れを前記実装基
板側に向けて実装させてもよい。

【００９６】しかし、薄膜外部端子６は、必ずしも非素
子搭載面２ｂと露出面５ｂとの両面に形成する必要はな
く、何れかの面に形成されていればよい。

【００９７】本実施の形態のダイオード（半導体集積回
路装置）およびその製造方法によれば、以下のような作
用効果が得られる。

【００９８】半導体素子１の表面電極１ｂと薄膜引出し
電極である第２薄膜引出し電極４ｂとをワイヤボンディ
ング用の金属ワイヤを用いずに接続し（ワイヤボンディ
ングを行わないで接続する）、かつ半導体素子１の周辺
部３に第１絶縁部材１１を埋め込むため、前記金属ワイ
ヤを使用しないことと半導体素子１の周辺部３が第１絶
縁部材１１によって完全に覆われることとにより、前記
金属ワイヤによって形成されるアーチ高さを取り除くこ
とができるとともに、半導体素子１の周辺部３に入り込
んだ異物を動けなくすることができる。

【００９９】これにより、ダイオード（半導体集積回路
装置）の厚さ（高さ）を薄くすることができ、かつ異物
によるショート（短絡）を防止することができる。

【０１００】その結果、前記ダイオードの外観の大きさ
を小さくすることができ、その薄形化および小形化を図
ることができるとともに、半導体素子１の損傷を低減で
きる。

【０１０１】また、半導体素子１の周辺部３に第１絶縁
部材１１を埋め込むため、半導体素子１の周辺部３に新
たに異物が混入することを防止できる。

【０１０２】さらに、所定数のセラミック基板２に対応
した基板領域８ａを有する板部材８において第１薄膜引
出し電極４ａと第２薄膜引出し電極４ｂと薄膜外部端子
６とをスクリーン印刷によって形成し、かつ板部材８を
切断して個々のセラミック基板２を形成することによ
り、前記ダイオードをバッチ処理によって製造すること
ができる。

【０１０３】これにより、同時に多数のダイオードを製
造することが可能になり、その結果、ダイオードの製造
性を向上させることができる。

【０１０４】また、第１薄膜引出し電極４ａが設けられ
た素子搭載面２ａに第１絶縁部材１１を形成し、かつ、
第２薄膜引出し電極４ｂが設けられた第１絶縁部材１１
の第２接合面１１ｂに第２絶縁部材５を形成することに
より、第１薄膜引出し電極４ａを第１絶縁部材１１によ
って、また、第２薄膜引出し電極４ｂを第２絶縁部材５
によって覆うことができ、その結果、第１薄膜引出し電
極４ａと第２薄膜引出し電極４ｂとを保護することがで
きる。

【０１０５】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記発明の実施の形態に限定されるものではなく、その
要旨を逸脱しない範囲で種々変更可能であることは言う
までもない。

【０１０６】例えば、前記実施の形態による半導体集積
回路装置（ダイオード）においては、半導体素子１をガ
ラス系の絶縁材である第１絶縁部材１１によって覆った
後に、その第２接合面１１ｂを研磨して半導体素子１の
表面電極１ｂを露出させ、表面電極１ｂと第２薄膜引出
し電極４ｂとを電気的に接続するもであったが、前記ダ
イオードは、図１０に示す他の実施の形態のダイオード
のように、第２接合面１１ｂを研磨しないものであって
もよい。

【０１０７】ここで、図１０に示す前記ダイオードは、
貫通孔１２ａを有した素子収容基板１２がセラミック基
板２（素子搭載基板）の素子搭載面２ａに接合されると
ともに、ガラス系の絶縁材などからなる第１絶縁部材１
１が貫通孔１２ａにおいて、貫通孔１２ａに収容された
半導体素子１の裏面電極１ａを露出させて半導体素子１
の周辺部３に埋め込まれ、第１絶縁部材１１の第２接合
面１１ｂおよび素子収容基板１２の接合面１２ｂに形成
された第２薄膜引出し電極４ｂ（薄膜引出し電極）と半
導体素子１の裏面電極１ａとが電気的に接続されている
ものである。

【０１０８】すなわち、図１０に示すダイオードは、下
層のセラミック基板２と中間層の素子収容基板１２と上
層の第２絶縁部材５とからなる３層構造のものであり、
素子収容基板１２の貫通孔１２ａに、半導体素子１がそ
の表面電極１ｂを下側に向けて収容されている。

【０１０９】したがって、セラミック基板２の素子搭載
面２ａに形成された第１薄膜引出し電極４ａと半導体素
子１の表面電極１ｂとが電気的に接続されている。

【０１１０】さらに、素子収容基板１２の貫通孔１２ａ
内において、第１絶縁部材１１が裏面電極１ａを露出さ
せた状態で半導体素子１の周辺部３に埋め込まれてい
る。

【０１１１】また、セラミック基板２の非素子搭載面２
ｂと、第２絶縁部材５の露出面５ｂと、セラミック基板
２の両側の側面２ｃと、素子収容基板１２の両側の側面
１２ｃと、第２絶縁部材５の両側の側面５ｃとに２つの
薄膜外部端子６が形成されている。

【０１１２】なお、素子収容基板１２は、セラミック基
板２と同様にセラミックなどによって形成され、そのほ
ぼ中央付近に半導体素子１を収容する貫通孔１２ａを有
している。

【０１１３】ここで、半導体素子１の裏面電極１ａは比
較的平らでかつ広い面積を有しているため、図１０に示
すダイオードにおいては、第１絶縁部材１１の第２接合
面１１ｂを研磨しなくてよい。

【０１１４】ただし、図１０に示すダイオードにおい
て、表面電極１ｂを上方にして半導体素子１を収容した
場合には、第２接合面１１ｂを研磨して表面電極１ｂを
露出させなければならない。

【０１１５】さらに、図１０に示すダイオードを製造す
る場合、予め、セラミック基板２の素子搭載面２ａに第
１薄膜引出し電極４ａが形成されかつ貫通孔１２ａを有
する素子収容基板１２が素子搭載面２ａに接合された基
板接合部材を準備し、この状態から図１０に示すダイオ
ードを製造してもよく、あるいは、図１に示す前記実施
の形態のダイオードのように単体のセラミック基板２
（図２（ａ）に示す板部材８の場合も含む）を準備し、
この状態から図１０に示すダイオードを製造してもよ
い。

【０１１６】なお、図１０に示すダイオードにおいて
も、図１に示すダイオードと同様の作用効果が得られ
る。

【０１１７】また、前記実施の形態においては、セラミ
ック基板２を板部材８から切断して形成する場合につい
て説明したが、セラミック基板２は、予め、１つのダイ
オード（半導体集積回路装置）に対応した所定の大きさ
に形成されたものであってもよい。

【０１１８】この場合、予め、１つのダイオードに対応
した所定の大きさのセラミック基板２を準備し、その
後、前記実施の形態で説明したダイオードの製造方法と
同様の製造方法を用いることにより、前記実施の形態に
おいて説明したダイオードと同様のものを製造すること
ができる。

【０１１９】ここで、前記製造方法においては、第１ク
ラッキングおよび第２クラッキングを省略可能であるこ
とは言うまでもない。

【０１２０】また、前記実施の形態においては、素子搭
載基板がセラミック基板２の場合について説明したが、
前記素子搭載基板は耐熱性を有するものであれば、エポ
キシ系の樹脂などによって形成されたプリント基板など
であってもよい。

【０１２１】さらに、前記実施の形態および前記他の実
施の形態においては、半導体集積回路装置が２極の（２
つの薄膜外部端子を有した）ダイオードの場合について
説明したが、前記半導体集積回路装置はコンデンサなど
であってもよく、さらに、３極のトランジスタ、あるい
は、４極以上の多数の薄膜外部端子を備えた他の半導体
集積回路装置であってもよい。

【０１２２】

【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。

【０１２３】（１）．半導体素子の表裏面電極と薄膜引
出し電極とを金属ワイヤを用いずに接続し、かつ半導体
素子の周辺部に第１絶縁部材を埋め込むため、金属ワイ
ヤを使用しないことと半導体素子の周辺部が第１絶縁部
材によって完全に覆われることとにより、半導体集積回
路装置の厚さを薄くすることができ、かつ異物によるシ
ョートを防止することができる。その結果、半導体集積
回路装置の薄形化および小形化を図ることができるとと
もに、半導体素子の損傷を低減できる。

【０１２４】（２）．半導体素子の周辺部に第１絶縁部
材を埋め込むため、半導体素子の周辺部に新たに異物が
混入することを防止できる。

【０１２５】（３）．所定数の素子搭載基板に対応した
基板領域を有する板部材において薄膜引出し電極と薄膜
外部端子とをスクリーン印刷によって形成し、かつ前記
板部材を切断して個々の素子搭載基板を形成することに
より、半導体集積回路装置をバッチ処理によって製造す
ることができる。これにより、同時に多数の半導体集積
回路装置を製造することが可能になり、その結果、半導
体集積回路装置の製造性を向上させることができる。

【０１２６】（４）．薄膜引出し電極が設けられた素子
搭載面に第１絶縁部材を形成し、かつ、薄膜引出し電極
が設けられた第１絶縁部材の第２接合面に第２絶縁部材
を形成することにより、各々の薄膜引出し電極を第１ま
たは第２絶縁部材によって覆うことができ、その結果、
薄膜引出し電極を保護することができる。

【図面の簡単な説明】

【図１】本発明による半導体集積回路装置の構造の実施
の形態の一例を示す断面図である。

【図２】（ａ),（ｂ）は本発明の半導体集積回路装置の
製造方法における板部材の構造の実施の形態の一例を示
す図であり、（ａ）はその斜視図、（ｂ）は板部材にお
ける切り欠きの部分拡大断面図である。

【図３】本発明の半導体集積回路装置の製造方法におけ
る板部材の構造の実施の形態の一例を示す斜視図であ
る。

【図４】本発明の半導体集積回路装置の製造方法におけ
るスクリーン印刷の実施の形態の一例を示す概要図であ
る。

【図５】本発明の半導体集積回路装置の製造方法におけ
る第１絶縁部材の構造の実施の形態の一例を示す斜視図
である。

【図６】本発明の半導体集積回路装置の製造方法におけ
る第１絶縁部材の構造の実施の形態の一例を示す斜視図
である。

【図７】本発明の半導体集積回路装置の製造方法におけ
る第２絶縁部材の構造の実施の形態の一例を示す斜視図
である。

【図８】本発明の半導体集積回路装置の製造方法におけ
るスティック状の基板部材の構造の実施の形態の一例を
示す斜視図である。

【図９】本発明による半導体集積回路装置の構造の実施
の形態の一例を示す斜視図である。

【図１０】本発明の他の実施の形態である半導体集積回
路装置の構造の一例を示す断面図である。

【符号の説明】

１ 半導体素子 １ａ 裏面電極 １ｂ 表面電極 ２ セラミック基板（素子搭載基板） ２ａ 素子搭載面 ２ｂ 非素子搭載面 ２ｃ 側面 ２ｄ 端部 ２ｅ 外周部 ２ｆ 外周端部 ２ｇ 基板内方 ３ 周辺部 ４ａ 第１薄膜引出し電極（薄膜引出し電極） ４ｂ 第２薄膜引出し電極（薄膜引出し電極） ５ 第２絶縁部材 ５ａ 対向面 ５ｂ 露出面 ５ｃ 側面 ５ｄ 端部 ５ｅ 外周部 ６ 薄膜外部端子 ７ 乳剤 ８ 板部材 ８ａ 基板領域 ９ Ｖ溝 １０ａ スキージ １０ｂ スクリーン １０ｃ ぺースト １０ｄ スクリーン枠 １１ 第１絶縁部材 １１ａ 第１接合面 １１ｂ 第２接合面 １１ｃ 外周部 １１ｄ 側面 １２ 素子収容基板 １２ａ 貫通孔 １２ｂ 接合面 １２ｃ 側面 １３ スティック状の基板部材

フロントページの続き (72)発明者 山田 耕平 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業部内

Claims (9)

【特許請求の範囲】
1. 【請求項１】 半導体素子を搭載してなる半導体集積回
   路装置であって、 前記半導体素子を搭載する素子搭載面およびこれの反対
   側の非素子搭載面を備えた素子搭載基板と、 前記素子搭載基板の素子搭載面と接合する第１接合面お
   よびこれの反対側の第２接合面を備え、かつ前記半導体
   素子の周辺部に埋め込まれた第１絶縁部材と、 前記素子搭載基板の非素子搭載面と反対側の露出面を備
   えた第２絶縁部材と、 前記素子搭載基板の素子搭載面と前記第１絶縁部材の第
   ２接合面とにおいてそれぞれに相反する方向に形成さ
   れ、かつ前記半導体素子の表裏面電極とそれぞれ別々に
   電気的に接続する少なくとも２つの薄膜引出し電極と、 前記薄膜引出し電極と電気的に接続し、かつ非素子搭載
   面または前記露出面のうちの少なくとも何れか一方の面
   に形成された薄膜外部端子とを有することを特徴とする
   半導体集積回路装置。
2. 【請求項２】 請求項１記載の半導体集積回路装置であ
   って、前記第１絶縁部材の第２接合面が前記半導体素子
   の周辺部に埋め込まれた後の研磨によって形成され、か
   つ前記研磨によって露出された前記半導体素子の表面電
   極と前記第２接合面に形成された薄膜引出し電極とが電
   気的に接続されていることを特徴とする半導体集積回路
   装置。
3. 【請求項３】 請求項１記載の半導体集積回路装置であ
   って、貫通孔を有した素子収容基板が前記素子搭載基板
   の素子搭載面に接合されるとともに、前記第１絶縁部材
   が前記貫通孔においてこれに収容された前記半導体素子
   の裏面電極を露出させて前記半導体素子の周辺部に埋め
   込まれ、前記第１絶縁部材の第２接合面および前記素子
   収容基板の接合面に形成された薄膜引出し電極と前記半
   導体素子の裏面電極とが電気的に接続されていることを
   特徴とする半導体集積回路装置。
4. 【請求項４】 請求項１，２または３記載の半導体集積
   回路装置であって、２つの前記薄膜外部端子が前記素子
   搭載基板の非素子搭載面または前記第２絶縁部材の露出
   面のうちの少なくとも何れか一方の面に形成されている
   ダイオードであることを特徴とする半導体集積回路装
   置。
5. 【請求項５】 請求項１，２，３または４記載の半導体
   集積回路装置の製造方法であって、 前記素子搭載基板の素子搭載面に前記薄膜引出し電極を
   形成する工程、 前記素子搭載基板の非素子搭載面に前記薄膜外部端子を
   形成する工程、 前記半導体素子の表裏面電極のうちの何れか一方と前記
   薄膜引出し電極とを電気的に接続させて前記半導体素子
   を前記素子搭載面に搭載する工程、 前記半導体素子の周辺部に前記第１絶縁部材を埋め込む
   工程、 前記半導体素子の表裏面電極のうちの何れか他方と前記
   薄膜引出し電極とを電気的に接続させて前記薄膜引出し
   電極を前記第１絶縁部材の前記第２接合面に形成する工
   程、 前記第２絶縁部材の露出面を露出させて前記第２絶縁部
   材を前記第１絶縁部材の前記第２接合面に接合する工
   程、 前記素子搭載基板の非素子搭載面に形成した前記薄膜外
   部端子と相反する方向に形成された少なくとも２つの前
   記薄膜引出し電極とをそれぞれに電気的に接続する工程
   を含むことを特徴とする半導体集積回路装置の製造方
   法。
6. 【請求項６】 請求項１，２，３，４または５記載の半
   導体集積回路装置の製造方法であって、前記第１絶縁部
   材を前記半導体素子の周辺部に埋め込んだ後、前記第２
   接合面を研磨して前記半導体素子の表面電極を露出さ
   せ、露出した前記半導体素子の表面電極と前記薄膜引出
   し電極とを電気的に接続させて前記第２接合面に前記薄
   膜引出し電極を形成することを特徴とする半導体集積回
   路装置の製造方法。
7. 【請求項７】 請求項１，２，３，４，５または６記載
   の半導体集積回路装置の製造方法であって、 所定数の前記素子搭載基板に対応した基板領域を有する
   板部材を準備する工程、 前記板部材の素子搭載基板の素子搭載面において、各々
   の前記素子搭載面に同一側の外周端部から基板内方に向
   けて前記薄膜引出し電極を形成する工程、 前記素子搭載基板の非素子搭載面の所定箇所に薄膜外部
   端子を形成する工程、 前記素子搭載基板の薄膜引出し電極と前記半導体素子の
   裏面電極とを電気的に接続させて前記半導体素子を前記
   素子搭載基板に搭載する工程、 前記半導体素子の周辺部に前記第１絶縁部材を埋め込む
   工程、 前記第１絶縁部材の第２接合面を研磨して前記半導体素
   子の表面電極を露出させる工程、 前記半導体素子の表面電極と前記薄膜引出し電極とを電
   気的に接続させて前記第２接合面に前記薄膜引出し電極
   を形成する工程、 前記第２絶縁部材を前記第１絶縁部材に接合させて形成
   する工程、 前記板部材を各々の薄膜引出し電極が形成された外周端
   部に沿って切断して前記素子搭載基板の側面を露出させ
   る工程、 少なくとも前記素子搭載基板の側面に薄膜外部端子を形
   成して、前記薄膜引出し電極と前記薄膜外部端子とを電
   気的に接続する工程を含むことを特徴とする半導体集積
   回路装置の製造方法。
8. 【請求項８】 請求項１，２，３，４，５，６または７
   記載の半導体集積回路装置の製造方法であって、少なく
   とも２つの前記薄膜引出し電極と前記素子搭載基板の非
   素子搭載面に形成する前記薄膜外部端子とをスクリーン
   印刷によって形成することを特徴とする半導体集積回路
   装置の製造方法。
9. 【請求項９】 請求項１，２，３，４，５，６，７また
   は８記載の半導体集積回路装置の製造方法であって、ダ
   イオードとして２つの薄膜外部端子を前記素子搭載基板
   の非素子搭載面または前記第２絶縁部材の露出面のうち
   の少なくとも何れか一方の面に形成することを特徴とす
   る半導体集積回路装置の製造方法。