[go: up one dir, main page]

JPH0650864B2 - ローカルエリアネツトワーク - Google Patents

ローカルエリアネツトワーク

Info

Publication number
JPH0650864B2
JPH0650864B2 JP61042021A JP4202186A JPH0650864B2 JP H0650864 B2 JPH0650864 B2 JP H0650864B2 JP 61042021 A JP61042021 A JP 61042021A JP 4202186 A JP4202186 A JP 4202186A JP H0650864 B2 JPH0650864 B2 JP H0650864B2
Authority
JP
Japan
Prior art keywords
bus
data
local area
area network
interface module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61042021A
Other languages
English (en)
Other versions
JPS61212138A (ja
Inventor
ホスイヌス・フアン・アツセルト
Original Assignee
ホランドセ シグナールアパラーテン ベスローテン フェンノートシャップ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ホランドセ シグナールアパラーテン ベスローテン フェンノートシャップ filed Critical ホランドセ シグナールアパラーテン ベスローテン フェンノートシャップ
Publication of JPS61212138A publication Critical patent/JPS61212138A/ja
Publication of JPH0650864B2 publication Critical patent/JPH0650864B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H04L12/40032—Details regarding a bus interface enhancer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/407—Bus networks with decentralised control
    • H04L12/413—Bus networks with decentralised control with random access, e.g. carrier-sense multiple-access with collision detection [CSMA-CD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Small-Scale Networks (AREA)
  • Information Transfer Systems (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Bipolar Transistors (AREA)
  • Devices For Medical Bathing And Washing (AREA)

Description

【発明の詳細な説明】 本発明は、多重バスシステムにおいて作動し、かつ多重
バスシステム及びデータ処理／発生サブシステム間に接
続した複数のインタフェースモジュールを有するローカ
ルエリアネットワークに関する。
かかるネットワークはエッチ・ダブリュ・ローソン（H.
W.Lawson）、エッチ・バーント(H.Berndt)、ジー・ハー
マンソン(G.Hermanson)（編）“ラージスケールインテ
グレーション（Large Scale Inte-gration ”，ユーロ
ミクロ(EUROMICRO)1978，ノース・ホランド・パブリッ
シング・カンパニー(North-Holland Publishing Compan
y)第82〜92頁におけるシー・エッチ・スタイグナー(Ch.
Steigner)及びケー・ワルドシュミット(K.Waldschmidt)
著“エー・エス・エス・シー・オー・ア・ソリューシ
ョン・ツー・ミューチャル・エクスクルージョン・アン
ド・デッドロック・シチュエーションズ・イン・ア・マ
ルチプロセッサ・システム（ASSCO-A Solution to Mutu
al Exclusion and Deadlock Situations in a Multipro
cessor System”なる刊行物から既知である。この刊行
物の第１図にはマルチプロセッサシステムが記載されて
おり、このマルクプロセッサシステムでは多重バスシス
テム及びリンクサブシステム（又はプロセッサモジュー
ル）間に接続するインタフェースモジュールは個別バス
ラインの一つを選択するためコオーディネーションシス
テムによって制御されるバススイッチで構成されてい
る。このように構成されたローカルエリアネットワーク
は各インタフェースモジュールに対し毎回１個のバスス
イッチしか付勢できず、各プロセッサモジュール及び多
重バスシステム間に単一のデータフローしか可能ならし
めることができないという欠点を有する。かかる態様に
おいては多重バスからデータ受信中にはいかなるデータ
も多重バスシステムへ全く供給することができず、これ
により特に、プロセッサ・モジュール・メモリへと新た
なデータの長期間の及び／又は頻繁は書込みが難しくな
る。
本発明の目的は、冒頭に述べた形式のローカルエリアネ
ットワークであって、上記欠点を除去したものを提供す
るにある。
かかる目的を達成するため本発明のローカルエリアネッ
トワークは、各インタフェースモジュールに、局部的に
制御される緩衝記憶手段を含みかつ多重バスシステムの
個別のラインに接続される数個の自律作動バスアダプタ
と、該インタフェースモジュールの緩衝記憶手段に接続
されかつ該インタフェースモジュールに接続すべきデー
タ発生／処理サブシステムに対するホストインタフェー
スユニットに接続されるローカル分配回路とを設けたこ
とを特徴とする。
かかるローカルエリアネットワークによれば、多重バス
システムのラインの一つからインタフェースモジュール
のバスアダプタへのデータ転送中に、同じインタフェー
スモジュールの他のバスアダプタを介して多重バスシス
テムの残りのラインへのデータを転送することが可能に
なる。
以下図面につき本発明の実施例を説明する。
第１図のローカルエリアネットワークにおいて多重バス
システムを参照数字１で示す。ここで多重バスシステム
は複数のサブシステムに沿ってデータを並列転送できる
バスラインの集合体を意味する。しかしこれらのバスラ
インは個別に配設することもできる。例えば、船舶にお
いて船首及び船尾間直線の方向に配設された三重バスシ
ステムではバスラインを各側壁に沿ってかつ中央を介し
て配設することができ、従って、本発明の一次的効果、
即ち、多重バスシステムに接続されたサブシステムの高
速アクセスが容易になること、及び第１の二次的効果、
即ち通信ネットワークが純粋に機能的に冗長であること
の他、別の二次的効果、即ちネットワークの冗長構成が
得られる。
個別のバスラインは種々の形式のもの（単向時計方向ケ
ーブル、電話線対、同軸ケーブ、３軸ケーブル、光ファ
イバケーブル等）とすることができる。
第１図では多重バスシステムはインタフェースモジュー
ル5A〜5Zの接続を可能ならしめる３個のバスライン２，
３及び４を具える。各インタフェースモジュール5I（但
しＩ＝Ａ，…，Ｚ）は１個又は数個のバスライン、即ち
２，３及び４に接続して多重バスシステム１と、インタ
フェースモジュール5Iに結合したサブシステム6Iとの間
のデータ転送を可能ならしめる。しかし冗長性を得るた
めかかるインタフェースモジュールは、データの円滑な
転送に必要と見做される個数より多い個数のバスライン
に接続するのが得策である。
多重バスシステムを介してデータを転送するためインタ
フェースモジュール5Iはこの多重バスシステムに対する
各接続につき１個のバスアダプタ10（又は11，12）を有
している。従って第１図におけるローカルエリアネット
ワークの実施例ではインタフェースモジュール5A,5(Z-
1) 及び5Zの各々を２個のバスタップ７及び８（又は
９）を介して多重バスシステム１の３バスライン中の２
バスラインに接続し、かつ残りのインタフェースモジュ
ール5B及び5Cをバスタップ７，８及び９を介してすべて
のバスラインに接続する。従ってインタフェースモジュ
ール5A,5(Z-1) 及び5Zには２個のバスアダプタ10及び11
（又は12）を設け、他の各インタフェースモジュール5B
及び5Cには３個のバスアダプタ10，11及び12を設ける。
サブシステム6Iによって発生したメッセージを多重バス
システムへ供給するためには使用可能なバスアダプタ1
0，11(12)において分配し、かつ多重バスシステム１の
バスアダプタ10，11，(12)によって受信されたメッセー
ジを転送するためには、各インタフェースモジュール5I
にローカル分配回路13を設けることが必要となる。かか
る分配回路13は、例えば、ローカルバスライン14と、制
御ユニットとして作動する分配ユニット15と、ホストイ
ンタフェースユニット16とを具え、分配ユニット15はバ
スライン14に接続するようにすることができる。かかる
場合にはサブシステムへの及びサブシステムからのデー
タトラヒックはホストインタフェースユニット16を介し
て進行する。インタフェースモジュール内のデータ転送
は転送の優先度及び／又は範囲に基づいて行うと好適で
ある。分配ユニット15からプログラムされた後、完全自
律作動のできるバスアダプタ10，11及び12が供給された
データを内部的に処理する。
メッセージの送信及び受信に当たりサブシステムが多重
バスシステムのプロトコルに従う場合には、サブシステ
ムをプロトコルコンバータ17を介することなくインタフ
ェースモジュールのホストインタフェースユニット16に
接続できる。第１図ではこれはサブシステム6(Z-1)及び
6Zに適用できる。インタフェースモジュール5(Z-1)及び
5Zに分配ユニット15が存在するのでサブシステム6(Z-1)
及び6Zは、分配ユニット15の監視のもとにメッセージの
送信及び受信を行うため個別のバッファメモリを有す
る。サブシステム6(Z-1)及び6Zが分配ユニットのタスク
を遂行するのに好適である場合には、インタフェースモ
ジュール5(Z-1)及び5Zにおける分配ユニット15及びホス
トインタフェースユニット16を省略できる。サブシステ
ムには他のメッセージ源からもメッセージを供給できる
から、かかるサブシステムのプロトコルは多重バスシス
テム１のプロトコルとは相違させることができるように
することを考慮する必要があり、従ってかかる場合には
プロトコルコンバータ17が重要になる。例えば、サブシ
ステムがアナログデータしか発生及び受信できないよう
にすることもできる。またサブシステムによって受信及
び発生するデータはディジタルであるが、サブシステム
によって取扱われるメッセージフォーマットが多重バス
システム１のメッセージフォーマットとは相違するとい
うようにすることもできる。必要なプロトコルコンバー
タ17は一般に既知と考えることができ、一例として図示
の如く、プロセッサ18と、ホストメモリ19と、入出力イ
ンタフェース20とを具え、これらのすべてをホストバス
ライン21に接続して構成できる。サブシステムの多重バ
スシステム１への接続はホストインタフェースユニット
16をホストバスライン21に結合しかつサブシステムを入
出力インタフェースユニット20に結合することにより実
現される。プロトコルコンバータ17内での全データトラ
ヒックはホストプロセッサ18によって制御する。所要に
応じ、サブシステムから受信したか又はサブシステムに
供給されるデータに必要なアナログ・ディジタル又はデ
ィジタル・アナログ変換は入出力インタフェースユニッ
ト20において行う。
ホストプロセッサ18はサブシステムから供給されたデー
タをメモリ19に一時記憶するため所望のフォーマットに
整える。分配ユニット15は、メモリ19に記憶したデータ
を要求した後これらデータをバスアダプタの一つに転送
する。これを受信したバスアダプタはこれらのデータを
更に多重バスシステム１へ転送する。これと逆方向のデ
ータ処理は多重バスシステムから受信したメッセージを
バスアダプタにより変換して、接続されたサブシステム
へ供給することにより行われる。
インタフェースモジュール5Iの特に好適な例を第２図に
示す。第２図に示した如く多重バスシステム１は３個の
バスライン２，３及び４から成り、一方、インタフェー
スモジュールには３個のバスアダプタ10，11及び12を設
け、これらのバスアダプタを多重バスシステム１に接続
するのに必要なバスタップ７，８及び９を設ける。デー
タリンク及び物理的構成に関連して多重バスシステムに
対するプロトコルは種々の方法において実現できるが、
米国特許第4,063,220 号明細書から既知の如く、IEEE-8
02.3仕様によるいわゆるCSMA/CD プロトコルを仕様する
と好適であり、かかる場合バスアダプタ10，11及び12並
びにバスライン２，３及び４間のメッセージのトラヒッ
クはCSMA/CD 方式に基づく。
各バスアダプタ10，11及び12は送信チャンネル22及び受
信チャンネル23を具え、送信チャンネル22には直列接続
出力バッファ24と、送信された信号の並直列変換を行う
論理回路25と、送信機26とを設け、同様に、受信チャン
ネル23には直列接続受信機27と、受信した信号の直並列
変換用の論理回路28と、入力バッファ29とを設ける。更
に各バスアダプタには衝突検出器（図示せず）を設け、
かかる検出器は前記米国特許第4,063,220 号につき周知
である。多重化回路30により入力及び出力バッファ29及
び24を内部バスライン31に接続し、かつ記憶装置32及び
関連する調停装置33にも接続する。記憶装置32はローカ
ルバスライン14及び多重バスシステム間のメッセージ伝
送速度の相違を補正できるようにするために送信及び受
信メッセージを記憶するバッファメモリとして作動す
る。要求に応じ、調停装置33はメッセージを書込むこと
ができる記憶装置32内の位置を示す。
既に述べたように、バスアダプタ及び関連するバスライ
ン２，３又は４の間のメッセージの転送の自律性は十分
である。このようにするため、バスアダプタにローカル
制御ユニット36を設け、このローカル制御ユニットは分
配ユニット15から供給された指令を実行し、かつフレー
ム伝送を制御する。またローカル制御ユニット36はバッ
ファ管理並びにフレーム及びアドレス識別の如きフレー
ム受信に関連するすべての動作を取扱う。記憶装置32か
ら多重化回路30を介して送信チャンネル22へのメッセー
ジを送信することが不可能な場合、このことを実行する
ための指令は後で再送信するためローカル制御ユニット
36に保持される。
上述したバスアダプタの具体例は、例えば、インテル社
の刊行物“ザ・コンプリート・ブイ・エル・エス・アイ
・ラン・ソリューション（The Coplete VLSI-LAN Solut
ion）”に記載されたデュアル・ポート・メモリ、ロー
カル通信コントローラ82586、及び82501 イーサネット
(Ethernet)直列インタフェースによって得られる。
インタフェースモジュールは更に、ローカルバスライン
14を具え、これには各バスアダプタの記憶装置32と、関
連する調停装置33と、分配ユニット15（プログラムを含
むマイクロプロセッサ34（例えばMC 68000）及びデータ
メモリ35の如き）と、サブシステムを接続するためのホ
ストインタフェースユニット16とをプロトコルコンバー
タ17を伴って又は伴うことなく接続する。
ローカルエリアネットワーク内での高度の標準化により
インタフェースモジュールは最大数のバフアダプタを存
在させ得るよう構成することができる。多重バスシステ
ムに包含する必要のないバスアダプタは、多重バスシス
テムから遮断された状態にしておくか、又は分配ユニッ
ト15によるプログラミング期間中データ転送につき不作
動状態に維持することが必要である。インタフェースモ
ジュール5A及び5(Z-1)のバスアダプタ11並びにインタフ
ェースモジュール5Zのバスアダプタ(12)はかかる能力又
は容量において作動すると見做すことができる。
本発明を３個のバスラインを有する多重バスシステムを
考察することによって説明したが、本発明はこの数に限
定されるものではなく、各インタフェースモジュールに
対し任意の数のバスライン及びバスアダプタを使用でき
る。
ここで述べたローカルエリアネットワークは異なる性質
のデータの転送に好適であるにも拘らず、別個のライン
を介してタイミング及び安定化データを伝送することを
推賞できる。しかし乍ら多重バスシステムを介してタイ
ミング及び安定化データを伝送することが必要である場
合には、通信網を以下に述べる如き態様において適合さ
せる必要がある。
第３図はシステム時間の発生及びこれに関連したデータ
の他のバスアダプタへの伝送に好適なバスアダプタの実
施例を示す。本例のバスアダプタは内部バスライン31に
接続したディジタルクロックユニット37を具える。記憶
装置32は分配ユニット15の指令で読出されかつディジタ
ルクロックユニット37のクロックデータと共に供給され
る時間フレーム含む。時間フレームは送信チャンネル22
を介して多重バスシステム１の接続されたバスラインへ
送信される。このデータが、バスライン上でのこのフレ
ームの送信に当たりバスライン上に他の情報が存在する
か又は時間フレームのガーブルが存在することに起因し
てこのバスラインを承認されない場合には、クロックユ
ニット37からの新たなデータと共に指令を再度実行する
必要がある。これは、分配ユニット15の各指令が制御ユ
ニット36に到来するので可能である。かかる場合には制
御ユニット36が、バスライン上の新たなクロックデータ
と共に時間フレームを得ようとする新たな試行を自律的
に行う。冗長性の点で、他のバスアダプタ（11及び／又
は12）にかかるクロック装置を設けることができる。分
配ユニット15により、時間データを多重バスシステムに
供給するバスアダプタが選択される。
他のバスアダプタがローカルエリアネットワークをクロ
ックユニット37に同期するため時間フレームを受信する
場合には、受信バスアダプタに設ける必要がある。
第４図の実施例に示す如く、本例のバスアダプタは、内
部バスライン31及びローカルバスライン14に接続した補
助クロックユニット38を具える。時間フレームを受信す
るとその時間値は記憶装置32の一定位置に格納され、一
方、制御ユニット36は時間フレームにおける特殊な“タ
イプ・フィールド（type field）”を介して付勢する。
従って制御ユニット36は補助クロックユニット38をして
ゼロから計数を行うことにより計数値を発生せしめ、こ
の計数値は時間フレームの受信以来経過した時間を示
す。
バスアダプタから時間データの要求があると分配ユニッ
ト15は記憶装置32に記録された時間値と、補助クロック
ユニット38に発生した計数値とを受信する。第４図に示
したアダプタによる時間フレームの送信及び分配ユニッ
ト15による時間データに対する要求は頻繁に起こるの
で、正しくない計数周波数を介する補助クロックユニッ
ト38の計数値における誤りは無視できる。要求された時
間データは接続されたサブシステムのクロックユニット
に対する時間同期のために使用される。
冗長性の理由のため同一のバスインタフェース回路の数
個のバスアダプタにクロックユニット３７を設けた場合
には同じく、時間フレームにつきインタフェースモジュ
ールにおける受信設備にも設ける必要があること勿論で
ある。かかる場合にはバスインタフェースモジュールの
他のバスアダプタにも補助クロックユニット38を設ける
必要がある。
多重バスシステムを介して同報方式で情報を伝送する場
合には、サブシステムによって使用される情報の作動周
波数が広範囲に変化するのを、極めて良好に可能とする
ことができる。これは、例えば、船舶上の安定化装置で
得られる測定値の場合である。かかる情報は各形式の情
報に対し一定記憶位置を有する記憶装置32に記憶され、
その際当該記憶位置では先に保持された情報が更新され
る。指令に応動して分配ユニット15は接続されたサブシ
スタムに対し任意の頻度において記憶装置32から最新の
安定化データを常時要求することができる。
【図面の簡単な説明】
第１図は対話形マルチプロセッサシステムに適用される
如く多重バスシステムにおいて作動する本発明のローカ
ルエリアネットワークの実施例を示すブロック図、 第２図は第１図のインタフェースモジュールの実施例を
示すブロック図、 第３及び４図は第２図のインタフェースモジュールのバ
スアダプタの実施例を示すブロック図である。 １……多重バスシステム ２，３，４……バスライン 5A,5B,5C〜5(Z-1),5Z ……インタフェースモジュール 6A,6B,6C〜6(Z-1),6Z ……サブシステム ７，８，９……バスタップ 10,11,12……バスアダプタ 13……ローカル分配回路 14……ローカルバスライン 15……分配ユニット 16……ホストインタフェースユニット 17……プロトコルコンバータ 18……プロセッサ 19……ホストメモリ 20……入出力インタフェースユニット 21……ホストバスライン 22……送信チャンネル 23……受信チャンネル 24……出力バッファ 25……論理回路、26……送信機 27……受信機、28……論理回路 29……入力バッファ、30……多重化回路 31……内部バスライン 32……記憶装置、33……調停装置 34……マイクロプロセッサ 35……データメモリ、36……ローカル制御ユニット 37……ディジタルクロックユニット 38……補助クロックユニット

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】多重バスシステムにおいて作動し、かつ多
    重バスシステム及びデータ処理／発生サブシステム間に
    接続した複数のインターフェースモジュールを有するロ
    ーカルエリアネットワークであって、各インターフェー
    スモジュールに、多重バスシステムの個別のラインに接
    続される複数の自律作動バスアダプタと、該バスアダプ
    タに接続されかつ該インターフェースモジュールに接続
    すべきサブシステムに対するホストインターフェースユ
    ニットに接続されるローカル分配ユニットとを設け、各
    バスアダプタは前記ローカル分配ユニットに接続された
    局部的に制御されるメモリ手段と、前記多重バスシステ
    ムの１ラインに結合されるとともに内部バスラインを経
    て緩衝記憶手段に結合される送信兼受信チャネルとを含
    むローカルエリアネットワークにおいて、前記バスアダ
    プタは前記内部バスラインを経て前記メモリ手段に結合
    されメモリ手段のデータと相俟って一時的に記憶されネ
    ットワークに供給し得るシステム時間値を補正する時間
    補正手段を具えることを特徴とするローカルエリアネッ
    トワーク。
  2. 【請求項２】前記インターフェースユニットは前記シス
    テム時間値に関するデータを伝送するに好適とし、前記
    時間補正手段は前記内部バスラインに接続されデータの
    伝送時にシステム時間値を供給するクロック回路を具え
    ることを特徴とする特許請求の範囲第１項に記載のロー
    カルエリアネットワーク。
  3. 【請求項３】前記インターフェースモジュールは前記シ
    ステム時間値に関するデータを受信するに好適とし、前
    記時間補正手段は前記内部バスラインに接続された補助
    クロックユニットと、データの受信時に経過する時間を
    システム時間値に加算するローカル分配ユニットとを具
    えることを特徴とする特許請求の範囲第１項または第２
    項に記載のローカルエリアネットワーク。
JP61042021A 1985-03-01 1986-02-28 ローカルエリアネツトワーク Expired - Lifetime JPH0650864B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8500571A NL8500571A (nl) 1985-03-01 1985-03-01 Locaal data-communicatienetwerk volgens het multiple-bus-systeem.
NL8500571 1985-03-01

Publications (2)

Publication Number Publication Date
JPS61212138A JPS61212138A (ja) 1986-09-20
JPH0650864B2 true JPH0650864B2 (ja) 1994-06-29

Family

ID=19845601

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61042021A Expired - Lifetime JPH0650864B2 (ja) 1985-03-01 1986-02-28 ローカルエリアネツトワーク

Country Status (8)

Country Link
US (1) US4805169A (ja)
EP (1) EP0193980B1 (ja)
JP (1) JPH0650864B2 (ja)
AU (1) AU581728B2 (ja)
CA (1) CA1242013A (ja)
DE (1) DE3683381D1 (ja)
NL (1) NL8500571A (ja)
NO (1) NO173259C (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0347644B1 (de) * 1988-06-13 1994-02-16 Siemens Aktiengesellschaft Modular strukturiertes digitales Kommunikationssystem
FR2639166B1 (fr) * 1988-11-14 1990-12-14 Cit Alcatel Systeme d'echange de messages en temps reel entre stations reliees par une liaison en boucle, notamment entre stations d'un central de telecommunications
US5245616A (en) * 1989-02-24 1993-09-14 Rosemount Inc. Technique for acknowledging packets
US5175727A (en) * 1990-04-16 1992-12-29 Maher John W Communication system network interconnecting a plurality of communication systems
JP2851124B2 (ja) * 1990-04-27 1999-01-27 古河電気工業株式会社 多重伝送方式
JPH07122864B2 (ja) * 1991-07-22 1995-12-25 インターナショナル・ビジネス・マシーンズ・コーポレイション データ処理システム、データ処理システムに使用するインターフエース回路及びデータ・プロセツサ間の通信方法
DE69233194T2 (de) * 1991-10-04 2004-06-09 Bay Networks, Inc., Bedford Verfahren und vorrichtung für simultane paketbus.
US5276799A (en) * 1991-10-29 1994-01-04 Xerox Corporation Expandable electronic subsystem for a printing machine
EP0588030A3 (en) * 1992-09-17 1995-01-25 Ibm Master microchannel device for conversion to switch architecture.
JPH06177892A (ja) * 1992-12-07 1994-06-24 Nec Corp ローカルエリアネットワーク
US5345447A (en) * 1993-02-05 1994-09-06 Bytex Corporation Switching hub which implements a virtual bus for interconnecting stations on a CSMA network
US5568525A (en) * 1993-08-19 1996-10-22 International Business Machines Corporation System and method for connection of multiple protocol terminals
JP3424968B2 (ja) * 1993-12-24 2003-07-07 三菱電機株式会社 計算機システム及びプロセッサチップ及び障害復旧方法
US5469438A (en) * 1994-01-28 1995-11-21 At&T Ipm Corp. Method of transmitting signals in an extendible local area network
KR970007251B1 (ko) * 1994-02-25 1997-05-07 한국전기통신공사 다중버스용 실시간 멧세지 전송장치 및 그 제어방법
JPH07334564A (ja) * 1994-06-03 1995-12-22 Symbios Logic Inc 微調整自在な接続アダプター生成自動化装置
US5781551A (en) * 1994-09-15 1998-07-14 Texas Instruments Incorporated Computer communications system with tree architecture and communications method
US5666488A (en) * 1994-11-22 1997-09-09 Lucent Technologies Inc. Port expansion network and method for lAN hubs
JPH08223195A (ja) * 1994-11-22 1996-08-30 At & T Corp ポート数の拡張が可能なローカル・エリア・ハブ・ネットワーク及びそのポート数拡張方法
US5621893A (en) * 1994-11-22 1997-04-15 Lucent Technologies Inc. System for expanding ports wherein segment switch selectively associates plurality of hubs coupled to first arbiter and plurality of hubs coupled to second arbiter
GB2296797B (en) * 1994-12-13 2000-02-16 Antech Information Systems Int An interface system
JP3560078B2 (ja) * 1995-02-06 2004-09-02 ソニー株式会社 電子機器制御装置、電子機器制御方法、および電子機器制御システム
US5761433A (en) * 1995-11-13 1998-06-02 Billings; Roger E. System for communicating data in a network using both a daisy chain link and separate broadcast links
US6115747A (en) * 1995-11-13 2000-09-05 Roger E. Billings Computer network interface that merges remote data received from other computers with local data before transmitting the merged data to a network
US6076117A (en) * 1995-11-13 2000-06-13 Billings; Roger E. Packet merging hub system for sequentially merging received data in a network hub into data packets before broadcasting to a plurality of destination computers
US5793981A (en) * 1995-11-13 1998-08-11 Billings; Roger E. System for communicating data in a network using both a daisy chain link and separate broadcast links
US6061730A (en) * 1995-11-13 2000-05-09 Billings; Roger E. Methods and apparatus for communicating data in computer networks with separate packet assembly and packet broadcast channels
WO2001097516A1 (en) * 2000-06-14 2001-12-20 Arrista Technologies Inc. Multimedia convergence and distribution system
JP4372626B2 (ja) * 2004-06-28 2009-11-25 ヤマハ発動機株式会社 情報通信装置及び情報通信方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52141532A (en) * 1976-04-29 1977-11-25 Ncr Co Interrbus communication system for multiple bus data processor
JPS5490946A (en) * 1977-10-12 1979-07-19 Dialog Syst Multiibus processor increasing execution speed using pipe line effect
JPS5629731A (en) * 1979-08-16 1981-03-25 Nec Corp Multiplex bus control system
JPS5843054A (ja) * 1981-09-07 1983-03-12 Hitachi Ltd マイクロコントロ−ラのマルチ制御方式

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4340775A (en) * 1980-10-29 1982-07-20 Siemens Corporation Apparatus and method for controlling a modular telecommunication system
US4536877A (en) * 1983-01-21 1985-08-20 E-Systems, Inc. Tack-on acknowledgment in computer networks
US4625307A (en) * 1984-12-13 1986-11-25 United Technologies Corporation Apparatus for interfacing between at least one channel and at least one bus

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52141532A (en) * 1976-04-29 1977-11-25 Ncr Co Interrbus communication system for multiple bus data processor
JPS5490946A (en) * 1977-10-12 1979-07-19 Dialog Syst Multiibus processor increasing execution speed using pipe line effect
JPS5629731A (en) * 1979-08-16 1981-03-25 Nec Corp Multiplex bus control system
JPS5843054A (ja) * 1981-09-07 1983-03-12 Hitachi Ltd マイクロコントロ−ラのマルチ制御方式

Also Published As

Publication number Publication date
NO173259B (no) 1993-08-09
NO173259C (no) 1993-11-17
AU5321386A (en) 1986-09-04
NL8500571A (nl) 1986-10-01
DE3683381D1 (de) 1992-02-27
JPS61212138A (ja) 1986-09-20
NO860697L (no) 1986-09-02
CA1242013A (en) 1988-09-13
EP0193980A1 (en) 1986-09-10
US4805169A (en) 1989-02-14
EP0193980B1 (en) 1992-01-15
AU581728B2 (en) 1989-03-02

Similar Documents

Publication Publication Date Title
JPH0650864B2 (ja) ローカルエリアネツトワーク
US4047159A (en) Data transmission systems
JP3158223B2 (ja) スイッチング・ネットワークとオリジネーティング・プロセッサ及びソース・プロセッサ間を接続する接続方法
US4744078A (en) Multiple path multiplexed host to network data communication system
EP0674276B1 (en) A computer system
US4736465A (en) Communications network
US4527270A (en) Communications network with stations that detect and automatically bypass faults
CA2170458C (en) Multi-cluster computer system
US4639910A (en) Apparatus for establishing communication paths
US4862158A (en) Extension arrangement and station connecting method for a ring communication system
EP0101609A2 (en) Data communication method
JPH0325103B2 (ja)
JPH022272A (ja) 処理素子間を接続する接続法及び交換ネツトワーク
EP0366866A2 (en) A packet switch protocol and apparatus as for a parallel processing machine
EP0287539A1 (en) Stored program controlled real time system including three substantially identical processors
EP0375946A3 (en) I/o system of a data processing system
JPS6115263A (ja) 処理装置間指令転送制御方式
US20060212619A1 (en) Data processing system
JPS6146550A (ja) バス間結合装置
JPS5992653A (ja) デ−タ伝送装置
JPS6086940A (ja) 光デ−タ伝送装置
JP3086245B2 (ja) 他系アクセス指定装置
JPH0923285A (ja) 多重伝送回線の制御装置
JPS60128553A (ja) デ−タ転送制御方式
JPS62279744A (ja) Ｐｃｍ信号用のインタ−フエイス装置