JPH06275615A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH06275615A JPH06275615A JP8813993A JP8813993A JPH06275615A JP H06275615 A JPH06275615 A JP H06275615A JP 8813993 A JP8813993 A JP 8813993A JP 8813993 A JP8813993 A JP 8813993A JP H06275615 A JPH06275615 A JP H06275615A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- interlayer insulating
- semiconductor device
- wiring layer
- metal pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 52
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000011229 interlayer Substances 0.000 claims abstract description 49
- 239000010410 layer Substances 0.000 claims abstract description 38
- 238000005498 polishing Methods 0.000 claims abstract description 35
- 229910052751 metal Inorganic materials 0.000 claims abstract description 33
- 239000002184 metal Substances 0.000 claims abstract description 33
- 239000000126 substance Substances 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims abstract description 11
- 239000003795 chemical substances by application Substances 0.000 claims abstract description 5
- 238000009413 insulation Methods 0.000 abstract 1
- -1 ammonium ions Chemical class 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910002651 NO3 Inorganic materials 0.000 description 1
- QAOWNCQODCNURD-UHFFFAOYSA-L Sulfate Chemical compound [O-]S([O-])(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-L 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 層間絶縁膜の最適な研磨終了時点を確実に検
出することのできる半導体装置の製造方法と、それによ
り得られる所望の平坦化形状をした層間絶縁膜を有する
半導体装置を提供する。 【構成】 半導体基板６上に下部配線層１を形成し、こ
の後、下部配線層１とは異質の金属により金属パターン
２を半導体基板１上に形成し、この後、半導体装置上に
層間絶縁膜３を形成し、この後、層間絶縁膜３に金属パ
ターン２が露出するまで化学的機械研磨を施し、この
後、層間絶縁膜３上に上部配線層４を形成する。更に、
化学的機械研磨を施す工程において、化学的機械研磨剤
中に、金属パターン２と反応して発色する薬品を添加す
ることが好ましい。
出することのできる半導体装置の製造方法と、それによ
り得られる所望の平坦化形状をした層間絶縁膜を有する
半導体装置を提供する。 【構成】 半導体基板６上に下部配線層１を形成し、こ
の後、下部配線層１とは異質の金属により金属パターン
２を半導体基板１上に形成し、この後、半導体装置上に
層間絶縁膜３を形成し、この後、層間絶縁膜３に金属パ
ターン２が露出するまで化学的機械研磨を施し、この
後、層間絶縁膜３上に上部配線層４を形成する。更に、
化学的機械研磨を施す工程において、化学的機械研磨剤
中に、金属パターン２と反応して発色する薬品を添加す
ることが好ましい。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置及びその製
造方法に関し、特にその下部配線層と上部配線層との間
の層間絶縁膜形成の方法と、それにより製造される半導
体装置に関する。
造方法に関し、特にその下部配線層と上部配線層との間
の層間絶縁膜形成の方法と、それにより製造される半導
体装置に関する。
【０００２】
【従来の技術】多層配線を有する半導体装置の製造方法
において層間絶縁膜の平坦化技術は重要な技術の一つで
あり、平坦化技術の一つとして化学的機械研磨法が行わ
れている。この化学的機械研磨を行うにあたり、下部配
線層露出まで研磨を行うと配線の腐食、断線等の損傷が
生じる恐れがある。そのため層間絶縁膜をある程度まで
研磨した時点で研磨を終了する必要があるが、従来は、
例えば特開平４−１５５９２７号公報に開示のように、
長年の経験に基づく研磨時間により研磨終了を決定して
いた。
において層間絶縁膜の平坦化技術は重要な技術の一つで
あり、平坦化技術の一つとして化学的機械研磨法が行わ
れている。この化学的機械研磨を行うにあたり、下部配
線層露出まで研磨を行うと配線の腐食、断線等の損傷が
生じる恐れがある。そのため層間絶縁膜をある程度まで
研磨した時点で研磨を終了する必要があるが、従来は、
例えば特開平４−１５５９２７号公報に開示のように、
長年の経験に基づく研磨時間により研磨終了を決定して
いた。
【０００３】
【発明が解決しようとする課題】従来の層間絶縁膜の研
磨は、研磨時間によりその終了を制御していたため、研
磨速度の変化や配線パターンの違いに対応しにくく不安
定なものであり、そのため所望の平坦化形状をした層間
絶縁膜が得られにくいという問題があった。
磨は、研磨時間によりその終了を制御していたため、研
磨速度の変化や配線パターンの違いに対応しにくく不安
定なものであり、そのため所望の平坦化形状をした層間
絶縁膜が得られにくいという問題があった。
【０００４】そこで本発明においては、層間絶縁膜の最
適な研磨終了時点を確実に検出することのできる半導体
装置の製造方法と、それにより得られる所望の平坦化形
状をした層間絶縁膜を有する半導体装置を提供すること
を目的とする。
適な研磨終了時点を確実に検出することのできる半導体
装置の製造方法と、それにより得られる所望の平坦化形
状をした層間絶縁膜を有する半導体装置を提供すること
を目的とする。
【０００５】
【課題を解決するための手段】上記課題を解決するため
に、本発明に係る半導体装置は、半導体基板上に形成さ
れた下部配線層と、前記半導体基板上に前記下部配線層
とは異質の金属により形成された金属パターンと、前記
下部配線層及び金属パターンが形成された半導体装置上
に形成された層間絶縁膜と、該層間絶縁膜上に形成され
た上部配線層とを有する。その場合、前記金属パターン
が柱状であることが好ましい。更に、前記層間絶縁膜
上、かつ上部配線層下に、第２層間絶縁膜を有すること
が好ましい。
に、本発明に係る半導体装置は、半導体基板上に形成さ
れた下部配線層と、前記半導体基板上に前記下部配線層
とは異質の金属により形成された金属パターンと、前記
下部配線層及び金属パターンが形成された半導体装置上
に形成された層間絶縁膜と、該層間絶縁膜上に形成され
た上部配線層とを有する。その場合、前記金属パターン
が柱状であることが好ましい。更に、前記層間絶縁膜
上、かつ上部配線層下に、第２層間絶縁膜を有すること
が好ましい。
【０００６】また、本発明に係る半導体装置の製造方法
は、半導体基板上に下部配線層を形成し、然る後該下部
配線層とは異質の金属により金属パターンを半導体基板
上に形成する工程と、この工程の後、この半導体装置上
に層間絶縁膜を形成する工程と、この工程の後、前記層
間絶縁膜に前記金属パターンが露出するまで化学的機械
研磨を施す工程とを有する。その場合、前記化学的機械
研磨を施す工程の後、前記層間絶縁膜上に第２層間絶縁
膜を形成し、該第２層間絶縁膜上に上部配線層を形成す
る工程を有することが好ましい。更に、前記化学的機械
研磨を施す工程において、化学的機械研磨剤中に、前記
金属パターンと反応して発色する薬品を添加することが
好ましい。
は、半導体基板上に下部配線層を形成し、然る後該下部
配線層とは異質の金属により金属パターンを半導体基板
上に形成する工程と、この工程の後、この半導体装置上
に層間絶縁膜を形成する工程と、この工程の後、前記層
間絶縁膜に前記金属パターンが露出するまで化学的機械
研磨を施す工程とを有する。その場合、前記化学的機械
研磨を施す工程の後、前記層間絶縁膜上に第２層間絶縁
膜を形成し、該第２層間絶縁膜上に上部配線層を形成す
る工程を有することが好ましい。更に、前記化学的機械
研磨を施す工程において、化学的機械研磨剤中に、前記
金属パターンと反応して発色する薬品を添加することが
好ましい。
【０００７】
【作用】本発明においては、前記層間絶縁膜表面に前記
金属パターンが露出するまで化学的機械研磨を行うこと
により的確な研磨制御が可能となり、過剰或は過少に研
磨することなく、良好な平坦化形状をもつ層間絶縁膜を
得ることができる。更に、前記金属パターンを柱状に形
成することにより、該金属パターンの半導体装置に占め
る占有面積を最小におさえている。更に、化学的機械研
磨を施す工程の後、前記層間絶縁膜上に第２層間絶縁膜
を形成してから該第２層間絶縁膜上に上部配線層を形成
することにより、前記金属パターンと上部配線層との接
触を防止することができる。更に、化学的機械研磨剤中
に、前記金属パターンと反応して発色する薬品を添加す
ることにより層間絶縁膜の最適な研磨終了時点を確実に
検出することができる。
金属パターンが露出するまで化学的機械研磨を行うこと
により的確な研磨制御が可能となり、過剰或は過少に研
磨することなく、良好な平坦化形状をもつ層間絶縁膜を
得ることができる。更に、前記金属パターンを柱状に形
成することにより、該金属パターンの半導体装置に占め
る占有面積を最小におさえている。更に、化学的機械研
磨を施す工程の後、前記層間絶縁膜上に第２層間絶縁膜
を形成してから該第２層間絶縁膜上に上部配線層を形成
することにより、前記金属パターンと上部配線層との接
触を防止することができる。更に、化学的機械研磨剤中
に、前記金属パターンと反応して発色する薬品を添加す
ることにより層間絶縁膜の最適な研磨終了時点を確実に
検出することができる。
【０００８】
【実施例】以下、図１乃至図６を用いて、本発明の実施
例を説明する。図１は本発明の一実施例による半導体装
置の概略断面図であり、図２〜図５は図１の半導体装置
をその製造工程順に並べた概略断面図である。また図６
は本発明の別の実施例による半導体装置の概略断面図で
ある。
例を説明する。図１は本発明の一実施例による半導体装
置の概略断面図であり、図２〜図５は図１の半導体装置
をその製造工程順に並べた概略断面図である。また図６
は本発明の別の実施例による半導体装置の概略断面図で
ある。
【０００９】まず、図２に示すように、通常の半導体装
置製造方法により、目的に適った拡散層や酸化膜等を形
成した半導体基板６上に、アルミニウム等からなる下部
配線層１を形成する。
置製造方法により、目的に適った拡散層や酸化膜等を形
成した半導体基板６上に、アルミニウム等からなる下部
配線層１を形成する。
【００１０】次に、図３に示すように、公知のスパッタ
リング法により、コバルト、銅、鉄、クロム等の材料を
用いて金属パターン２を半導体基板６上に形成する。こ
のとき金属パターン２は、柱状になるように、かつ下部
配線層１の膜厚より０．３〜２μｍ程度厚い膜厚になる
ように形成する。
リング法により、コバルト、銅、鉄、クロム等の材料を
用いて金属パターン２を半導体基板６上に形成する。こ
のとき金属パターン２は、柱状になるように、かつ下部
配線層１の膜厚より０．３〜２μｍ程度厚い膜厚になる
ように形成する。
【００１１】次に、図４に示すように、上記半導体装置
上に層間絶縁膜３を０．５〜３μｍの膜厚で形成する。
上に層間絶縁膜３を０．５〜３μｍの膜厚で形成する。
【００１２】次に、図５に示すように、化学的機械研磨
により層間絶縁膜３を、金属パターン２が該膜表面に露
出するまで研磨し、層間絶縁膜３の平坦化を行う。この
とき研磨剤中に、アンモニウムイオン（ＮＨ4 + ）、硫
酸イオン（ＳＯ4 2- ）、硝酸イオン（ＮＯ3 - ）、水酸
イオン（ＯＨ- ）等の、金属パターン２を形成している
前記金属材料と反応し発色するイオンを含んだ化合物を
添加することにより、図５に示したように層間絶縁膜３
表面に金属パターン２が露出した段階で、発色反応を生
じる。そこで研磨装置に光学的センサ等を備えておくこ
とにより、発色を即座に検知することが可能となり、最
適な状態で研磨を終了することができる。
により層間絶縁膜３を、金属パターン２が該膜表面に露
出するまで研磨し、層間絶縁膜３の平坦化を行う。この
とき研磨剤中に、アンモニウムイオン（ＮＨ4 + ）、硫
酸イオン（ＳＯ4 2- ）、硝酸イオン（ＮＯ3 - ）、水酸
イオン（ＯＨ- ）等の、金属パターン２を形成している
前記金属材料と反応し発色するイオンを含んだ化合物を
添加することにより、図５に示したように層間絶縁膜３
表面に金属パターン２が露出した段階で、発色反応を生
じる。そこで研磨装置に光学的センサ等を備えておくこ
とにより、発色を即座に検知することが可能となり、最
適な状態で研磨を終了することができる。
【００１３】次に、図１に示すように、層間絶縁膜３上
に上部配線層４を形成する。このとき、金属パターン２
と上部配線層４との接触が問題になる場合は、図６に示
す別の実施例のように、層間絶縁膜３上、上部配線層４
下に第２層間絶縁膜５を形成することによりこれを防止
する。
に上部配線層４を形成する。このとき、金属パターン２
と上部配線層４との接触が問題になる場合は、図６に示
す別の実施例のように、層間絶縁膜３上、上部配線層４
下に第２層間絶縁膜５を形成することによりこれを防止
する。
【００１４】
【発明の効果】以上説明したように本発明によれば、層
間絶縁膜の化学的機械研磨の際、研磨速度の変化や配線
パターンの違いに十分対応し、かつ最適な研磨終了時点
を確実に検出することのできる半導体装置の製造方法
と、それにより形成された、良好な平坦化形状を持つ層
間絶縁膜を有する半導体装置を実現することができる。
間絶縁膜の化学的機械研磨の際、研磨速度の変化や配線
パターンの違いに十分対応し、かつ最適な研磨終了時点
を確実に検出することのできる半導体装置の製造方法
と、それにより形成された、良好な平坦化形状を持つ層
間絶縁膜を有する半導体装置を実現することができる。
【図１】本発明の一実施例による半導体装置における、
上部配線層形成後の状態を示す概略断面図である。
上部配線層形成後の状態を示す概略断面図である。
【図２】本発明の一実施例による半導体装置の製造工程
における、下部配線層形成後、金属パターン形成前の状
態を示す概略断面図である。
における、下部配線層形成後、金属パターン形成前の状
態を示す概略断面図である。
【図３】本発明の一実施例による半導体装置の製造工程
における、金属パターン形成後、層間絶縁膜形成前の状
態を示す概略断面図である。
における、金属パターン形成後、層間絶縁膜形成前の状
態を示す概略断面図である。
【図４】本発明の一実施例による半導体装置の製造工程
における、層間絶縁膜形成後、化学的機械研磨施行前の
状態を示す概略断面図である。
における、層間絶縁膜形成後、化学的機械研磨施行前の
状態を示す概略断面図である。
【図５】本発明の一実施例による半導体装置の製造工程
における、化学的機械研磨施行後、上部配線層形成前の
状態を示す概略断面図である。
における、化学的機械研磨施行後、上部配線層形成前の
状態を示す概略断面図である。
【図６】本発明の別の実施例による半導体装置におけ
る、第２層間絶縁膜形成後、上部配線層を形成した状態
を示す概略断面図である。
る、第２層間絶縁膜形成後、上部配線層を形成した状態
を示す概略断面図である。
１ 下部配線層 ２ 金属パターン ３ 層間絶縁膜 ４ 上部配線層 ５ 第２層間絶縁膜 ６ 半導体基板
Claims (6)
- 【請求項１】 半導体基板上に形成された下部配線層
と、 前記半導体基板上に前記下部配線層とは異質の金属によ
り前記下部配線層よりも高く形成された金属パターン
と、 前記下部配線層及び金属パターンが形成された半導体装
置上に形成された層間絶縁膜と、 該層間絶縁膜上に形成された上部配線層とを有すること
を特徴とする半導体装置。 - 【請求項２】 請求項１に記載の半導体装置において、
前記金属パターンが柱状であることを特徴とする半導体
装置。 - 【請求項３】 請求項１に記載の半導体装置において、
前記層間絶縁膜上、かつ上部配線層下に、第２層間絶縁
膜を有することを特徴とする半導体装置。 - 【請求項４】 半導体基板上に下部配線層を形成し、然
る後該下部配線層とは異質の金属により金属パターンを
半導体基板上に形成する第一の工程と、 この第一の工程の後、該半導体装置上に層間絶縁膜を形
成する第二の工程と、 この第二の工程の後、前記層間絶縁膜に前記金属パター
ンが露出するまで化学的機械研磨を施す第三の工程とを
有することを特徴とする半導体装置の製造方法。 - 【請求項５】 請求項４に記載の半導体装置の製造方法
において、前記第三の工程の後、前記層間絶縁膜上に第
２層間絶縁膜を形成し、該第２層間絶縁膜上に上部配線
層を形成することを特徴とする半導体装置の製造方法。 - 【請求項６】 請求項４に記載の半導体装置の製造方法
において、前記第三の工程において、化学的機械研磨剤
中に、前記金属パターンと反応して発色する薬品を添加
することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8813993A JPH06275615A (ja) | 1993-03-23 | 1993-03-23 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8813993A JPH06275615A (ja) | 1993-03-23 | 1993-03-23 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06275615A true JPH06275615A (ja) | 1994-09-30 |
Family
ID=13934609
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8813993A Withdrawn JPH06275615A (ja) | 1993-03-23 | 1993-03-23 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06275615A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4879570A (en) * | 1987-03-24 | 1989-11-07 | Nippon Antenna Co., Ltd. | Broadcasting wave reception antenna |
-
1993
- 1993-03-23 JP JP8813993A patent/JPH06275615A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4879570A (en) * | 1987-03-24 | 1989-11-07 | Nippon Antenna Co., Ltd. | Broadcasting wave reception antenna |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5872042A (en) | Method for alignment mark regeneration | |
| EP1471572A1 (en) | Embedded copper interconnection structure | |
| KR100244783B1 (ko) | 반도체 장치의 제조방법 | |
| US6864177B2 (en) | Method for manufacturing metal line contact plug of semiconductor device | |
| JPH06275615A (ja) | 半導体装置及びその製造方法 | |
| JPH06275616A (ja) | 半導体装置及びその製造方法 | |
| US6884713B2 (en) | Method for forming metal line of semiconductor device | |
| EP0887860B1 (en) | Formation of alignment mark and structure covering the same | |
| JP2005079156A (ja) | 配線形成方法 | |
| JPH0969561A (ja) | 半導体装置の製造方法 | |
| US20060183293A1 (en) | Method of forming alignment mark and method of manufacturing semiconductor device | |
| JP2000058647A (ja) | 半導体装置の製造方法 | |
| JPH08162431A (ja) | 半導体装置の平坦化方法 | |
| JPH01241118A (ja) | アライメント・マーク | |
| US20020081840A1 (en) | Method of manufacturing a semiconductor device including dual-damascene process | |
| JP2001176872A (ja) | 半導体装置の製造方法 | |
| JPH07106277A (ja) | 半導体装置の製造方法 | |
| JP2001102448A (ja) | 配線の形成方法 | |
| JP3063836B2 (ja) | 半導体の製造方法 | |
| KR100511091B1 (ko) | 반도체장치의 평탄화 방법 | |
| KR100356474B1 (ko) | 반도체 소자의 중첩 버니어 형성 방법 | |
| US20050130408A1 (en) | Method for forming metal wiring of semiconductor device | |
| JPH04264728A (ja) | 半導体装置およびその製造方法 | |
| JPS59175124A (ja) | 半導体装置の製造方法 | |
| KR0135142B1 (ko) | 반도체소자의 금속배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000530 |