[go: up one dir, main page]

KR0135142B1 - 반도체소자의 금속배선 형성방법 - Google Patents

반도체소자의 금속배선 형성방법

Info

Publication number
KR0135142B1
KR0135142B1 KR1019940023063A KR19940023063A KR0135142B1 KR 0135142 B1 KR0135142 B1 KR 0135142B1 KR 1019940023063 A KR1019940023063 A KR 1019940023063A KR 19940023063 A KR19940023063 A KR 19940023063A KR 0135142 B1 KR0135142 B1 KR 0135142B1
Authority
KR
South Korea
Prior art keywords
metal wiring
metal
forming
layer
insulating film
Prior art date
Application number
KR1019940023063A
Other languages
English (en)
Other versions
KR960012435A (ko
Inventor
이정원
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019940023063A priority Critical patent/KR0135142B1/ko
Publication of KR960012435A publication Critical patent/KR960012435A/ko
Application granted granted Critical
Publication of KR0135142B1 publication Critical patent/KR0135142B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체소자의 금속배선형성방법에 관한 것으로, 다층구조의 금속배선 형성공정을 단순화하고 보다 용이하게 하기 위한 것이다.
본 발명은 반도체기판상에 제1절연막과 제2절연막을 차례로 형성하는 단계와, 상기 제2절연막을 소정패턴으로 패터닝하여 제1금속배선용 패턴을 형성하는 단계, 상기 제1금속배선용 패턴이 형성되지 않은 부분의 상기 제1절연막영역상에 제1금속층을 형성하는 단계, 상기 제1금속배선 및 제2절연막 상부에 제3절연막을 형성하는 단계, 상기 제3절연막 패터닝하여 제2금속배선용 패턴을 형성하는 단계, 상기 제2금속배선용 패턴이 형성되지 않은 부분의 제1금속배선 및 제2절연막영역상에 제2금속층을 형성하는 단계, 상기 제2금속층을 에치백하여 표면을 평탄화시켜 제2금속배선을 형성하는 단계로 이루어지는 반도체소자의 금속배선 형성방법을 제공함으로써 종래의 금속배선 형성방법을 개선하여 금속막 식각공정을 제거하여 제조공정의 단순화를 기하며, 종래의 금속배선 형성과정중의 금속막 식각시 발생할 수 있는 패턴불량의 소지를 모두 제거할 수 있는 효과를 얻는다.

Description

반도체소자의 금속배선 형성방법
제 1도는 종래기술에 의한 반도체소자의 금속배선 형성방법을 도시한 공정순서도
제 2도는 본 발명에 의한 반도체소자의 금속배선 형성방법을 도시한 공정순서도
*도면의 주요부분에 대한 부호의 설명*
1 : 반도체기판 4 : 포토레지스트
5 : 제1금속배선용 마스크 9 : 제1절연막
10 : 제2절연막11 : 제1금속배선
12 : 제3절연막13 : 제2금속배선
14 : 제2금속배선용 마스크
본 발명은 반도체소자의 금속배선 형성방법에 관한 것으로, 특히 금속배선 패턴형성을 용이하게 할 수 있도록 한 금속배선의 형성방법에 관한 것이다.
반도체소자에 있어서, 일반적으로 초고집적회로의 반도체소자는 이층배선 또는 그 이상의 다층배선구조가 요구되며, 실질적으로 낮은 배선저항 및 고신뢰성을 나타낼 수 있어야 한다.
종래기술에 의한 반도체소자의 다층구조의 금속배선 형성공정을 제1도를 참조하여 설명하면 다음과 같다.
먼저, 제1도(a)와 같이 반도체기판(1)상에 제1절연막(2)을 형성한 후, 제1도(b)와 같이 상기 제1절연막(2)위에 제1금속층(3)을 형성한다.
이어서 제1도(c)와 같이 상기 제1금속층(3)위에 포토레지스트(4)를 도포한 후, 소정의 마스크(5)를 이용한 사진식각공정을 통해 상기 제1금속층(3)을 패터닝하여 제1도 (d)에 도시된 바와 같이 제1금속배선(3)을 형성한다.
다음에 제1도 (e)와 같아 상기 제1금속배선(3)이 형성된 제1절연막(2)상부에 층간절연막으로서 제2절연막(6)을 형성한 후, 이 제2절연막(6)을 선택적으로 식각하여 제1도 (f)에 도시된 바와 같이 상기 제1금속배선(3)을 노출시키는 개구부(7)를 형성한 다음, 결과물 전면에 제2금속층(8)을 형성한다.
이어서 제1도 (g)와 같이 제2금속층(8)상에 포토레지스트(4)를 도포한 후, 소정의 마스크(14)를 이용한 사진식각공정을 통해 상기 제2금속층을 패터닝하여 제1도 (h)에 도시된 바와 같이 제2금속배선(8)을 형성함으로써 다층배선구조를 완성한다.
상기와 같은 종래의 금속배선 형성방법은 각각의 금속배선패턴 형성을 위한 별도의 금속막 식각공정이 필요하게 되며 이로 인해 제조공정이 복잡하고 어렵게 되는 문제가 있다.
본 발명은 상술한 문제를 해결하기 위한 것으로, 다층구조의 금속배선 형성공정에 있어서 각층의 금속배선을 위한 별도의 금속막 식각공정을 제거하여 공정을 단순화하고 보다 용이하게 한 반도체소자의 금속배선형성방법을 제공하는 데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 반도체소자의 금속배선형성방법은 반도체기판상에 제1절연막과 제2절연막을 차례로 형성하는 단계와, 상기 제2절연막을 소정패턴으로 패터닝하여 제1금속배선용 패턴을 형성하는 단계, 상기 제1금속층을 에치백하여 표면을 평탄화시켜 제1금속배선을 형성하는 단계, 상기 제1금속배선 및 제2절연막 상부에 제3절연막을 형성하는 단계, 상기 제3절연막 패터닝하여 제2금속배선용 패턴을 형성하는 단계, 상기 제2금속배선용 패턴이 형성되지 않은 부분의 제1금속배선 및 제2절연막영역상에 제2금속층을 형성하는 단계, 상기 제2금속층을 에치백하여 표면을 평탄화시켜 제2금속배선을 형성하는 단계로 이루어진다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
제2도에 본 발명에 의한 반도체소자의 금속배선 형성방법을 공정순서에 따라 도시하였다.
먼저, 제2도 (a)와 같이 반도체기판(1)상에 제1절연막(9)을 형성하고, 이위에 제2절연막(10)을 형성한다. 이때, 제1절연막(9)과 제2절연막(10)은 일정한 식각선택비, 예컨대 0:1-0.1:1의 비율을 가지며, 제1절연막은 제2절연막은 후속공정인 금속막 식각시 금속의 식각률에 비해 식각저지층의 역할을 할 수 있도록 식각속도가 충분히 느려야 한다.
다음에 제2도 (b)와 같이 상기 제2절연막(10)상에 포토레지스트(4)를 도포한 다음, 제1금속배선용 패턴형성을 위한 소정의 마스크(5)를 이용한 사진식각공정을 통해 상기 제2절연막(10)을 패터닝하여 제2도 (c)와 같이 제1금속배선(10)을 형성한다.
이어서 제2도 (d)와 같이 상기 제2절연막(10)이 형성되지 않은 부분, 즉, 제2절연막이 제거된 부분의 제1절연막(9)영역상에 제1금속배선(11)을 형성한 후, 이를 에치백하여 제2도 (e)와 같이 제1금속층의 표면을 평탄화시켜 제1금속배선(11)을 형성한다.
다음에 제2도 (f)와 같이 상기 제1금속배선(11) 및 제2절연막(10) 상부에 제3절연막(12)을 형성하고, 제2도 (g)와 같이 상기 제3절연막(12)상에 포토레지스트(4)를 도포한 후, 제2금속배선 형성을 위한 소정의 마스크(14)를 이용한 사진식각공정을 통해 상기 제3절연막(12)을 패터닝하여 제2도 (h)와 같은 제2금속배선(12)을 형성한다.
이어서 제2도 (i)와 같이 상기 제3절연막(12)이 형성되지 않은 부분, 즉, 제3절연막이 제거된 부분의 제1금속배선(11) 및 제2절연막(10)영역상에 제2금속배선(13)을 형성한 후, 이를 에치백하여 제2도 (j)와 같이 제2금속층의 표면을 평탄화시켜 제2금속배선(13)을 형성함으로써 다층 금속배선구조를 완성한다. 이때, 상기 제2절연막(10)과 제3절연막(12)은 일정한 식각선택비, 예컨대 0:1-0.1:1의 비율을 가져야 하고, 제2절연막(10)은 제3절연막(12)에 대해 제2금속배선용 패턴형성시 충분히 식각률이 낮아야 하며, 제3절연막은 제2금속배선(13)의 에치백공정시 금속의 식각률에 비해서 식각저지층의 역할을 할 수 있도록 식각속도가 충분히 느려야 한다.
한편, 상기 제1금속배선 및 제2금속배선은 선택적 텅스텐(selective W)으로 형성하거나 CVD(chemical vaper deposition)에 의해 증착되는 Cu를 이용하여 형성하거나 CVD에 의해 단결정 Al을 성장시켜 형성할 수 있다.
이상 상술한 바와 같이 본 발명은 종래의 금속배선 형성방법을 개선하여 금속막 식각공정을 제거하여 제조공정의 단순화를 기할 수 있으며, 종래의 금속배선 형성과 정중의 금속막 식각시 발생할 수 있는 패턴불량의 소지를 모두 제거할 수 있는 효과가 얻어진다.

Claims (8)

  1. 반도체기판상에 제1절연막과 제2절연막을 차례로 형성하는 단계와, 상기 제2절연막을 소정패턴으로 패터닝하여 제1금속배선용 패턴을 형성하는 단계, 상기 제1금속배선용 패턴이 형성되지 않은 부분의 상기 제1절연막영역상에 제1금속층을 형성하는 단계, 상기 제1금속층을 에치백하여 표면을 평탄화시켜 제1금속배선을 형성하는 단계, 상기 제1금속배선 및 제2절연막 상부에 제3절연막을 형성하는 단계, 상기 제3절연막 패터닝하여 제2금속배선용 패턴을 형성하는 단계, 상기 제2금속배선용 패턴이 형성되지 않은 부분의 제1금속배선 및 제2절연막영역상에 제2금속층을 형성하는 단계, 상기 제2금속층을 에치백하여 표면을 평탄화시켜 제2금속배선을 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
  2. 제1항에 있어서, 상기 제1절연막과 제2절연막은 식각선택비 0:1-0.1:1의 비율을 갖는 물질로 된 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
  3. 제1항에 있어서, 상기 제2절연막과 제3절연막은 식각선택비 0:1-0.1:1의 비율을 갖는 물질로 된 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
  4. 제1항에 있어서, 상기 제2절연막은 상기 제1금속배선에 대한 식각속도가 충분히 느린 물질로 된 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
  5. 제1항에 있어서, 상기 제3절연막은 상기 제2금속배선에 대한 식각속도가 충분히 느린 물질로 된 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
  6. 제1항에 있어서, 상기 제1금속배선 및 제2금속배선은 선택적으로 텅스텐으로 형성하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
  7. 제1항에 있어서, 상기 제1금속배선 및 제2금속배선은 화학기상증착법으로 형성되는 Cu로 형성하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
  8. 제1항에 있어서, 상기 제1금속배선 및 제2금속배선은 화학기상증착법으로 성장된 단결정Al으로 형성하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
KR1019940023063A 1994-09-13 1994-09-13 반도체소자의 금속배선 형성방법 KR0135142B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940023063A KR0135142B1 (ko) 1994-09-13 1994-09-13 반도체소자의 금속배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940023063A KR0135142B1 (ko) 1994-09-13 1994-09-13 반도체소자의 금속배선 형성방법

Publications (2)

Publication Number Publication Date
KR960012435A KR960012435A (ko) 1996-04-20
KR0135142B1 true KR0135142B1 (ko) 1998-04-25

Family

ID=19392620

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940023063A KR0135142B1 (ko) 1994-09-13 1994-09-13 반도체소자의 금속배선 형성방법

Country Status (1)

Country Link
KR (1) KR0135142B1 (ko)

Also Published As

Publication number Publication date
KR960012435A (ko) 1996-04-20

Similar Documents

Publication Publication Date Title
KR0124644B1 (ko) 반도체소자의 다층금속배선의 형성방법
KR0135142B1 (ko) 반도체소자의 금속배선 형성방법
US5686358A (en) Method for forming a plug in a semiconductor device
JPS61208241A (ja) 半導体装置の製造方法
US20090166882A1 (en) Method for forming metal line in semiconductor device
US6833232B2 (en) Micro-pattern forming method for semiconductor device
KR0124638B1 (ko) 반도체장치의 다층배선 형성방법
KR100548548B1 (ko) 플러그 형성 후에 층간 절연막을 증착하는 다층 금속배선의 형성 방법
KR100365745B1 (ko) 반도체장치의콘택홀형성방법
JPH02262338A (ja) 半導体装置の製造方法
KR100418920B1 (ko) 반도체소자의배선형성방법
KR19990060819A (ko) 반도체 소자의 금속 배선 형성 방법
KR0184954B1 (ko) 반도체 소자의 금속배선 제조방법
JPH05166939A (ja) 多層配線層の形成方法
KR950000850B1 (ko) 반도체 장치의 제조방법
US20050142872A1 (en) Method of forming fine pattern for semiconductor device
KR100261578B1 (ko) 반도체 소자의 금속배선 형성방법
KR100252928B1 (ko) 반도체 장치의 금속 배선 형성방법
KR100192553B1 (ko) 다층배선 형성방법
KR20030079413A (ko) 반도체 소자의 금속 배선 형성 방법
KR920000629B1 (ko) 에치백 공정을 이용한 반도체 장치의 제조방법
KR0179707B1 (ko) 반도체 장치의 다층 배선구조 및 그 제조방법
JPH0373526A (ja) パターン形成方法
JP2000031271A (ja) 多層配線の半導体装置の製造方法
JPH05347365A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19940913

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19940913

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19971120

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19980112

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19980112

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20001218

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20011214

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20021223

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20031219

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20041220

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20051219

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20061211

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20080102

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20090102

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20091222

Start annual number: 13

End annual number: 13

FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 14

PR1001 Payment of annual fee

Payment date: 20101224

Start annual number: 14

End annual number: 14

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20121209