JPH06216277A - 半導体装置およびその半導体装置を組み込んだｉｃカード - Google Patents
半導体装置およびその半導体装置を組み込んだｉｃカードInfo
- Publication number
- JPH06216277A JPH06216277A JP5007642A JP764293A JPH06216277A JP H06216277 A JPH06216277 A JP H06216277A JP 5007642 A JP5007642 A JP 5007642A JP 764293 A JP764293 A JP 764293A JP H06216277 A JPH06216277 A JP H06216277A
- Authority
- JP
- Japan
- Prior art keywords
- package
- semiconductor chip
- semiconductor device
- lead
- card
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Die Bonding (AREA)
- Credit Cards Or The Like (AREA)
Abstract
(57)【要約】
【目的】 半導体装置におけるパッケージの反り防止。
【構成】 半導体チップ５の上面に接着体１０を介して
金属製リード３のインナーリード７部分を接続するとと
もに、半導体チップ５の電極とインナーリード７をワイ
ヤ９で接続し、かつリード３のアウターリード４を除く
部分を樹脂からなるパッケージ２で封止した半導体装置
であって、前記半導体チップ５の下面には金属製のダミ
ータブ１１が接着体１０を介して接着されている。金属
製リード３に比較してパッケージ２を形成する樹脂は、
その熱膨張係数が大きく、半導体チップ５の一面側にリ
ード３が接着体されている場合は、熱応力によってパッ
ケージが反るおそれがあるが、金属製のダミータブ１１
を半導体チップ５の他の面に接着することによって、パ
ッケージの厚さ方向における材質のバランスがとれるた
め、パッケージ２の反りが発生しなくなる。
金属製リード３のインナーリード７部分を接続するとと
もに、半導体チップ５の電極とインナーリード７をワイ
ヤ９で接続し、かつリード３のアウターリード４を除く
部分を樹脂からなるパッケージ２で封止した半導体装置
であって、前記半導体チップ５の下面には金属製のダミ
ータブ１１が接着体１０を介して接着されている。金属
製リード３に比較してパッケージ２を形成する樹脂は、
その熱膨張係数が大きく、半導体チップ５の一面側にリ
ード３が接着体されている場合は、熱応力によってパッ
ケージが反るおそれがあるが、金属製のダミータブ１１
を半導体チップ５の他の面に接着することによって、パ
ッケージの厚さ方向における材質のバランスがとれるた
め、パッケージ２の反りが発生しなくなる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置、特に半導体
チップの一面に金属製リードのインナーリード部分を接
続するとともに、半導体チップの電極とインナーリード
を電気的に接続した構造の半導体装置に関し、たとえ
ば、ＬＯＣ（lead on chip）構造の半導体装置に適用し
て有効な技術に関する。
チップの一面に金属製リードのインナーリード部分を接
続するとともに、半導体チップの電極とインナーリード
を電気的に接続した構造の半導体装置に関し、たとえ
ば、ＬＯＣ（lead on chip）構造の半導体装置に適用し
て有効な技術に関する。
【０００２】
【従来の技術】半導体装置のパッケージ構造の一つとし
て、半導体チップの一面に金属製リードフレームのイン
ナーリードを接着し、インナーリードの半導体チップの
電極を導電性のワイヤで接続し、さらにリードのアウタ
ーリードを除く全体を樹脂パッケージで封止したＬＯＣ
構造が知られている。ＬＯＣ構造の半導体装置について
は、日経ＢＰ社発行「日経マイクロデバイス」１９８９
年９月号、同年９月１日発行、Ｐ１０９〜Ｐ１１４に記
載されている。この文献には、ポリイミド・フィルムを
ダイ・パッドの代わりに張ったリードフレームを使う４
ＭＤＲＡＭ（Dynamic Random Access Memory）用のＺＩ
Ｐ（Zig-zag Inline Package）が開示されている。チッ
プとリードフレームの接着は、両面に接着剤を付けたポ
リイミド・フィルムによって行われている。接着剤とし
ては、アクリル系，シリコーン系，ポリイミド系，ポリ
エーテルアミドイミド系が使用されている。また、リー
ドフレームは、Ｆｅ−５０Ｎｉ（熱膨張係数：１０×１
０-6／°Ｃ）やＦｅ−４２Ｎｉ（熱膨張係数：５．３×
１０-6／°Ｃ）が使用されている。また、パッケージを
形成する樹脂の熱膨張係数は１４×１０-6／°Ｃとなっ
ている。
て、半導体チップの一面に金属製リードフレームのイン
ナーリードを接着し、インナーリードの半導体チップの
電極を導電性のワイヤで接続し、さらにリードのアウタ
ーリードを除く全体を樹脂パッケージで封止したＬＯＣ
構造が知られている。ＬＯＣ構造の半導体装置について
は、日経ＢＰ社発行「日経マイクロデバイス」１９８９
年９月号、同年９月１日発行、Ｐ１０９〜Ｐ１１４に記
載されている。この文献には、ポリイミド・フィルムを
ダイ・パッドの代わりに張ったリードフレームを使う４
ＭＤＲＡＭ（Dynamic Random Access Memory）用のＺＩ
Ｐ（Zig-zag Inline Package）が開示されている。チッ
プとリードフレームの接着は、両面に接着剤を付けたポ
リイミド・フィルムによって行われている。接着剤とし
ては、アクリル系，シリコーン系，ポリイミド系，ポリ
エーテルアミドイミド系が使用されている。また、リー
ドフレームは、Ｆｅ−５０Ｎｉ（熱膨張係数：１０×１
０-6／°Ｃ）やＦｅ−４２Ｎｉ（熱膨張係数：５．３×
１０-6／°Ｃ）が使用されている。また、パッケージを
形成する樹脂の熱膨張係数は１４×１０-6／°Ｃとなっ
ている。
【０００３】一方、日経ＢＰ社発行「日経マイクロデバ
イス」１９９１年２月号、同年２月１日発行、Ｐ８９〜
Ｐ９７には、ＬＯＣ構造を使った１６ＭＤＲＡＭについ
て記載されている。また、この文献には、ダイ・パッド
上にチップを搭載する従来構造、リード上に絶縁テープ
を介してチップを搭載するＣＯＬ（chip on lead）構
造，チップ上に絶縁テープを介してリードを固定するＬ
ＯＣ構造が図解され、その長所，短所の比較がなされて
いる。また、この文献には、ＬＯＣ構造で解決すべき課
題について図解され、解決課題の一つとして熱応力によ
る特性変動を挙げている。また、組立については、「ダ
イ付けについては，両面に接着剤を塗布したポリイミド
・テープをリードフレームに張り付けた後，チップを付
ける（図７）。」とし、「開発した専用のマウンタは，
チップ制御ステージでチップをボンディング・ヘッド部
へ移し，テープ付リードフレームと加熱・圧着する（図
８）。このときテープに接着剤が両面に付いたものを使
う。ステージはヒータを兼ねている。リードフレームは
テープが付いた状態で購入する。」と記載している。ま
た、トランスファモールドについては、「トランスファ
・モールド時にボイドが発生しないようにモールド・フ
ロー・シュミレーションをして，チップの上下で樹脂を
流すバランスを決定した（図１０）。」と記載してい
る。なお、ポリイミド・テープは５０μｍの厚さのもの
が使用されている。
イス」１９９１年２月号、同年２月１日発行、Ｐ８９〜
Ｐ９７には、ＬＯＣ構造を使った１６ＭＤＲＡＭについ
て記載されている。また、この文献には、ダイ・パッド
上にチップを搭載する従来構造、リード上に絶縁テープ
を介してチップを搭載するＣＯＬ（chip on lead）構
造，チップ上に絶縁テープを介してリードを固定するＬ
ＯＣ構造が図解され、その長所，短所の比較がなされて
いる。また、この文献には、ＬＯＣ構造で解決すべき課
題について図解され、解決課題の一つとして熱応力によ
る特性変動を挙げている。また、組立については、「ダ
イ付けについては，両面に接着剤を塗布したポリイミド
・テープをリードフレームに張り付けた後，チップを付
ける（図７）。」とし、「開発した専用のマウンタは，
チップ制御ステージでチップをボンディング・ヘッド部
へ移し，テープ付リードフレームと加熱・圧着する（図
８）。このときテープに接着剤が両面に付いたものを使
う。ステージはヒータを兼ねている。リードフレームは
テープが付いた状態で購入する。」と記載している。ま
た、トランスファモールドについては、「トランスファ
・モールド時にボイドが発生しないようにモールド・フ
ロー・シュミレーションをして，チップの上下で樹脂を
流すバランスを決定した（図１０）。」と記載してい
る。なお、ポリイミド・テープは５０μｍの厚さのもの
が使用されている。
【０００４】他方、近年各種情報の記憶読みだし用カー
ドの一つとして、集積回路（ＩＣ）等を組み込んだＩＣ
カードが使用されている。ＩＣカードについては、たと
えば、日経マグロウヒル社発行「日経マイクロデバイ
ス」１９８８年３月号、昭和６３年３月１日発行、Ｐ５
６〜Ｐ６２に記載されている。ＩＣカードの構造の一つ
として、ＬＳＩ（大規模集積回路）等のＩＣチップをモ
ジュール基材と呼称される配線基板に組み込むととも
に、トランスファモールドによって前記ＩＣチップ部分
をモールドしてＩＣカード・モジュールとなし、このＩ
Ｃカード・モジュールをカード基材に組み込んだ構造が
知られている。
ドの一つとして、集積回路（ＩＣ）等を組み込んだＩＣ
カードが使用されている。ＩＣカードについては、たと
えば、日経マグロウヒル社発行「日経マイクロデバイ
ス」１９８８年３月号、昭和６３年３月１日発行、Ｐ５
６〜Ｐ６２に記載されている。ＩＣカードの構造の一つ
として、ＬＳＩ（大規模集積回路）等のＩＣチップをモ
ジュール基材と呼称される配線基板に組み込むととも
に、トランスファモールドによって前記ＩＣチップ部分
をモールドしてＩＣカード・モジュールとなし、このＩ
Ｃカード・モジュールをカード基材に組み込んだ構造が
知られている。
【０００５】また、工業調査会発行「電子材料」１９９
０年１２月号、同年１２月１日発行、Ｐ２７〜Ｐ２９に
は、ＩＣカードの実装技術について記載されている。こ
の文献には、メモリチップの搭載方法として、ＴＳＯＰ
（Thin Small Outline Package）を使う方法、ＴＡＢ
（Tape Automated Bonding）を使う方法、ＣＯＢ（Chip
On Board ）を使う方法等がある旨記載されている。ま
た、この文献にはＴＳＯＰ等を組み込んだメモリカード
が開示されている。
０年１２月号、同年１２月１日発行、Ｐ２７〜Ｐ２９に
は、ＩＣカードの実装技術について記載されている。こ
の文献には、メモリチップの搭載方法として、ＴＳＯＰ
（Thin Small Outline Package）を使う方法、ＴＡＢ
（Tape Automated Bonding）を使う方法、ＣＯＢ（Chip
On Board ）を使う方法等がある旨記載されている。ま
た、この文献にはＴＳＯＰ等を組み込んだメモリカード
が開示されている。
【０００６】
【発明が解決しようとする課題】ＬＯＣ構造は偏平な半
導体チップの上面に金属製のリードを張り付け、かつ上
下面全体を樹脂からなるパッケージで封止した構造とな
っている。パッケージを形成する樹脂は、前記文献から
も分かるようにリードに比較して熱膨張係数が大きい。
前記文献による金属製のリードの場合の熱膨張係数は、
５．３×１０-6／°Ｃ（Ｆｅ−４２Ｎｉ）、あるいは１
０×１０-6／°Ｃ（Ｆｅ−５０Ｎｉ）となり、パッケー
ジを形成する樹脂の熱膨張係数は１４×１０-6／°Ｃと
なる。ところで、ＬＯＣ構造において、リードと樹脂と
の熱膨張係数の違いや上下の樹脂厚の違いにより、トラ
ンスファモールド後、時としてパッケージが反る不良が
発生することが判明した。この反りは、数ｃｍの長さの
パッケージにおいて４０〜１００μｍ程度にも及ぶ。そ
して、パッケージの反りが激しい半導体装置において
は、パッケージ内部の半導体チップがクラックによって
破損していることも分かった。
導体チップの上面に金属製のリードを張り付け、かつ上
下面全体を樹脂からなるパッケージで封止した構造とな
っている。パッケージを形成する樹脂は、前記文献から
も分かるようにリードに比較して熱膨張係数が大きい。
前記文献による金属製のリードの場合の熱膨張係数は、
５．３×１０-6／°Ｃ（Ｆｅ−４２Ｎｉ）、あるいは１
０×１０-6／°Ｃ（Ｆｅ−５０Ｎｉ）となり、パッケー
ジを形成する樹脂の熱膨張係数は１４×１０-6／°Ｃと
なる。ところで、ＬＯＣ構造において、リードと樹脂と
の熱膨張係数の違いや上下の樹脂厚の違いにより、トラ
ンスファモールド後、時としてパッケージが反る不良が
発生することが判明した。この反りは、数ｃｍの長さの
パッケージにおいて４０〜１００μｍ程度にも及ぶ。そ
して、パッケージの反りが激しい半導体装置において
は、パッケージ内部の半導体チップがクラックによって
破損していることも分かった。
【０００７】一方、ＩＣカードは、携帯されて使用され
ることから、曲げ応力に対しても充分な強度を有するこ
とが要請されている。
ることから、曲げ応力に対しても充分な強度を有するこ
とが要請されている。
【０００８】本発明の目的は、パッケージが反り難い半
導体装置を提供することにある。
導体装置を提供することにある。
【０００９】本発明の他の目的は、曲げ強度の高いＩＣ
カードを提供することにある。本発明の前記ならびにそ
のほかの目的と新規な特徴は、本明細書の記述および添
付図面からあきらかになるであろう。
カードを提供することにある。本発明の前記ならびにそ
のほかの目的と新規な特徴は、本明細書の記述および添
付図面からあきらかになるであろう。
【００１０】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。すなわち、本発明の半導体装置は、
半導体チップの電極が形成された上面に絶縁性の両面接
着テープを介して金属製リードのインナーリード部分が
接続されている。前記インナーリードの先端は半導体チ
ップの電極とワイヤを介して電気的に接続されている。
また、前記半導体チップの下面にはリードフレームと同
じ材質からなる金属製のダミータブが両面接着テープを
介して接着されている。また、前記ダミータブ，半導体
チップ，インナーリードおよびワイヤはレジンからなる
パッケージで封止され、パッケージ外にはリードのアウ
ターリードが突出している。前記インナーリードおよび
ダミータブの外側には略同じ厚さの樹脂が設けられてい
る。
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。すなわち、本発明の半導体装置は、
半導体チップの電極が形成された上面に絶縁性の両面接
着テープを介して金属製リードのインナーリード部分が
接続されている。前記インナーリードの先端は半導体チ
ップの電極とワイヤを介して電気的に接続されている。
また、前記半導体チップの下面にはリードフレームと同
じ材質からなる金属製のダミータブが両面接着テープを
介して接着されている。また、前記ダミータブ，半導体
チップ，インナーリードおよびワイヤはレジンからなる
パッケージで封止され、パッケージ外にはリードのアウ
ターリードが突出している。前記インナーリードおよび
ダミータブの外側には略同じ厚さの樹脂が設けられてい
る。
【００１１】本発明の他の実施例による半導体装置は、
半導体チップの電極が形成された上面に絶縁性の両面接
着テープを介して金属製リードのインナーリード部分を
接続するとともに、半導体チップの電極とインナーリー
ドをワイヤで接続し、かつリードのアウターリードを除
く部分を樹脂からなるパッケージで封止した構造であ
り、かつ前記半導体チップの下面には、一面がパッケー
ジから露出し、かつリードフレームと同じ材質からなる
金属製のダミータブが接着されている。前記インナーリ
ードおよびダミータブの外側には略同じ厚さの樹脂が設
けられている。
半導体チップの電極が形成された上面に絶縁性の両面接
着テープを介して金属製リードのインナーリード部分を
接続するとともに、半導体チップの電極とインナーリー
ドをワイヤで接続し、かつリードのアウターリードを除
く部分を樹脂からなるパッケージで封止した構造であ
り、かつ前記半導体チップの下面には、一面がパッケー
ジから露出し、かつリードフレームと同じ材質からなる
金属製のダミータブが接着されている。前記インナーリ
ードおよびダミータブの外側には略同じ厚さの樹脂が設
けられている。
【００１２】本発明によるＩＣカードは、センター・コ
アおよびこのセンター・コアの両面に張り付けられたオ
ーバーシートからなるカード基材によって構成されてい
る。カード基材の一部には収容窪みが設けられ、この収
容窪みにＩＣカード・モジュールが嵌め込まれている。
ＩＣカード・モジュールは基板からなるモジュール基板
と、このモジュール基板の内面に搭載された半導体装置
とからなっている。前記モジュール基板は露出する外面
にコンタクト電極を有している。前記半導体装置は、半
導体チップの電極が形成された上面に絶縁性の両面接着
テープを介して金属製リードのインナーリード部分を接
続するとともに、半導体チップの電極とインナーリード
をワイヤで接続し、かつリードのアウターリードを除く
部分を樹脂からなるパッケージで封止した構造であり、
かつ前記半導体チップの下面にはリードフレームと同じ
材質からなる金属製のダミータブが接着された構造とな
っている。
アおよびこのセンター・コアの両面に張り付けられたオ
ーバーシートからなるカード基材によって構成されてい
る。カード基材の一部には収容窪みが設けられ、この収
容窪みにＩＣカード・モジュールが嵌め込まれている。
ＩＣカード・モジュールは基板からなるモジュール基板
と、このモジュール基板の内面に搭載された半導体装置
とからなっている。前記モジュール基板は露出する外面
にコンタクト電極を有している。前記半導体装置は、半
導体チップの電極が形成された上面に絶縁性の両面接着
テープを介して金属製リードのインナーリード部分を接
続するとともに、半導体チップの電極とインナーリード
をワイヤで接続し、かつリードのアウターリードを除く
部分を樹脂からなるパッケージで封止した構造であり、
かつ前記半導体チップの下面にはリードフレームと同じ
材質からなる金属製のダミータブが接着された構造とな
っている。
【００１３】
【作用】上記した手段によれば、本発明の半導体装置
は、半導体チップの上面にインナーリードが張り付けら
れているとともに、半導体チップの下面にはインナーリ
ードと同じ材質となるダミータブが張り付けられ、かつ
インナーリードおよびダミータブの外側には略同じ厚さ
の樹脂が設けられた構造となっていることから、パッケ
ージの厚さ方向における材料のバランス化によって、熱
応力によるパッケージの反りが発生しなくなる。したが
って、半導体チップにクラックが入る等の劣化がなくな
る。
は、半導体チップの上面にインナーリードが張り付けら
れているとともに、半導体チップの下面にはインナーリ
ードと同じ材質となるダミータブが張り付けられ、かつ
インナーリードおよびダミータブの外側には略同じ厚さ
の樹脂が設けられた構造となっていることから、パッケ
ージの厚さ方向における材料のバランス化によって、熱
応力によるパッケージの反りが発生しなくなる。したが
って、半導体チップにクラックが入る等の劣化がなくな
る。
【００１４】本発明の他の実施例による半導体装置、す
なわちダミータブの一面をパッケージ外に露出した構造
の半導体装置は、前記同様にダミータブによってパッケ
ージが反らないようになるとともに、ダミータブが放熱
板としても作用することから、半導体装置の熱特性が向
上する。
なわちダミータブの一面をパッケージ外に露出した構造
の半導体装置は、前記同様にダミータブによってパッケ
ージが反らないようになるとともに、ダミータブが放熱
板としても作用することから、半導体装置の熱特性が向
上する。
【００１５】本発明のＩＣカードにおいては、カード基
材に組み込まれる半導体装置は、金属製のダミータブを
パッケージ内に配していることから、このダミータブが
補強部材として作用するため、カード基材の剛性が高く
なり、ＩＣカードの曲げ強度向上が図れる。
材に組み込まれる半導体装置は、金属製のダミータブを
パッケージ内に配していることから、このダミータブが
補強部材として作用するため、カード基材の剛性が高く
なり、ＩＣカードの曲げ強度向上が図れる。
【００１６】
【実施例】以下図面を参照して本発明の一実施例につい
て説明する。図１は本発明の一実施例による半導体装置
の断面図、図２は本発明の一実施例による半導体装置の
組立状態を示す模式図、図３は同じく半導体装置の組立
においてワイヤボンディングされたリードフレームを示
す断面図、図４は同じく半導体装置の組立においてモー
ルドされたリードフレームを示す断面図、図５は本発明
によるＩＣカードの一部を示す断面図である。
て説明する。図１は本発明の一実施例による半導体装置
の断面図、図２は本発明の一実施例による半導体装置の
組立状態を示す模式図、図３は同じく半導体装置の組立
においてワイヤボンディングされたリードフレームを示
す断面図、図４は同じく半導体装置の組立においてモー
ルドされたリードフレームを示す断面図、図５は本発明
によるＩＣカードの一部を示す断面図である。
【００１７】本発明の半導体装置１は、外観的には図１
に示すように、レジン（熱膨張係数：１４×１０-6／°
Ｃ）で形成されるパッケージ２の周面から複数のリード
３を突出させた形状となっている。リード３は金属製、
たとえばＦｅ−４２Ｎｉ（熱膨張係数：５．３×１０-6
／°Ｃ）からなり、パッケージ２の外の部分（アウター
リード４）は、表面実装に適したガルウィング型となっ
ている。また、前記パッケージ２内には、ＬＳＩ（大規
模集積回路）が形成された半導体チップ５が設けられて
いる。この半導体チップ５の上面は、図示はしないが電
極が設けられている。そして、この半導体チップ５の上
面には、絶縁性の接着体６を介してリード３のインナー
リード７部分が張り付けられている。接着体６は、たと
えば、両面に絶縁性の接着剤を有する厚さ８０μｍのポ
リイミド・フィルムからなっている。また、インナーリ
ード７の内端と、前記半導体チップ５の図示しない電極
は、導電性のワイヤ９で電気的に接続されている。
に示すように、レジン（熱膨張係数：１４×１０-6／°
Ｃ）で形成されるパッケージ２の周面から複数のリード
３を突出させた形状となっている。リード３は金属製、
たとえばＦｅ−４２Ｎｉ（熱膨張係数：５．３×１０-6
／°Ｃ）からなり、パッケージ２の外の部分（アウター
リード４）は、表面実装に適したガルウィング型となっ
ている。また、前記パッケージ２内には、ＬＳＩ（大規
模集積回路）が形成された半導体チップ５が設けられて
いる。この半導体チップ５の上面は、図示はしないが電
極が設けられている。そして、この半導体チップ５の上
面には、絶縁性の接着体６を介してリード３のインナー
リード７部分が張り付けられている。接着体６は、たと
えば、両面に絶縁性の接着剤を有する厚さ８０μｍのポ
リイミド・フィルムからなっている。また、インナーリ
ード７の内端と、前記半導体チップ５の図示しない電極
は、導電性のワイヤ９で電気的に接続されている。
【００１８】一方、これが本発明の特徴の一つである
が、前記半導体チップ５の下面には、絶縁性の接着体１
０を介して板状のダミータブ１１が張り付けられてい
る。この接着体１０は前記接着体６と同様に両面に絶縁
性の接着剤を有する８０μｍの厚さのポリイミド・フィ
ルムからなっている。このダミータブ１１は、前記リー
ド３と同様な材質で形成されているとともに、厚さも同
じとなっている。また、前記インナーリード７の上側お
よびダミータブ１１の下側には、同じ厚さにレジンが設
けられている。ここで、各部の寸法例について説明す
る。前記リード３およびダミータブ１１の厚さはそれぞ
れ１２５μｍ、半導体チップ５の厚さは２８０μｍ、イ
ンナーリード７上およびダミータブ１１下のレジンの厚
さはそれぞれ１９５μｍ、半導体チップ５にインナーリ
ード７およびダミータブ１１を接着する接着体６の厚さ
はそれぞれ８０μｍとなり、パッケージ２の厚さは約１
ｍｍとなっている。そして、表面実装高さとしても１．
２ｍｍ程度になるように設計されている。これによっ
て、パッケージ２の高さ方向の材料の配列は、半導体チ
ップ５に対して上下が対称となり、熱応力的バランスが
保たれるようになっている。したがって、前記パッケー
ジ２の形成時のレジンの熱収縮時、熱応力のアンバラン
スによって半導体チップ５が反るようなことがなくな
る。また、前記ダミータブ１１が強度部材となることか
らパッケージ２の強度も高くなる。
が、前記半導体チップ５の下面には、絶縁性の接着体１
０を介して板状のダミータブ１１が張り付けられてい
る。この接着体１０は前記接着体６と同様に両面に絶縁
性の接着剤を有する８０μｍの厚さのポリイミド・フィ
ルムからなっている。このダミータブ１１は、前記リー
ド３と同様な材質で形成されているとともに、厚さも同
じとなっている。また、前記インナーリード７の上側お
よびダミータブ１１の下側には、同じ厚さにレジンが設
けられている。ここで、各部の寸法例について説明す
る。前記リード３およびダミータブ１１の厚さはそれぞ
れ１２５μｍ、半導体チップ５の厚さは２８０μｍ、イ
ンナーリード７上およびダミータブ１１下のレジンの厚
さはそれぞれ１９５μｍ、半導体チップ５にインナーリ
ード７およびダミータブ１１を接着する接着体６の厚さ
はそれぞれ８０μｍとなり、パッケージ２の厚さは約１
ｍｍとなっている。そして、表面実装高さとしても１．
２ｍｍ程度になるように設計されている。これによっ
て、パッケージ２の高さ方向の材料の配列は、半導体チ
ップ５に対して上下が対称となり、熱応力的バランスが
保たれるようになっている。したがって、前記パッケー
ジ２の形成時のレジンの熱収縮時、熱応力のアンバラン
スによって半導体チップ５が反るようなことがなくな
る。また、前記ダミータブ１１が強度部材となることか
らパッケージ２の強度も高くなる。
【００１９】つぎに、このような半導体装置１の製造方
法について、図２〜図４を参照しながら説明する。最初
に、半導体チップ５，ダミータブ１１，リードフレーム
１５が用意される。リードフレーム１５は、リード３が
形成されたフレームであり、１２５μｍの厚さのＦｅ−
４２Ｎｉで形成されている。そして、このリードフレー
ム１５のインナーリード７部分の下面には、接着体６が
張り付けられている。また、前記ダミータブ１１の上面
にも接着体１０が張り付けられている。前記ダミータブ
１１は図示しないテーブル上に載置され、その後、半導
体チップ５が位置決めされて重ねられ、さらに半導体チ
ップ５上にリードフレーム１５が位置決めされて重ねら
れる。そして、この３者は加熱（３００℃），加圧され
て、図３に示すように一体化される。
法について、図２〜図４を参照しながら説明する。最初
に、半導体チップ５，ダミータブ１１，リードフレーム
１５が用意される。リードフレーム１５は、リード３が
形成されたフレームであり、１２５μｍの厚さのＦｅ−
４２Ｎｉで形成されている。そして、このリードフレー
ム１５のインナーリード７部分の下面には、接着体６が
張り付けられている。また、前記ダミータブ１１の上面
にも接着体１０が張り付けられている。前記ダミータブ
１１は図示しないテーブル上に載置され、その後、半導
体チップ５が位置決めされて重ねられ、さらに半導体チ
ップ５上にリードフレーム１５が位置決めされて重ねら
れる。そして、この３者は加熱（３００℃），加圧され
て、図３に示すように一体化される。
【００２０】つぎに、図３に示すように、半導体チップ
５の図示しない電極と、インナーリード７の先端部分が
導電性のワイヤ９によって電気的に接続される。
５の図示しない電極と、インナーリード７の先端部分が
導電性のワイヤ９によって電気的に接続される。
【００２１】つぎに、図４に示すように、リードフレー
ム１５は、図示しないトランスファモールド装置によっ
てモールドされる。このモールドにおいて、インナーリ
ード７上のモールド空間と、ダミータブ１１下のモール
ド空間の高さが同じであることから、一端側から流入す
るレジンは均等に上下のモールド空間に流れ込み、内部
に気泡（ボイド）の存在しない耐湿性に優れたパッケー
ジが形成されることになる。このモールドによって、前
記ダミータブ１１，半導体チップ５，インナーリード
７，ワイヤ９等はパッケージ２によって封止される。そ
こで、不要リードフレーム部分を切断除去するととも
に、パッケージ２から突出するアウターリード４を成形
することによって、図１に示すようなガルウィング型の
半導体装置１が製造されることになる。
ム１５は、図示しないトランスファモールド装置によっ
てモールドされる。このモールドにおいて、インナーリ
ード７上のモールド空間と、ダミータブ１１下のモール
ド空間の高さが同じであることから、一端側から流入す
るレジンは均等に上下のモールド空間に流れ込み、内部
に気泡（ボイド）の存在しない耐湿性に優れたパッケー
ジが形成されることになる。このモールドによって、前
記ダミータブ１１，半導体チップ５，インナーリード
７，ワイヤ９等はパッケージ２によって封止される。そ
こで、不要リードフレーム部分を切断除去するととも
に、パッケージ２から突出するアウターリード４を成形
することによって、図１に示すようなガルウィング型の
半導体装置１が製造されることになる。
【００２２】このような半導体装置１は、ダミータブの
存在によってパッケージの強度が高くなることから、Ｉ
Ｃカードに組み込まれると、ＩＣカードの曲げ強度を高
めることになる。図５は本発明によるＩＣカード２０の
一部を示す断面図である。ＩＣカード２０は、板状のセ
ンター・コア２１と、その両面を被うオーバーシート２
２とからなるカード基材２３によって構成されている。
また、カード基材２３の一面には二段窪みからなる収容
窪み２４が設けられているとともに、この収容窪み２４
にはＩＣカード・モジュール２５が嵌め込まれている。
ＩＣカード・モジュール２５は、矩形状の配線基板から
なるモジュール基板２６と、このモジュール基板２６の
内面に搭載された半導体装置１とからなっている。半導
体装置１は、そのリード３が前記モジュール基板２６の
内面の配線層２７に電気的に接続されることによって実
装されている。前記モジュール基板２６の露出する外面
には、図示しないコンタクト用電極が設けられている。
このモジュール基板２６は、その内面周縁部分が浅窪み
２９の溝底に接着される。これによってＩＣカード・モ
ジュール２５がカード基材２３に取り付けられることに
なる。前記半導体装置１は本発明によるダミータブ１１
を有する構造となっている。したがって、ダミータブ１
１がパッケージ２の補強部材となるとともに、カード基
材２３の補強部材となることから、ＩＣカード２０は曲
げ応力に対する強度が向上することになる。
存在によってパッケージの強度が高くなることから、Ｉ
Ｃカードに組み込まれると、ＩＣカードの曲げ強度を高
めることになる。図５は本発明によるＩＣカード２０の
一部を示す断面図である。ＩＣカード２０は、板状のセ
ンター・コア２１と、その両面を被うオーバーシート２
２とからなるカード基材２３によって構成されている。
また、カード基材２３の一面には二段窪みからなる収容
窪み２４が設けられているとともに、この収容窪み２４
にはＩＣカード・モジュール２５が嵌め込まれている。
ＩＣカード・モジュール２５は、矩形状の配線基板から
なるモジュール基板２６と、このモジュール基板２６の
内面に搭載された半導体装置１とからなっている。半導
体装置１は、そのリード３が前記モジュール基板２６の
内面の配線層２７に電気的に接続されることによって実
装されている。前記モジュール基板２６の露出する外面
には、図示しないコンタクト用電極が設けられている。
このモジュール基板２６は、その内面周縁部分が浅窪み
２９の溝底に接着される。これによってＩＣカード・モ
ジュール２５がカード基材２３に取り付けられることに
なる。前記半導体装置１は本発明によるダミータブ１１
を有する構造となっている。したがって、ダミータブ１
１がパッケージ２の補強部材となるとともに、カード基
材２３の補強部材となることから、ＩＣカード２０は曲
げ応力に対する強度が向上することになる。
【００２３】
【発明の効果】（１）本発明の半導体装置は、半導体チ
ップの一面にインナーリードを張り付けているととも
に、他面にインナーリードと同じ厚さで同じ材質のダミ
ータブが張り付けられている構造となり、かつインナー
リード上およびダミータブ下には同じ厚さのレジンを配
した構造となっていることから、パッケージの厚さ方向
において半導体チップに対して材料配列が対称となり、
熱応力的バランスが保たれるため、パッケージの反り現
象が起きないという効果が得られる。
ップの一面にインナーリードを張り付けているととも
に、他面にインナーリードと同じ厚さで同じ材質のダミ
ータブが張り付けられている構造となり、かつインナー
リード上およびダミータブ下には同じ厚さのレジンを配
した構造となっていることから、パッケージの厚さ方向
において半導体チップに対して材料配列が対称となり、
熱応力的バランスが保たれるため、パッケージの反り現
象が起きないという効果が得られる。
【００２４】（２）上記（１）により、本発明の半導体
装置は、パッケージの反りが発生しなくなることから、
半導体チップにクラックが入ることもなく、信頼性が向
上するという効果が得られる。
装置は、パッケージの反りが発生しなくなることから、
半導体チップにクラックが入ることもなく、信頼性が向
上するという効果が得られる。
【００２５】（３）上記（１）〜（２）により、本発明
の半導体装置は、半導体チップの下面にダミータブが張
り付けられているが、このダミータブは強度部材として
作用することから、パッケージの強度が向上するという
効果が得られる。
の半導体装置は、半導体チップの下面にダミータブが張
り付けられているが、このダミータブは強度部材として
作用することから、パッケージの強度が向上するという
効果が得られる。
【００２６】（４）本発明のＩＣカードは、ダミータブ
をパッケージ内に有する半導体装置が組み込まれている
ことから、ダミータブがパッケージやカード基材の強度
部材となるため、曲げ応力に対して強いＩＣカードとな
るという効果が得られる。
をパッケージ内に有する半導体装置が組み込まれている
ことから、ダミータブがパッケージやカード基材の強度
部材となるため、曲げ応力に対して強いＩＣカードとな
るという効果が得られる。
【００２７】（５）上記（１）〜（４）により、本発明
によれば、パッケージが反り難い半導体装置および曲げ
強度が高いＩＣカードを提供することができるという相
乗効果が得られる。
によれば、パッケージが反り難い半導体装置および曲げ
強度が高いＩＣカードを提供することができるという相
乗効果が得られる。
【００２８】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない、たとえば、
図６に示すように、前記ダミータブ１１の下面をパッケ
ージ２の外に露出する構造とすれば、このダミータブ１
１が放熱板として作用することから、半導体装置１の熱
特性が向上する。また、この構造はダミータブ１１の下
面側にレジンを設けないことから、パッケージの厚さを
さらに薄くすることができる。
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない、たとえば、
図６に示すように、前記ダミータブ１１の下面をパッケ
ージ２の外に露出する構造とすれば、このダミータブ１
１が放熱板として作用することから、半導体装置１の熱
特性が向上する。また、この構造はダミータブ１１の下
面側にレジンを設けないことから、パッケージの厚さを
さらに薄くすることができる。
【００２９】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるガルウ
ィング型の樹脂封止構造半導体装置およびその半導体装
置を組み込んだＩＣカードの製造技術に適用した場合に
ついて説明したが、それに限定されるものではない。本
発明は少なくとも樹脂封止型半導体装置およびその半導
体装置を組み込んだ薄型電子装置の製造には適用でき
る。
なされた発明をその背景となった利用分野であるガルウ
ィング型の樹脂封止構造半導体装置およびその半導体装
置を組み込んだＩＣカードの製造技術に適用した場合に
ついて説明したが、それに限定されるものではない。本
発明は少なくとも樹脂封止型半導体装置およびその半導
体装置を組み込んだ薄型電子装置の製造には適用でき
る。
【図１】本発明の一実施例による半導体装置の断面図で
ある。
ある。
【図２】本発明の一実施例による半導体装置の組立状態
を示す模式図である。
を示す模式図である。
【図３】本発明の一実施例による半導体装置の組立状態
においてワイヤボンディングされたリードフレームを示
す断面図である。
においてワイヤボンディングされたリードフレームを示
す断面図である。
【図４】本発明の一実施例による半導体装置の組立状態
においてモールドされたリードフレームを示す断面図で
ある。
においてモールドされたリードフレームを示す断面図で
ある。
【図５】本発明のＩＣカードの一部を示す断面図であ
る。
る。
【図６】本発明の他の実施例による半導体装置を示す断
面図である。
面図である。
１…半導体装置、２…パッケージ、３…リード、４…ア
ウターリード、５…半導体チップ、６…接着体、７…イ
ンナーリード、９…ワイヤ、１０…接着体、１１…ダミ
ータブ、１５…リードフレーム、２０…ＩＣカード、２
１…センター・コア、２２…オーバーシート、２３…カ
ード基材、２４…収容窪み、２５…ＩＣカード・モジュ
ール、２６…モジュール基板、２７…配線層、２９…浅
窪み。
ウターリード、５…半導体チップ、６…接着体、７…イ
ンナーリード、９…ワイヤ、１０…接着体、１１…ダミ
ータブ、１５…リードフレーム、２０…ＩＣカード、２
１…センター・コア、２２…オーバーシート、２３…カ
ード基材、２４…収容窪み、２５…ＩＣカード・モジュ
ール、２６…モジュール基板、２７…配線層、２９…浅
窪み。
Claims (5)
- 【請求項１】 樹脂からなるパッケージと、このパッケ
ージの内外に亘って延在する複数の金属製のリードと、
前記パッケージ内の複数のリード部分の一面に接着体を
介して接続される半導体チップと、前記半導体チップの
電極と前記リードを電気的に接続する接続手段とを有す
る半導体装置であって、前記半導体チップのリードが延
在しない面に金属製のダミータブが接着されていること
を特徴とする半導体装置。 - 【請求項２】 前記リードは半導体チップの電極が形成
された上面に接続されているとともに、リードと半導体
チップの電極は導電性のワイヤで接続され、かつ半導体
チップの下面にダミータブが接着されていることを特徴
とする請求項１記載の半導体装置。 - 【請求項３】 前記ダミータブは半導体チップおよびリ
ードとによってバイメタルを構成し、熱によって反らな
いような寸法構成となっていることを特徴とする請求項
１または請求項２記載の半導体装置。 - 【請求項４】 前記ダミータブの一面はパッケージから
露出していることを特徴とする請求項１乃至請求項３記
載の半導体装置。 - 【請求項５】 半導体装置を組み込んでなるＩＣカード
であって、樹脂からなるパッケージと、このパッケージ
の内外に亘って延在する複数の金属製のリードと、前記
パッケージ内の複数のリード部分の一面に接着体を介し
て接続される半導体チップと、前記半導体チップの電極
と前記リードを電気的に接続する接続手段と、前記半導
体チップのリードが延在しない面に接着された金属製の
ダミータブとからなる半導体装置が組み込まれているこ
とを特徴とするＩＣカード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5007642A JPH06216277A (ja) | 1993-01-20 | 1993-01-20 | 半導体装置およびその半導体装置を組み込んだｉｃカード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5007642A JPH06216277A (ja) | 1993-01-20 | 1993-01-20 | 半導体装置およびその半導体装置を組み込んだｉｃカード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06216277A true JPH06216277A (ja) | 1994-08-05 |
Family
ID=11671487
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5007642A Pending JPH06216277A (ja) | 1993-01-20 | 1993-01-20 | 半導体装置およびその半導体装置を組み込んだｉｃカード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06216277A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0865730A2 (en) | 1997-03-18 | 1998-09-23 | Daiwa Seiko Inc. | Fishline guide device for double bearing type reel |
| KR100379558B1 (ko) * | 1999-12-01 | 2003-04-10 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 및 그 제조 방법 |
| CN1315188C (zh) * | 2002-04-19 | 2007-05-09 | 夏普株式会社 | 半导体集成电路装置 |
| KR100723493B1 (ko) * | 2005-07-18 | 2007-06-04 | 삼성전자주식회사 | 와이어 본딩 및 플립 칩 본딩이 가능한 스마트 카드 모듈기판 및 이를 포함하는 스마트 카드 모듈 |
| JP2012023390A (ja) * | 2011-09-22 | 2012-02-02 | Renesas Electronics Corp | 電子装置 |
| US9059128B2 (en) | 2012-04-27 | 2015-06-16 | Mitsubishi Electric Corporation | Semiconductor device having improved thermal properties |
| CN108987415A (zh) * | 2018-06-26 | 2018-12-11 | 武汉华星光电技术有限公司 | 一种阵列基板及其制作方法、触控面板 |
-
1993
- 1993-01-20 JP JP5007642A patent/JPH06216277A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0865730A2 (en) | 1997-03-18 | 1998-09-23 | Daiwa Seiko Inc. | Fishline guide device for double bearing type reel |
| US6053444A (en) * | 1997-03-18 | 2000-04-25 | Diawa Seiko, Inc. | Fishline guide device for double bearing type reel |
| KR100379558B1 (ko) * | 1999-12-01 | 2003-04-10 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 및 그 제조 방법 |
| CN1315188C (zh) * | 2002-04-19 | 2007-05-09 | 夏普株式会社 | 半导体集成电路装置 |
| KR100723493B1 (ko) * | 2005-07-18 | 2007-06-04 | 삼성전자주식회사 | 와이어 본딩 및 플립 칩 본딩이 가능한 스마트 카드 모듈기판 및 이를 포함하는 스마트 카드 모듈 |
| JP2012023390A (ja) * | 2011-09-22 | 2012-02-02 | Renesas Electronics Corp | 電子装置 |
| US9059128B2 (en) | 2012-04-27 | 2015-06-16 | Mitsubishi Electric Corporation | Semiconductor device having improved thermal properties |
| CN108987415A (zh) * | 2018-06-26 | 2018-12-11 | 武汉华星光电技术有限公司 | 一种阵列基板及其制作方法、触控面板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6307257B1 (en) | Dual-chip integrated circuit package with a chip-die pad formed from leadframe leads | |
| KR0179803B1 (ko) | 리드노출형 반도체 패키지 | |
| US5563443A (en) | Packaged semiconductor device utilizing leadframe attached on a semiconductor chip | |
| US5723903A (en) | Thin type semiconductor device, module structure using the device and method of mounting the device on board | |
| US6476474B1 (en) | Dual-die package structure and method for fabricating the same | |
| JP2671922B2 (ja) | 半導体パッケージ | |
| KR100199262B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP2891692B1 (ja) | 半導体装置 | |
| JP2001015679A (ja) | 半導体装置及びその製造方法 | |
| US5929513A (en) | Semiconductor device and heat sink used therein | |
| US6495908B2 (en) | Multi-chip semiconductor package | |
| JPH06216277A (ja) | 半導体装置およびその半導体装置を組み込んだｉｃカード | |
| JPS614254A (ja) | ヒートシンク機能を有する集積回路用パツケージ | |
| US7151013B2 (en) | Semiconductor package having exposed heat dissipating surface and method of fabrication | |
| JP5178213B2 (ja) | 積層型半導体装置と半導体記憶装置 | |
| JP3183064B2 (ja) | 半導体装置 | |
| KR100336147B1 (ko) | 플라스틱 패키지로 패키지된 반도체 장치 및 그의 제조방법 | |
| JPS63310151A (ja) | 集積回路電子部品のチップの支持パッド | |
| JPH10116936A (ja) | 半導体パッケージ | |
| JP3013810B2 (ja) | 半導体装置の製造方法 | |
| JPH04320365A (ja) | 樹脂封止型半導体装置およびメモリカード | |
| JP2934119B2 (ja) | 半導体装置、積層体及びモジュール構造体 | |
| JPH0250438A (ja) | 半導体記憶装置 | |
| JP3288973B2 (ja) | 半導体装置、積層体及びモジュール構造体 | |
| KR100548575B1 (ko) | 반도체 칩 패키지의 제조 방법 |