JPH06161778A

JPH06161778A - マルチフロー命令制御方法及び命令処理装置

Info

Publication number: JPH06161778A
Application number: JP4317474A
Authority: JP
Inventors: Youzou Nakayama; 陽象中山; Sukehiro Ootsuka; 左洋大塚
Original assignee: Fujitsu Ltd; PFU Ltd
Current assignee: Fujitsu Ltd; PFU Ltd
Priority date: 1992-11-26
Filing date: 1992-11-26
Publication date: 1994-06-10

Abstract

(57)【要約】【目的】ハードワイヤード制御方法を用いた命令処理
装置におけるマルチフロー命令の制御方法に関し、ハー
ドワイヤード制御方式の命令処理装置でシステム制御命
令等の複雑な処理を行う場合には、単純な命令の組み合
わせによるシュミレート（模擬）が必要となり、オーバ
ヘッドが生じていた問題の解決を目的とする。【構成】命令の１フロー実行毎にカウントアップし、
最終フローの実行で０に戻るマルチフローカウンタ（Ｍ
ＦＣ）１１と、そのカウント値と命令のオペコードのデ
コード信号により、実行するフローの処理内容を決定す
るデコーダ（ＤＣ２，ＤＣ３）を設け、デコーダ（ＤＣ
２，ＤＣ３）のデコード結果に従い、１フローずつ処理
を実行するよう構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＲＩＳＣ（Ｒｅｄｕｃ
ｅｄＩｎｓｔｒｕｃｔｉｏｎＳｅｔＣｏｍｐｕｔ
ｅｒ：縮小命令セットコンピュータ）アーキテクチャを
用いた命令処理装置に関し、特にハードワイヤード制御
方式を用いた命令処理装置における、マルチフロー命令
の制御方法及び該方法を用いた命令処理装置に関する。

【０００２】

【従来の技術】近年、複雑な命令を削除して、全命令を
シングルフローで実行することにより性能を向上しよう
とする、ＲＩＳＣアーキテクチャに代表されるハードワ
イヤード制御方式の命令処理装置の台頭が著しい。

【０００３】しかしながら、逆に複雑な命令、例えば複
数個のプロセッサを１つのバスに接続するマルチプロセ
ッサ構成の場合のシステム制御命令等（例えば、共有メ
モリへのアクセス命令等）については、ＲＩＳＣアーキ
テクチャを採用した命令処理装置ではそのままではサポ
ートできないことになる。

【０００４】従って、このような複雑命令をサポートし
ようとすると、ソフトウエア上でそれらの命令を、あた
かもその命令がサポートされているかのように、単純な
命令を組み合わせてシュミレート（模擬）する必要が生
じる。

【０００５】一方、従来のＣＩＳＣ（Ｃｏｍｐｌｅｘ
ＩｎｓｔｒｕｃｔｉｏｎＳｅｔＣｏｍｐｕｔｅｒ）ア
ーキテクチャの命令処理装置においては、上記のような
複雑な命令は、マイクロ命令の組合せによるマイクロプ
ログラム制御で実現され、マイクロプログラムの内容に
より種々の複雑な命令に容易に対応できるように構成さ
れている。

【０００６】

【発明が解決しようとする課題】以上説明したように、
ＲＩＳＣアーキテクチャの命令処理装置において、シス
テム制御命令等の複雑な処理を行う場合には、単純な命
令を組み合わせてシュミレート（模擬）する方法を用い
ている。しかし、この方法では、シュミレートのために
オーバヘッドが生じる場合が出てくる。また、ＣＩＳＩ
アーキテクチャで用いられているマイクロプログラム制
御機構を内部に別に設けることは、ハードウエアの増加
と設計の複雑さを増すことになり困難である。

【０００７】本発明は、上記問題点に鑑みなされたもの
であり、ハードワイヤード制御方式の命令処理装置にお
いて、ソフトウエアによるシミュレートや、マイクロプ
ログラム制御を使用することなく、マルチフロー命令を
効果的に処理し得るマルチフロー命令の制御方法及び該
方法を用いた命令処理装置を提供することを目的とす
る。

【０００８】

【課題を解決するための手段】本発明によれば、上述の
目的は前記特許請求の範囲に記載した手段により達成さ
れる。

【０００９】すなわち、請求項１記載の発明について
は、ハードワイヤード制御方式の命令処理装置におい
て、マルチフロー命令を実行する際に、命令の１フロー
実行毎にカウントアップされ最終フローの実行で初期状
態に戻されるフロー計数手段と、上記フロー計数手段の
計数値と命令のデコード信号により命令の処理内容を決
定する制御手段と、プログラムカウンタの更新を最終フ
ローが実行された時にのみ行うＰＣ制御手段とを用いて
マルチフロー命令の処理を行うマルチフロー命令制御方
法である。

【００１０】請求項２記載の発明については、請求項１
記載のマルチフロー命令制御方法を用いた命令処理装置
である。

【００１１】

【作用】請求項１の構成のマルチフロー命令制御方法に
おいては、ハードワイヤード制御方式を用いた命令処理
装置で、ＣＳ命令等のマルチフロー命令を実行するため
に、命令の１フロー実行毎にカウントアップされ最終フ
ローの実行で初期状態に戻される、フロー計数手段とし
てのマルチフローカウンタ（ＭＦＣ）１１と、マルチフ
ローカウンタ（ＭＦＣ）１１のカウント値と命令のオペ
コードにより命令の処理内容を決定する制御手段として
のデコーダ（ＤＣ２，ＤＣ３）を設け、（１）マルチフロー命令の実行に際して、デコーダ（Ｄ
Ｃ２，ＤＣ３）により、実行するフローの処理内容を順
次決定して行くと共に、その処理に必要な処理信号を生
成して、１フローずつ処理を進める。

【００１２】（２）そして、最終フローの処理が実行さ
れた時に、マルチフローカウンタ（ＭＦＣ）１１の内容
を“０”に戻すと共に、プログラムカウンタ（ＰＣ）４
の更新を行い、処理を完了する。

【００１３】このように、本発明によれば、ソフトウエ
アによるシミュレートや、マイクロプログラム制御を必
要とせずに、ＣＳ命令等の複雑な命令を、マルチフロー
にて処理することが可能になる。

【００１４】また、請求項２の構成の命令処理装置にお
いては、請求項１記載のマルチフロー命令制御方法をハ
ードワイヤード制御方式の命令処理装置に使用するもの
である。

【００１５】

【実施例】図１は、本発明の一実施例のシステム構成を
示すブロック図である。請求項１及び２記載の発明に共
通に対応する実施例である。また、図２は、本発明の実
施例によるＣＳ命令の実行状態を示す図である。

【００１６】図１において、１は命令バッファ（ＩＢ）
内の命令のオペコードを解析するデコーダ（ＤＣ１）、
２はＤＣ１からの信号とＭＦＣ１１からの信号によりデ
コード信号を生成するデコーダ（ＤＣ２）、３はＤＣ１
からの信号とＭＦＣ１１からの信号によりデコード信号
を生成するデコーダ（ＤＣ３）、４はプログラムカウン
タ（ＰＣ）、５はＥＸステージにおける最終フローフラ
グ（ＬＦ−ＥＸ）、６はＷＢステージにおける最終フロ
ーフラグ（ＬＦ−ＷＢ）、７は信号（ＷＢ−ＲＥＬ）と
最終フローフラグ（ＬＦ−ＷＢ）からの信号の論理積演
算を行いプログラムカウンタ（ＰＣ）のイネーブル端子
（Ｅ）に信号（ＵＰ−ＤＡＴＥ）を与えるアンド回路、
１０は命令データが格納される命令バッファ（ＩＢ）、
１１はマルチフローカウンタ（ＭＦＣ）、１２は信号
（ＤＣ−ＲＥＬ）と信号（ＬＡＳＴ−ＦＬＯＷ）の論理
積演算を行い命令バッファ（ＩＢ）のイネーブル端子
（Ｅ）に信号を与えるアンド回路を表している。なお、
図中の回路ブロック内の符号Ｅはイネーブル信号端子
を、符号Ｃはソセット入力端子を表している。

【００１７】本発明の実施例について、マルチプロセッ
サ構成において使用される以下の命令を例にとり説明す
る。・コンペア・アンド・スワップ（Ｃｏｍｐａｒｅａｎ
ｄＳｗａｐ）上記の命令（以下、単に「ＣＳ」命令と
も言う）は、複数のプロセッサが共有する共有メモリ上
の、あるデータエリアをプロセッサ間通信のためにアク
セスする命令であり、データエリアの検査とデータの更
新をバスロックして行うものである。

【００１８】なお、本例では、ＣＳ命令を、データフェ
ッチ、データ比較、データストアの３フローで実行する
ものとする。なお、バスロック制御については、本発明
と直接関係がないため省略する。

【００１９】また、本実施例の命令処理装置はパイプラ
イン制御されているものとし、下記３つのステージでを
有するものとする（図２を参照）。・ＤＣステージ：命令のデコードステージ・ＥＸステージ：演算実行ステージ・ＷＢステージ：演算書き込みステージさらに、プログラムカウンタ（ＰＣ）４の更新は命令の
実行終了時に行われるものとする。すなわち、ＷＢステ
ージを、バイプラインインターロックや、命令の実行の
キャンセルなしに実行した場合に、プログラムカウンタ
（ＰＣ）４の更新が行われるものとする。

【００２０】以下、図１の実施例の動作について説明す
る。（１）命令バッファ（ＩＢ）１０内に存在する実行可能
な命令のオペコードを、デコーダ（ＤＣ１）でデータ解
析し、ＣＳ命令であることを認識する。また、この時、
前命令のＤＣステージは終了しているため、マルチフロ
ーカウンタ（ＭＦＣ）１１のフローカウント値は“０”
である。

【００２１】（２）デコーダ（ＤＣ２）では、ＣＳ命令
で、かつ、フローカウント値＝０の条件で、データフェ
ッチ実行のための各種デコード信号を生成する。（３）デコーダ（ＤＣ３）では条件が成立せず信号（Ｌ
ＡＳＴ−ＦＬＯＷ）はオフである。なぜなら、デコーダ
（ＤＣ３）は、ＣＳ命令で、かつフローカウント値＝２
の条件で、最終フローの検出を行うものであり、フロー
カウント値＝０の時は、この条件は成立せず、信号（Ｌ
ＡＳＴ−ＦＬＯＷ）はオフである。

【００２２】（４）パイプラインインターロック条件が
無ければ、フローカウント値＝０のデコードをリリース
（実行を完了して次のステージに進める状態）する。こ
の場合、信号（ＤＣ−ＲＥＬ）がオンとなる（各ステー
ジのリリース信号の制御については、パイプライン制御
そのものの技術範囲に属し、本発明には直接関係しない
ので省略する）。この時、信号（ＬＡＳＴ−ＦＬＯＷ）
がオフのため、命令バッファ（ＩＢ）１０は更新されな
い。また、マルチフローカウンタ（ＭＦＣ）１１は１だ
けカウントアップする。

【００２３】（５）上記（４）項の処理により、マルチ
フローカウンタ（ＭＦＣ）１１のフローカウント値＝１
となる。デコーダ（ＤＣ２）では、ＣＳ命令でかつフロ
ーカウント値＝１の条件で、フェッチデータ比較のため
の各種デコード信号を生成する。

【００２４】（６）デコーダ（ＤＣ３）では、条件が成
立せず、信号（ＬＡＳＴ−ＦＬＯＷ）はオフである。（７）パイプラインインターロック条件が無ければ、フ
ローカウント値＝１のデコードをリリースする。この
時、信号（ＬＡＳＴ−ＦＬＯＷ）がオフのため、命令バ
ッファ（ＩＢ）１０は更新されない。また、マルチフロ
ーカウンタ（ＭＦＣ）１１は１だけカウントアップす
る。

【００２５】（８）上記（７）項の処理により、マルチ
フローカウンタ（ＭＦＣ）１１のフローカウント値＝２
となる。デコーダ（ＤＣ３）では、ＣＳ命令でかつフロ
ーカウント値＝２の条件で、データストアのための各種
デコード信号を生成する。

【００２６】（９）デコーダ（ＤＣ３）では、ＣＳ命令
で、かつフローカウント値＝２の条件で、最終フローの
検出を行う。フローカウント値＝２であるため、信号
（ＬＡＳＴ−ＦＬＯＷ）がオンとなる。

【００２７】（１０）パイプラインインターロック条件
が無ければ、フローカウント値＝２のデコードをリリー
スする。この時、信号（ＬＡＳＴ−ＦＬＯＷ）がオンの
ため、命令バッファ（ＩＢ）１０は次に実行すべき命令
に更新される。また、マルチフローカウンタ（ＭＦＣ）
１１は、信号（ＬＡＳＴ−ＦＬＯＷ）がオンのため
“０”にクリアされる。

【００２８】（１１）最終フローのＤＣステージがリリ
ースされると、ＥＸステージの最終フローフラグ（ＬＦ
−ＥＸ）５がセットされる。（１２）最終フローのＥＸステージがリリース（ＥＸ−
ＲＥＬがオン）されると、ＷＢステージの最終フローフ
ラグ（ＬＦ−ＷＢ）６がセットされる。

【００２９】（１３）最終フローフラグ（ＬＦ−ＷＢ）
６がセットされ、かつＷＢステージがリリース（ＷＢ−
ＲＥＬオン）されると、プログラムカウンタ（ＰＣ）４
の更新許可信号である信号（ＰＣ−ＵＰＤＡＴＥ）がオ
ンとなり、プログラムカウンタ（ＰＣ）４の内容は次に
実行される命令のアドレスに更新される。

【００３０】以上説明した処理の実行状態は、図２のタ
イムチャートに示される。すなわち、図２においては、
ＣＳ命令が、上述のごとく、３つの処理フローで実行さ
れることが示され、また、フロー０はデータフェッチの
処理フローであり、ＤＣ（０）、ＥＸ（０）、ＷＢ
（０）の各ステージで構成され、時刻ｔ１から開始さ
れ、フロー１はデータ比較の処理フローであり、ＤＣ
（１）、ＥＸ（１）、ＷＢ（１）の各ステージで構成さ
れ、時刻ｔ２から開始され、最終のフロー２はデータス
トアの処理フローであり、ＤＣ（２）、ＥＸ（２）、Ｗ
Ｂ（２）の各ステージで構成され、時刻ｔ３から開始さ
れることが示される。

【００３１】また、フロー０，１，２の処理の進行状態
と、マルチフローカウンタ（ＭＦＣ）１１のカウント状
態及びプログラムカウンタ（ＰＣ）４の更新タイミング
がそれぞれ示される。

【００３２】以上、本発明の実施例について説明した
が、本発明の方法は、ＣＳ命令の実行の場合に限らず、
パイプライン処理を特殊制御する場合に広く使用できる
ものである。

【００３３】例えば、命令処理装置に使用するプロセッ
サのバードウエアを構成する場合に、チップ分割等のイ
ンプリメント上の制約で、パイプライン処理を特殊制御
する必要がある場合に容易に用いることができる。

【００３４】

【発明の効果】以上説明したように、本発明によれば、
ハードワイヤード制御方式の命令処理装置において、フ
ローカウンタと、いくつかのデコーダという僅かなハー
ドウエアを追加するだけで、例えばＣＳ命令のごとき複
雑な命令を、パイプライン制御の変更なしに実現できる
ことになる。従って、ソフトウエアによるシミュレート
や、マイクロプログラム制御を使用する必要がなくな
る。

【００３５】また、本発明で用いた方法は、ハードウエ
ア上の制約等でパイプラインの特殊制御が必要な場合に
も効果的に使用できる。

【図面の簡単な説明】

【図１】本発明の一実施例のシステム構成を示すブロッ
ク図である。

【図２】本発明の実施例によるＣＳ命令の実行状態を示
す図である。

【符号の説明】

１デコーダ（ＤＣ１）２デコーダ（ＤＣ２）３デコーダ８ＤＣ３）４プログラムカウンタ（ＰＣ）５最終フローフラグ（ＬＦ−ＥＸ）６最終フローフラグ（ＬＦ−ＷＢ）７アンド回路１０命令バッファ（ＩＢ）１１マルチフローカウンタ（ＭＦＣ）１２アンド回路

Claims

【特許請求の範囲】

【請求項１】ハードワイヤード制御方式の命令処理装
置において、マルチフロー命令を実行する際に、命令の１フロー実行毎にカウントアップされ最終フロー
の実行で初期状態に戻されるフロー計数手段と、上記フロー計数手段の計数値と命令のデコード信号によ
り命令の処理内容を決定して実行する制御手段と、プログラムカウンタの更新を最終フローが実行された時
にのみ行うＰＣ制御手段とを用いてマルチフロー命令の
処理を行うことを特徴とするマルチフロー命令制御方
法。
【請求項２】請求項１記載のマルチフロー命令制御方
法を用いたことを特徴とする命令処理装置。