JPH01286030A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH01286030A JPH01286030A JP11664288A JP11664288A JPH01286030A JP H01286030 A JPH01286030 A JP H01286030A JP 11664288 A JP11664288 A JP 11664288A JP 11664288 A JP11664288 A JP 11664288A JP H01286030 A JPH01286030 A JP H01286030A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- composite
- instructions
- register
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012545 processing Methods 0.000 claims abstract description 15
- 150000001875 compounds Chemical class 0.000 claims description 20
- 230000010365 information processing Effects 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 6
- 239000002131 composite material Substances 0.000 abstract 8
- 238000001514 detection method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理装置に関する。
（従来の技術）
従来の情報処理装置は、個々の命令に対して命令のデコ
ードを行ない、命令ごとに個別の処理な 行なっ
ていた。すなわち、命令取出しユニットより命令レジス
タに取り出された命令は、個々の命令対応に処理シーケ
ンスを発生する命令解読ユニットによって命令がデコー
ドされ、命令処理ユニットにて命令実行されていた。
ードを行ない、命令ごとに個別の処理な 行なっ
ていた。すなわち、命令取出しユニットより命令レジス
タに取り出された命令は、個々の命令対応に処理シーケ
ンスを発生する命令解読ユニットによって命令がデコー
ドされ、命令処理ユニットにて命令実行されていた。
（発明が解決しようとする課題）
上述した従来の情報処理装置は、個々の命令に対応して
処理シーケンスを生成する命令解読ユニットが必要であ
ったが、命令によっては制御シーケンスの一部を他の命
令と共用できるものがあるし、さらに、他の命令を複数
個組合せることで実現できる複合命令（例えば、複数の
レジスタのロード、ストア命令、四則演算に分解できる
ような演算命令等）も有り得、このような複合命令に対
して個別の命令処理シーケンスを生成することは、命令
解読ユニットを複雑化させてハードウェア量の増加を招
き、また回路の複雑化に伴ない、回路遅延が増大し、装
置の性能を低下させてしまう。
処理シーケンスを生成する命令解読ユニットが必要であ
ったが、命令によっては制御シーケンスの一部を他の命
令と共用できるものがあるし、さらに、他の命令を複数
個組合せることで実現できる複合命令（例えば、複数の
レジスタのロード、ストア命令、四則演算に分解できる
ような演算命令等）も有り得、このような複合命令に対
して個別の命令処理シーケンスを生成することは、命令
解読ユニットを複雑化させてハードウェア量の増加を招
き、また回路の複雑化に伴ない、回路遅延が増大し、装
置の性能を低下させてしまう。
上記のような問題点に対して、近年複合命令のような他
の基本的な命令の組合せによって実現可能な命令等を削
減することによってハードウェアの複雑さを制限し、こ
のことによって回路遅延を小さくし、情報処理装置の性
能向上をはかろうとする縮小命令セット（ＲｌｓＣ）の
考えを用いた情報処理装置があられれてきている。しか
し、ＲＩＳＣ計算機においても、命令の種類数の制限に
よって記述性が低下し、ソフトウェアの負荷が増大する
とか、プログラムサイズが大きくなってしまうといフた
欠点がある。
の基本的な命令の組合せによって実現可能な命令等を削
減することによってハードウェアの複雑さを制限し、こ
のことによって回路遅延を小さくし、情報処理装置の性
能向上をはかろうとする縮小命令セット（ＲｌｓＣ）の
考えを用いた情報処理装置があられれてきている。しか
し、ＲＩＳＣ計算機においても、命令の種類数の制限に
よって記述性が低下し、ソフトウェアの負荷が増大する
とか、プログラムサイズが大きくなってしまうといフた
欠点がある。
（課題を解決するための手段〕
本発明の情報処理装置は、
命令レジスタ中の命令が他の命令の組合せによって同一
の処理が実現できる複合命令であることを検出する検出
手段と、 該検出手段によって複合命令であると検出された命令を
同一の処理を実現する複数の命令に分解する分解手段と
、 通常は命令レジスタ中の命令を選択し、検出手段の検出
出力により分解された命令を選択し、命令解読手段に出
力する選択手段を有する。
の処理が実現できる複合命令であることを検出する検出
手段と、 該検出手段によって複合命令であると検出された命令を
同一の処理を実現する複数の命令に分解する分解手段と
、 通常は命令レジスタ中の命令を選択し、検出手段の検出
出力により分解された命令を選択し、命令解読手段に出
力する選択手段を有する。
（作用〕
したがって、複合命令に対する処理シーケンスを生成す
る回路を有することなく、複合命令の処理を実現でき、
命令解読ユニットの構造が簡単化され、ハードウェア量
が制限されるとともに、回路遅延が小さくなる。
る回路を有することなく、複合命令の処理を実現でき、
命令解読ユニットの構造が簡単化され、ハードウェア量
が制限されるとともに、回路遅延が小さくなる。
（実施例〕
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の情報処理装置の一実施例の要部のブロ
ック図である。
ック図である。
命令取り出しユニット１は主記憶装置（図示せず）より
、実行すべき命令を信号線１０１を介して取り出し、命
令レジスタ２に格納する。複合命令制御回路３は複合命
令検出回路３１とカウンタ３２とからなり、信号線２０
１を介して供給される命令レジスタｚ中の命令が他の命
令の組合せによって同一の処理が実現できる複合命令で
あることを複合命令検出回路３１で検出し、またカウン
タ３２に命令の分解数をセットする。また、複合命令制
御回路３は、複合命令であわば制御線３０１を介して命
令レジスタ２の内容を保持し、後続命令の取り出しを抑
制する。命令分解デコーダ４は、複合命令検出回路３１
にて複合命令が検出されると、命令レジスタ２の内容と
信号線３０３を介して供給されるカウンタ３２の内容を
もとに同一の処理を実現する複数の命令に分解する。命
令セレクタ５は通常は信号線２０１により供給される命
令レジスタ２に保持されている命令を選択し、複合命令
検出回路３１にて複合命令が検出されたことが信号線３
０２で報告されると信号線４０１を介して出力される分
解された命令を選択し、信号線５０１により命令解読ユ
ニット６へ送出する。命令解読ユニット６は信号線５０
１により送出されてきた命令を解読し、信号線１ｉ０１
により命令実行ユニット７に送り、命令が実行される。
、実行すべき命令を信号線１０１を介して取り出し、命
令レジスタ２に格納する。複合命令制御回路３は複合命
令検出回路３１とカウンタ３２とからなり、信号線２０
１を介して供給される命令レジスタｚ中の命令が他の命
令の組合せによって同一の処理が実現できる複合命令で
あることを複合命令検出回路３１で検出し、またカウン
タ３２に命令の分解数をセットする。また、複合命令制
御回路３は、複合命令であわば制御線３０１を介して命
令レジスタ２の内容を保持し、後続命令の取り出しを抑
制する。命令分解デコーダ４は、複合命令検出回路３１
にて複合命令が検出されると、命令レジスタ２の内容と
信号線３０３を介して供給されるカウンタ３２の内容を
もとに同一の処理を実現する複数の命令に分解する。命
令セレクタ５は通常は信号線２０１により供給される命
令レジスタ２に保持されている命令を選択し、複合命令
検出回路３１にて複合命令が検出されたことが信号線３
０２で報告されると信号線４０１を介して出力される分
解された命令を選択し、信号線５０１により命令解読ユ
ニット６へ送出する。命令解読ユニット６は信号線５０
１により送出されてきた命令を解読し、信号線１ｉ０１
により命令実行ユニット７に送り、命令が実行される。
なお、カウンタ３２は分解された命令が命令解読ユニッ
ト６に送出されるたびに減じられる。そして、命令分解
処理の完了はカウンタ３２が０になっとことによって検
出され、制御線３０１を介して命令レジスタ２の保持を
解除し、命令セレクタ５が命令レジスタ２の内容を選択
し、信号線５０１に送るように動作する。
ト６に送出されるたびに減じられる。そして、命令分解
処理の完了はカウンタ３２が０になっとことによって検
出され、制御線３０１を介して命令レジスタ２の保持を
解除し、命令セレクタ５が命令レジスタ２の内容を選択
し、信号線５０１に送るように動作する。
以上説明したように本発明は、他の複数個の命令によっ
て同一の処理が実現出来るような複合命令を複数の基本
的な処理を行なう命令に分解し、該命令を命令解読ユニ
ットに供給することにより、該複合命令に対する処理シ
ーケンスを生成する回路を有することなく、該複合命令
の処理を実現することができ、このことによって命令解
読ユニットの構造を簡単にすることができハードウェア
量を削減することができ、また構造のＭ単化により回路
遅延が小さくでき性能向上をはかることができ、また、
逆に少ないハードウェアの追加で命令の種類の追加が可
能であり、プログラムの記述性が向上し゛、ソフトウェ
アの負荷が減じ、プログラムが主記憶に占めるサイズを
小さくさせることができる効果がある。
て同一の処理が実現出来るような複合命令を複数の基本
的な処理を行なう命令に分解し、該命令を命令解読ユニ
ットに供給することにより、該複合命令に対する処理シ
ーケンスを生成する回路を有することなく、該複合命令
の処理を実現することができ、このことによって命令解
読ユニットの構造を簡単にすることができハードウェア
量を削減することができ、また構造のＭ単化により回路
遅延が小さくでき性能向上をはかることができ、また、
逆に少ないハードウェアの追加で命令の種類の追加が可
能であり、プログラムの記述性が向上し゛、ソフトウェ
アの負荷が減じ、プログラムが主記憶に占めるサイズを
小さくさせることができる効果がある。
第１図は本発明の情報処理装置の一実施例を示すブロッ
ク図である。 １・・・命令取出しユニット、 ２・・・命令レジスタ、 ３・・・複合命令制御回路、 ３１−・・複合命令検出回路、 ３２−・・カウンタ、 ４・・・命令分解デコーダ、 ５・・・命令セレクタ、 ６・・・命令解読ユニット、 ７・・・命令実行ユニット。 特許出願人 甲府日本電気株式会社
ク図である。 １・・・命令取出しユニット、 ２・・・命令レジスタ、 ３・・・複合命令制御回路、 ３１−・・複合命令検出回路、 ３２−・・カウンタ、 ４・・・命令分解デコーダ、 ５・・・命令セレクタ、 ６・・・命令解読ユニット、 ７・・・命令実行ユニット。 特許出願人 甲府日本電気株式会社
Claims (1)
- 【特許請求の範囲】 １、情報処理装置において、 命令レジスタ中の命令が他の命令の組合せによって同一
の処理が実現できる複合命令であることを検出する検出
手段と、 該検出手段によって複合命令であると検出された命令を
同一の処理を実現する複数の命令に分解する分解手段と
、 通常は命令レジスタ中の命令を選択し、検出手段により
複合命令であることが検出されると分解された命令を選
択し、命令解読手段に出力する選択手段を有することを
特徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11664288A JPH01286030A (ja) | 1988-05-12 | 1988-05-12 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11664288A JPH01286030A (ja) | 1988-05-12 | 1988-05-12 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01286030A true JPH01286030A (ja) | 1989-11-17 |
Family
ID=14692262
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11664288A Pending JPH01286030A (ja) | 1988-05-12 | 1988-05-12 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01286030A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04260930A (ja) * | 1991-01-21 | 1992-09-16 | Mitsubishi Electric Corp | データ処理装置 |
| JPH06161778A (ja) * | 1992-11-26 | 1994-06-10 | Fujitsu Ltd | マルチフロー命令制御方法及び命令処理装置 |
| JPH08504977A (ja) * | 1992-09-29 | 1996-05-28 | セイコーエプソン株式会社 | スーパースカラ・マイクロプロセサにおけるロード及び／又はストア動作を扱うシステム及び方法 |
| US5870596A (en) * | 1991-01-21 | 1999-02-09 | Mitsubishi Denki Kabushiki Kaisha | Data processor allowing multifunctional instruction execution |
| JP2001142691A (ja) * | 1999-11-11 | 2001-05-25 | Fujitsu Ltd | 処理装置 |
| US6708289B1 (en) | 1998-03-31 | 2004-03-16 | Seiko Epson Corporation | Microcomputer, electronic equipment and debugging system |
| US7047443B2 (en) | 1998-03-31 | 2006-05-16 | Seiko Epson Corporation | Microcomputer, electronic equipment and debugging system |
-
1988
- 1988-05-12 JP JP11664288A patent/JPH01286030A/ja active Pending
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5870596A (en) * | 1991-01-21 | 1999-02-09 | Mitsubishi Denki Kabushiki Kaisha | Data processor allowing multifunctional instruction execution |
| JPH04260930A (ja) * | 1991-01-21 | 1992-09-16 | Mitsubishi Electric Corp | データ処理装置 |
| JP2000148493A (ja) * | 1992-09-29 | 2000-05-30 | Seiko Epson Corp | コンピュ―タシステム |
| JP2000148481A (ja) * | 1992-09-29 | 2000-05-30 | Seiko Epson Corp | コンピュ―タシステム |
| JP2000148491A (ja) * | 1992-09-29 | 2000-05-30 | Seiko Epson Corp | マイクロコンピュ―タシステム |
| JP2000148483A (ja) * | 1992-09-29 | 2000-05-30 | Seiko Epson Corp | コンピュ―タシステム |
| JP2000148490A (ja) * | 1992-09-29 | 2000-05-30 | Seiko Epson Corp | コンピュ―タシステム |
| JP2000148492A (ja) * | 1992-09-29 | 2000-05-30 | Seiko Epson Corp | コンピュ―タシステム |
| JPH08504977A (ja) * | 1992-09-29 | 1996-05-28 | セイコーエプソン株式会社 | スーパースカラ・マイクロプロセサにおけるロード及び／又はストア動作を扱うシステム及び方法 |
| JPH06161778A (ja) * | 1992-11-26 | 1994-06-10 | Fujitsu Ltd | マルチフロー命令制御方法及び命令処理装置 |
| US6708289B1 (en) | 1998-03-31 | 2004-03-16 | Seiko Epson Corporation | Microcomputer, electronic equipment and debugging system |
| WO2004075059A1 (ja) * | 1998-03-31 | 2004-09-02 | Makoto Kudo | マイクロコンピュータ、電子機器及びデバッグシステム |
| US7047443B2 (en) | 1998-03-31 | 2006-05-16 | Seiko Epson Corporation | Microcomputer, electronic equipment and debugging system |
| US7100086B1 (en) | 1998-03-31 | 2006-08-29 | Seiko Epson Corporation | Microcomputer, electronic equipment and debugging system |
| US7114101B2 (en) | 1998-03-31 | 2006-09-26 | Seiko Epson Corporation | Microcomputer, electronic equipment and debugging system |
| JP2001142691A (ja) * | 1999-11-11 | 2001-05-25 | Fujitsu Ltd | 処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2500036B2 (ja) | ハイブリッドパイプライン接続プロセッサおよびその処理方法 | |
| US20020169942A1 (en) | VLIW processor | |
| EP0426393A2 (en) | Instructing method and execution system | |
| JPH11282679A (ja) | 演算処理装置 | |
| JPH02226420A (ja) | 浮動小数点演算実行装置 | |
| US5095426A (en) | Data processing system for effectively handling exceptions during execution of two different types of instructions | |
| US4954947A (en) | Instruction processor for processing branch instruction at high speed | |
| JPH03286332A (ja) | デジタルデータ処理装置 | |
| US7043625B2 (en) | Method and apparatus for adding user-defined execution units to a processor using configurable long instruction word (CLIW) | |
| JPH01286030A (ja) | 情報処理装置 | |
| US5253349A (en) | Decreasing processing time for type 1 dyadic instructions | |
| JP3212213B2 (ja) | データ処理装置 | |
| EP0650612B1 (en) | Fast instruction decoding in a pipeline processor | |
| JP2538053B2 (ja) | 制御装置 | |
| US6981130B2 (en) | Forwarding the results of operations to dependent instructions more quickly via multiplexers working in parallel | |
| JPS59114677A (ja) | ベクトル処理装置 | |
| KR100188374B1 (ko) | 연산처리장치 | |
| JP3511691B2 (ja) | 演算処理装置 | |
| JP3062892B2 (ja) | 演算処理装置 | |
| JP2925842B2 (ja) | パイプライン処理装置 | |
| JP2583614B2 (ja) | ベクトル演算装置 | |
| EP0862112A2 (en) | Data processing system having an instruction pipeline | |
| JPH0353322A (ja) | 情報処理装置 | |
| JPH1139161A (ja) | プロセッサ装置 | |
| JPH02219173A (ja) | 複数命令の並列処理を行なう中央処理装置 |