[go: up one dir, main page]

JPH06102537A - アクティブマトリクス型液晶表示素子 - Google Patents

アクティブマトリクス型液晶表示素子

Info

Publication number
JPH06102537A
JPH06102537A JP25253192A JP25253192A JPH06102537A JP H06102537 A JPH06102537 A JP H06102537A JP 25253192 A JP25253192 A JP 25253192A JP 25253192 A JP25253192 A JP 25253192A JP H06102537 A JPH06102537 A JP H06102537A
Authority
JP
Japan
Prior art keywords
electrode
liquid crystal
capacitance
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP25253192A
Other languages
English (en)
Inventor
Yoshihiro Asai
義裕 浅井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP25253192A priority Critical patent/JPH06102537A/ja
Publication of JPH06102537A publication Critical patent/JPH06102537A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • G02F1/134354—Subdivided pixels, e.g. for grey scale or redundancy the sub-pixels being capacitively coupled

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【目的】 ＴＦＴの動作特性及び信頼性の低下を避けつ
つ材料コストの低廉な誘電体膜を用いて簡易な製造工程
により形成できる制御容量を具備して、良好な視野角特
性を実現したアクティブマトリックス型液晶表示素子を
提供する。 【構成】 ＴＦＴ５に接続された第１の副画素電極１
と、この第１の副画素電極１との平面的な接触および重
複を避けて第１の副画素電極と隣り合うように配設され
ＴＦＴ５のゲート絶縁膜２７と同一の材質からなる誘電
体１７と容量用電極１５とで電気容量１９を形成しこの
電気容量１９を介してＴＦＴ５に接続された第２の副画
素電極３とに 2分割された画素電極を具備することで視
角特性を向上させたアクティブマトリックス型液晶表示
素子。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、薄膜トランジスタを画
素アレイのスイッチング素子として用いたアクティブマ
トリクス型液晶表示素子に関する。
【０００２】
【従来の技術】電子機器の小型化や軽量化および低消費
電力化が近年進められているが、ディスプレイデバイス
の分野においてもＣＲＴ（Cathode Ray Tube）に代替す
る小型、軽量、低消費電力のディスプレイデバイスとし
て、フラットパネルディスプレイの研究・開発が盛んに
行なわれている。このなかでも、特に液晶表示素子は、
大面積表示が可能であることや、フルカラー化が可能で
あること、および低電流・低電圧動作のディスプレイデ
バイスであること等の特長を有している。
【０００３】そのような液晶表示素子としては、目的に
応じて様々な動作方式のものが用いられるが、なかでも
アクティブマトリックス型液晶表示素子はフルカラーの
動画表示を高解像度で行なうことが可能である等の特長
を有しており、注目を集めている。
【０００４】アクティブマトリックス型液晶表示素子
は、マトリックス状に配置した電極の交差部分ごとに一
画素を配置し、その一画素ごとにスイッチング素子を配
設して、このスイッチング素子で接続された画素を個別
に駆動制御するものである。
【０００５】このようなアクティブマトリックス方式の
液晶表示素子は、スイッチング素子として用いられる素
子によってダイオードのような非線形素子を用いた非線
形素子型と薄膜トランジスタ（Thin Film Transistor：
ＴＦＴ、以下ＴＦＴと略称）型とに分類できるが、この
うち特にＴＦＴ型の研究・開発が盛んに行なわれて既に
実用に供されているものもある。
【０００６】しかしながら、液晶表示装置は一般的にＣ
ＲＴなどに比べて視野角が狭いという欠点を有してい
る。そこでこのような視角特性を改善するために種々の
技術が考案されている。
【０００７】視角特性の改善を企図した従来の技術に係
る液晶表示装置としては、例えば特開平２−１２号公報
に開示された液晶表示装置がある。図７はその構成を簡
略化して等価回路で示したものである。
【０００８】図７において、一画素は第１の画素領域７
０１と第２の画素領域７０３の 2つの画素領域から構成
されている。両画素領域は共通のＴＦＴ７０５に接続さ
れている。このＴＦＴ７０５は、交差して配置された走
査線７０７と信号線７０９との各交差部ごとに設けられ
ている。ＴＦＴ７０５のゲートは行ごとに走査線７０７
に接続され、ＴＦＴ７０５のドレインは列ごとに信号線
７０９に接続され、ＴＦＴ７０５のソースは画素電極７
１１に接続されている。
【０００９】そして第１の画素領域７０１では、画素電
極７１１と対向電極７１３との間に液晶層７１５が挟持
され、第１の液晶容量７１７が形成される。また第２の
画素領域７０３では、画素電極７１１と対向電極７１３
との間に誘電体膜７１９および液晶層７１５が挟持され
て、第２の液晶容量７２１と、画素電極７１１および誘
電体膜７１９から形成される電気容量、すなわち第２の
液晶容量７２１に印加される電圧を分圧して制御する制
御容量７２３とが、直列に接続されるように形成されて
いる。
【００１０】このような液晶表示素子においては、ＴＦ
Ｔ７０５のゲートに走査線選択電圧（Ｖg.on）が印加さ
れている期間（スイッチング期間）に、画素電極７１１
の電位が映像信号電極と同電位に設定され、ＴＦＴ７０
５のゲートに走査線非選択電圧（Ｖg.off ）が印加され
ている期間（保持期間）には、画素電極７１１がこの電
位を保持する。そして第１の画素領域７０１では画素電
極７１１と対向電極７１３との電位差が第１の液晶容量
７１７に印加される。一方、第２の画素領域７０３では
画素電極７１１と対向電極７１３との間の電位差を第２
の液晶容量７２１と制御容量７２３とによって容量分割
された電圧が第２の液晶容量７２１に印加される。
【００１１】このように、特開平 2−12号公報に開示さ
れた液晶表示装置は、一画素を透過率の異なる 2つの画
素領域７０１、７０３から構成し、その 2つの画素領域
どうしが互いの視野角を補い合うようにすることで、視
角特性の向上を図ろうとするものである。
【００１２】図８はそのような液晶表示装置のアレイ基
板上における一画素の平面的構成を示す図である。また
図９は図８におけるＡ−Ａ´断面を示す図である。
【００１３】図８、図９に示すように、ガラス基板７０
０上には交差する走査線７０７と信号線７０９の各交差
部分ごとにＴＦＴ７０５が設けられている。
【００１４】ＴＦＴ７０５の半導体層７２５にはゲー
ト、ソース、ドレインが形成されている。そのゲートは
走査線７０７と一体形成されたゲート電極７２７に、ド
レインは信号線７０９と一体形成されたドレイン電極７
２９に、ソースは画素電極７１１と一体形成されたソー
ス電極７３１に各々接続されている。
【００１５】このようなアクティブマトリックス型液晶
表示素子においては、第２の画素領域７０３は図８に斜
線を付して示すように画素電極７１１上に誘電体膜７１
９を形成した領域であり、第１の画素領域７０１はその
外側の画素電極７１１上の誘電体膜７１９が形成されて
いない領域である。またアレイ基板の主面側には液晶層
７１５に接するように配向膜７３３が形成されている。
【００１６】一方、対向基板側は、ガラス基板７３７上
に対向電極７３９とその上を覆うように配向膜７４１と
が配設されている。
【００１７】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の液晶表示素子においては、ＴＦＴ７０５を形
成した後に別の工程で別の材質の誘電体膜７１９を形成
していたので、この誘電体膜７１９を形成する工程中に
加熱されてＴＦＴ３の動作特性及び信頼性が著しく低下
するという問題があった。また、このような誘電体膜７
１９を形成する工程や誘電体膜を用いることに起因し
て、製造工程が煩雑で材料コストも高価なものとなって
しまうという問題があった。
【００１８】一方、前記のようなＴＦＴ７０５の動作特
性及び信頼性の低下を避けるためには、そのＴＦＴ７０
５のゲート絶縁膜７４３や半導体層７２５を形成した場
合よりも低い温度で誘電体膜７１９を形成しなければな
らない。このため誘電体膜７１９には例えばピンホール
欠陥のような膜の絶縁不良が発生して、良好な絶縁性が
得られず制御容量７２３の層間ショートが多発し、この
ような層間ショートにより他の正常画素とは異なった電
圧印加が行なわれて、その画素だけが他の正常画素とは
異なった表示状態に視認されて、画素欠陥となって観測
されるという問題があった。
【００１９】また、上記のような技術の他にも、例えば
誘電体膜７１９の膜厚や材質を種々変更することによっ
て、それを用いた制御容量７２３の容量値を種々に設定
する技術や、容量制御用の電気容量を対向基板側に配置
する技術も考案されたが、このような誘電体膜７１９の
膜厚の制御や材質の変更は実際の製造に当たっては容易
ではなく、また対向基板側に新たに容量制御用の電気容
量を配置してこれを超微細なＴＦＴアレイに正確にアラ
イメントすることは非常に困難なものであり、その結
果、製造工程が煩雑で材料コストも高価なものとなって
しまうという問題があった。
【００２０】本発明はこのような問題を解決するために
成されたものである。その目的は、簡易な製造工程によ
り形成でき、かつＴＦＴの動作特性及び信頼性の低下を
避けることができ材料コストも低廉な誘電体膜を用いた
制御容量を具備して良好な視野角特性を実現したアクテ
ィブマトリックス型液晶表示素子を提供することにあ
る。
【００２１】
【課題を解決するための手段】第１の発明のアクティブ
マトリクス型液晶表示素子は、列設された走査線とこれ
にマトリックス状に交差するように列設された信号線と
前記走査線および前記信号線に接続された薄膜トランジ
スタ素子とこれに接続された画素電極とこれに対向する
対向電極と前記画素電極および前記対向電極の間に挟持
された液晶層とを有する液晶表示素子において、前記薄
膜トランジスタ素子に接続された第１の副画素電極と、
前記第１の副画素電極との平面的な接触および重複を避
けて前記第１の副画素電極と隣り合うように配設され前
記薄膜トランジスタ素子のゲート絶縁膜と同一の材質か
らなる誘電体と容量用電極とで電気容量を形成し該電気
容量を介して前記薄膜トランジスタ素子に接続された第
２の副画素電極とに 2分割された画素電極を具備するこ
とを特徴としている。
【００２２】また、第２の発明のアクティブマトリクス
型液晶表示素子は、列設された走査線とこれにマトリッ
クス状に交差するように列設された信号線と前記走査線
および前記信号線に接続された薄膜トランジスタ素子と
これに接続された画素電極とこれに対向する対向電極と
前記画素電極および前記対向電極の間に挟持された液晶
層とを有する液晶表示素子において、前記薄膜トランジ
スタ素子のゲート絶縁膜と同一の材質からなる誘電体と
容量用電極とで第１の電気容量を形成し該電気容量を介
して前記薄膜トランジスタ素子に接続された第１の副画
素電極と、前記第１の副画素電極との平面的な接触およ
び重複を避けて前記第１の副画素電極と隣り合うように
配設され前記薄膜トランジスタ素子のゲート絶縁膜と同
一の材質からなる誘電体と容量用電極とで前記第１の電
気容量とは異なった容量値の第２の電気容量を形成し該
電気容量を介して前記薄膜トランジスタ素子に接続され
た第２の副画素電極とに 2分割された画素電極を具備す
ることを特徴としている。なお、上記の第１および第２
の発明のアクティブマトリックス型液晶表示素子は、絶
縁性基板上に前記容量用電極を形成し、該容量用電極上
に前記誘電体の層を形成し、該誘電体層上に前記第１の
副画素電極および前記第２の副画素電極を形成し、前記
誘電体層の一部にコンタクトホールを穿設し、該コンタ
クトホールを通して前記容量用電極と前記薄膜トランジ
スタ素子とを接続する構造としてもよい。
【００２３】
【作用】第１の発明のアクティブマトリクス型液晶表示
素子は、画素電極が第１の副画素電極とこの第１の副画
素電極との平面的な接触および重複を避けて配設された
第２の副画素電極とに、平面的に 2分割されており、第
２の副画素電極は電気容量を介して前記薄膜トランジス
タ素子に接続されているので、第２の副画素電極に印加
される電圧は、第１の副画素電極に印加される電圧に比
べて前記の電気容量による分圧だけ低下した電圧とな
り、第１の副画素と第２の副画素との光透過率および視
角特性が異なるようになる。また第２の発明のアクティ
ブマトリクス型液晶表示素子においても、これと同様に
第１の副画素電極に印加される電圧と第２の副画素電極
に印加される電圧とが第１の電気容量および第２の電気
容量の分圧の違いにより異なった電圧となって、第１の
副画素と第２の副画素との光透過率および視角特性が異
なるようになる。その結果、第１の副画素および第２の
副画素の視野角が互いに補完し合って、一画素全体での
視角特性が向上する。
【００２４】しかも、電気容量用の誘電体膜を薄膜トラ
ンジスタの構成材料以外の材質から特別に形成する必要
がないため、前記の電気容量を設けることによる製造工
程の煩雑化を避けることができ、またその製造コストも
低廉なものとすることができる。
【００２５】また、上記の第１および第２のアクティブ
マトリックス型液晶表示素子のさらに好適な具体的構成
としては、絶縁性基板上に前記容量用電極を形成し、該
容量用電極上に前記誘電体を形成し、該誘電体上に前記
第１の副画素電極および前記第２の副画素電極を形成
し、前記誘電体の一部にコンタクトホールを穿設し、該
コンタクトホールを通って前記容量用電極と前記薄膜ト
ランジスタ素子とを接続する接続配線を形成するように
すれば、ゲート絶縁膜および容量用電極を形成する際に
用いるマスクパターンを変更すること以外には従来のＴ
ＦＴ基板の製造工程を殆ど踏襲して前記の電気容量の誘
電体が形成できるので、さらに製造工程を効果的に簡易
化することができ、その製造コストも低廉なものとする
ことができる。
【００２６】
【実施例】以下、本発明に係るアクティブマトリックス
型液晶表示素子の実施例を図面に基づいて詳細に説明す
る。
【００２７】（実施例１）図１は第１の実施例のアクテ
ィブマトリックス型液晶表示素子の構成を簡略化して等
価回路で示す図、図２はそのＴＦＴアレイ基板上の１画
素の平面的な構成を示す平面図であり、図３はそのＢ−
Ｂ´断面に相当する断面図である。
【００２８】これらの図に基づいて、第１の実施例のア
クティブマトリックス型液晶表示素子の構成と動作を説
明する。
【００２９】一つの画素電極は平面的に 2分割されて第
１の副画素電極１および第２の副画素電極３の 2つの副
画素電極から構成され、ＴＦＴ５はその両副画素電極
１、３に共通に接続されている。
【００３０】この第１の副画素電極１と液晶層７と対向
電極９とで第１の副画素１１が構成されている。また第
２の副画素電極３と液晶層７と対向電極９とで第２の副
画素１３が構成されている。そしてこの第２の副画素１
３とＴＦＴ５との間には、容量用電極１５とＴＦＴ５の
ゲート絶縁膜として用いた膜を用いた誘電体１７と第２
の副画素電極３とで構成される容量制御用の電気容量１
９が直列に接続されている。この電気容量１９によっ
て、ＴＦＴ５から送出された電圧が容量分割されて第１
の副画素電極１に印加される電圧よりも低電圧となって
第２の副画素電極３に印加される。
【００３１】その結果、第１の副画素１１の印加電圧と
第２の副画素１３の印加電圧は異なった値の電圧となっ
て第１の副画素１１と第２の副画素１３との光透過率お
よび視角特性が異なったものとなり、第１の副画素１１
および第２の副画素１３の視野角が互いに補完し合っ
て、一画素全体での視角特性が向上する。
【００３２】しかも、電気容量１９に用いた誘電体１７
は、ＴＦＴ５のゲート絶縁膜に用いた膜を用いているの
で、ＴＦＴ５を構成する材料以外の材質から特別に形成
する必要がないため、前記の電気容量１９を設けること
による製造工程の煩雑化を避けることができ、またその
製造コストも低廉なものとすることができる。
【００３３】次に、本発明の第１の実施例のアクティブ
マトリックス型液晶表示素子の構成を、その製造工程に
従って詳細に説明する。
【００３４】まず、例えばガラス基板２１の主面上に、
遮光性材料であるＴａ膜をスパッタ法で成膜した後、所
定の形状にフォトエッチングすることにより走査線２３
及びゲート電極２５が形成され、ＩＴＯのような透明導
電膜をスパッタ法により成膜後フォトエッチングにより
パターンニングして容量用電極１５が形成されている。
次にこれらを覆うように例えばＳｉＯx からなるゲー
ト絶縁膜２７がプラズマＣＶＤ法により形成されてい
る。
【００３５】このゲート絶縁膜２７は、ＴＦＴ５の領域
においてはＴＦＴのいわゆるゲート絶縁膜として用いら
れており、また容量用電極１５上の領域においては、誘
電体１７として用いられ、これを第２の副画素電極３と
容量用電極１５で挟持して容量制御用の電気容量１９が
形成されている。
【００３６】すなわち、ＴＦＴ５の領域においては、ゲ
ート絶縁膜２７上のゲート電極２５を覆う領域には、例
えばｉ型の水素アモルファスシリコン（以下、ａ−Ｓ
ｉ：Ｈと略称）からなる半導体層２９がプラズマＣＶＤ
法を用いて形成されている。その半導体層２９上には互
いに電気的に分離されたｎ型ａ−Ｓｉ：Ｈからなるオー
ミック層３１、３２が、同じくプラズマＣＶＤ法を用い
て配設されている。そしてオーミック層３１には信号線
３３と一体形成されたドレイン電極３５が接続され、オ
ーミック層３２にはソース電極３７が接続されている。
ドレイン電極３５及び信号線３３、ソース電極３７は、
例えばＭｏ膜とＡｌ膜をスパッタ法で順次成膜した後、
所定の形状にフォトエッチングして形成する。
【００３７】一方、容量用電極１５上の領域において
は、ゲート絶縁膜２７が誘電体１７として用いられてお
り、このゲート絶縁膜２７の上に例えばＩＴＯのような
透明導電膜をスパッタ法で成膜した後、フォトエッチン
グにより所定の形状に形成された第１の副画素電極１、
第２の副画素電極３が平面的に直接の接触や重複を避け
て、 2分割された 2つの副画素として配設されている。
そしてこのゲート絶縁膜２７の一部にはコンタクトホー
ル５７が穿設されており、このコンタクトホール５７に
よって第１の副画素電極１の一部を介してソース電極３
７と容量用電極１５とが接続されている。そしてこれら
の上全面を覆うように、例えばＳｉＮx からなる保護膜
３９がプラズマＣＶＤ法により形成され、さらにその上
の全面に例えば低温キュア型のポリイミドからなる配向
膜４１が形成されている。
【００３８】このようにＴＦＴアレイ基板４３は形成さ
れている。
【００３９】一方、ガラス基板４５の主面上には例えば
ＩＴＯのような透明導電膜からなる対向電極９が形成さ
れ、その全面を覆うように低温キュア型のポリイミドか
らなる配向膜４９が形成されて対向基板５１が形成され
ている。そしてＴＦＴアレイ基板４３および対向基板５
１の主面上の配向膜４１、４９をそれぞれ所定の方向に
布等で擦ることによりラビング配向処理が各々施されて
いる。
【００４０】そしてＴＦＴアレイ基板４３と対向基板５
１は、互いの主面側が対向しかつ互いの配向軸が90度の
角度を成すように組み合わされ、これらの基板の間隙に
は液晶層７が挟持される。アレイ基板４３と対向基板５
１の主面とは反対側の外向面には、それぞれ偏光板５
３、５５が貼設されている。そして、図示は省略する
が、アレイ基板４３と対向基板５１のいずれか一方の外
向面側に背面照明、いわゆるバックライトが配設され
る。
【００４１】以上のように、第１の実施例のアクティブ
マトリックス型液晶表示素子は、容量制御用の電気容量
１９が、ゲート絶縁膜２７を誘電体１７として用いて、
これと容量用電極１５と第２の副画素電極３とによって
形成されており、ゲート絶縁膜２７は、例えば 300〜 4
00℃程度の高温で形成することが可能であるため、ピン
ホール欠陥などが発生することなく十分な絶縁性を得る
ことができる。これにより、従来絶縁不良に起因して発
生していた制御容量の層間ショートによる画素の表示欠
陥を減少させることができ、製造歩留まりを上げること
ができる。
【００４２】しかも、電気容量１９用の誘電体１７はＴ
ＦＴ５の構成材料であるゲート絶縁膜２７以外の材質か
ら特別に形成する必要がないため、この電気容量１９を
設けることによる製造工程の煩雑化を避けることがで
き、またその製造コストも低廉なものとすることができ
る。
【００４３】（実施例２）図４は第２の実施例のアクテ
ィブマトリックス型液晶表示素子の構成を簡略化して等
価回路で示す図、図５はその構成を示す平面図、図６は
その層構造を示す断面図である。
【００４４】一つの画素電極は平面的に 2分割されて第
１の副画素電極４０１および第２の副画素電極４０３の
2つの副画素電極から構成され、ＴＦＴ４０５はその両
副画素電極４０１、４０３に共通に接続されている。
【００４５】この第１の副画素電極４０１と液晶層４０
７と対向電極４０９とで第１の副画素４１１が構成され
ている。また第２の副画素電極４０３と液晶層４０７と
対向電極４０９とで第２の副画素４１３が構成されてい
る。そして第１の副画素４１１とＴＦＴ４０５との間に
は、容量用電極４１５とＴＦＴ４０５のゲート絶縁膜４
２３と同じ膜を用いた誘電体４１７と第１の副画素電極
４０１とで構成される容量制御用の第１の電気容量４１
９が直列に接続されている。
【００４６】また第２の副画素４１３とＴＦＴ４０５と
の間には、容量用電極４１５とＴＦＴ４０５のゲート絶
縁膜４２３と同じ膜を用いた誘電体４１７と第２の副画
素電極４０３とで構成される容量制御用の第２の電気容
量４２１が直列に接続されている。
【００４７】すなわち、この第２の実施例のアクティブ
マトリックス型液晶表示素子は、第１の実施例のアクテ
ィブマトリックス型液晶表示素子における第１の副画素
１１に、第２の副画素１３に接続した容量制御用の電気
容量１９とは異なった容量値を有する第２の電気容量４
２１を直列に接続したものと言うことができる。
【００４８】ＴＦＴ４０５および各副画素４１１、４１
３の層構造は、第１の実施例とほぼ同様であるが、図５
に明らかなように、その平面的構成は、第１の副画素４
１１が有する第１の電気容量４１９の面積と第２の副画
素４１３が有する第２の電気容量４２１の面積とが異な
っている。例えばこの実施例では第１の副画素４１１が
有する第１の電気容量４１９の面積の方が、第２の副画
素４１３が有する第２の電気容量４２１の面積よりも大
きくなるように配設されている。これは第１の電気容量
４１９を構成する容量用電極４１５の面積と、第２の電
気容量４２１を構成する容量用電極４１５の面積とを異
なった面積とすることによって実現している。
【００４９】このように、面積を異なったものとするこ
とで第１の電気容量４１９と第２の電気容量４２１は異
なった容量値に設定されている。
【００５０】これらの第１の電気容量４１９および第２
の電気容量４２１を各々第１の副画素４１１および第２
の副画素４１３にそれぞれ直列に接続することによっ
て、ＴＦＴ４０５から送出された電圧が各々の電気容量
４１９、４２１によってそれぞれ容量分割されて、第１
の副画素電極４０１に印加される電圧の値と第２の副画
素電極４０３に印加される電圧の値とが異なったものと
なる。その結果、第１の副画素４１１の印加電圧と第２
の副画素４１３の印加電圧は異なった値の電圧となって
第１の副画素４１１と第２の副画素４１３との光透過率
および視角特性が異なったものとなり、第１の副画素４
１１および第２の副画素４１３の視野角が互いに補完し
合って、一画素全体での視角特性が向上する。
【００５１】しかも、電気容量４１９、４２１に用いた
誘電体４１７は、ＴＦＴ４０５のゲート絶縁膜４２３に
用いた膜を用いているので、ＴＦＴ４０５を構成する材
料以外の材質から特別に形成する必要がないため、前記
の電気容量４１９、４２１を設けることによる製造工程
の煩雑化を避けることができ、またその製造コストも低
廉なものとすることができる。
【００５２】さらに、第１の電気容量４１９と第２の電
気容量４２１の容量値は、その各々が有する誘電体４１
７の面積を異なるようにすることで異なった値に設定さ
れており、誘電体４１７にコンタクトホール４２５を穿
設し、このコンタクトホール４２５を通って延伸された
ソース電極４２７と容量用電極４１５とが接続されてい
る。
【００５３】従って、誘電体４１７を形成するに際して
は、ゲート絶縁膜４２３と同じ膜を用いて、この膜をフ
ォトエッチングなどを用いてパターンニングするときに
第１の電気容量４１９と第２の電気容量４２１とで異な
った面積となるようにマスクパターンを変更するだけ
で、第１の電気容量４１９および第２の電気容量４２１
の容量値を異なったものとすることができる。
【００５４】これにより、従来のような誘電体４１７の
層厚を調節して容量値を制御する、あるいは誘電体４１
７の材質を変えて第１の電気容量４１９と第２の電気容
量４２１の容量値を異なったものとする、といった煩雑
な工程の付加を避けることができる。
【００５５】なお、このＴＦＴ４０５のゲート絶縁膜４
２３の材質および膜厚は、一般的なＴＦＴに用いられる
膜の仕様を踏襲しているが、このような仕様のゲート絶
縁膜４２３は誘電体４１７として好適な誘電率を有して
いる。
【００５６】また、このゲート絶縁膜４２３は、ＴＦＴ
４０５のゲート絶縁膜４２３としても誘電体４１７とし
てもさらに好適な膜厚および材質に変更することもでき
ることは言うまでもない。
【００５７】
【発明の効果】以上、詳細な説明により明示したよう
に、本発明によれば、簡易な製造工程により形成でき、
かつＴＦＴの動作特性及び信頼性の低下を避けることが
でき材料コストも低廉な誘電体膜を用いた制御容量を具
備して、良好な視野角特性を実現するアクティブマトリ
ックス型液晶表示素子を提供することができる。
【図面の簡単な説明】
【図１】第１の発明のアクティブマトリックス型液晶表
示素子の構成を示す等価回路図。
【図２】第１の発明のアクティブマトリックス型液晶表
示素子の一画素部分の構成を示す平面図。
【図３】第１の発明のアクティブマトリックス型液晶表
示素子の一画素部分の層構造を示す断面図。第４図に示
した実施例における一画素部分の断面図。
【図４】第２の発明のアクティブマトリックス型液晶表
示素子の構成を示す等価回路図。
【図５】第２の発明のアクティブマトリックス型液晶表
示素子の一画素部分の構成を示す平面図。
【図６】第２の発明のアクティブマトリックス型液晶表
示素子の一画素部分の層構造を示す断面図。
【図７】従来のアクティブマトリックス型液晶表示素子
の構成を示す等価回路図。
【図８】従来のアクティブマトリクス型液晶表示素子の
一画素部分の構成を示す平面図。
【図９】従来のアクティブマトリクス型液晶表示素子の
一画素部分の層構造を示す断面図。
【符号の説明】
１…第１の副画素電極、３…第２の副画素電極、５…Ｔ
ＦＴ、７…液晶層、９…対向電極、１１…第１の副画
素、１３…第２の副画素、１５…容量用電極、１７…誘
電体、１９…電気容量、２１…ガラス基板、２３…走査
線、２５…ゲート電極、２７…ゲート絶縁膜、２９…半
導体層、３１、３２…オーミック層、３３…信号線、３
５…ドレイン電極、３７…ソース電極、３９…保護膜、
４１…配向膜、５７…コンタクトホール

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 列設された走査線とこれにマトリックス
    状に交差するように列設された信号線と前記走査線およ
    び前記信号線に接続された薄膜トランジスタ素子とこれ
    に接続された画素電極とこれに対向する対向電極と前記
    画素電極および前記対向電極の間に挟持された液晶層と
    を有する液晶表示素子において、 前記薄膜トランジスタ素子に接続された第１の副画素電
    極と、前記第１の副画素電極との平面的な接触および重
    複を避けて前記第１の副画素電極と隣り合うように配設
    され前記薄膜トランジスタ素子のゲート絶縁膜と同一の
    材質からなる誘電体と容量用電極とで電気容量を形成し
    該電気容量を介して前記薄膜トランジスタ素子に接続さ
    れた第２の副画素電極とに 2分割された画素電極を具備
    することを特徴とするアクティブマトリクス型液晶表示
    素子。
  2. 【請求項２】 列設された走査線とこれにマトリックス
    状に交差するように列設された信号線と前記走査線およ
    び前記信号線に接続された薄膜トランジスタ素子とこれ
    に接続された画素電極とこれに対向する対向電極と前記
    画素電極および前記対向電極の間に挟持された液晶層と
    を有する液晶表示素子において、 前記薄膜トランジスタ素子のゲート絶縁膜と同一の材質
    からなる誘電体と容量用電極とで第１の電気容量を形成
    し該電気容量を介して前記薄膜トランジスタ素子に接続
    された第１の副画素電極と、前記第１の副画素電極との
    平面的な接触および重複を避けて前記第１の副画素電極
    と隣り合うように配設され前記薄膜トランジスタ素子の
    ゲート絶縁膜と同一の材質からなる誘電体と容量用電極
    とで前記第１の電気容量とは異なった容量値の第２の電
    気容量を形成し該電気容量を介して前記薄膜トランジス
    タ素子に接続された第２の副画素電極とに 2分割された
    画素電極を具備することを特徴とするアクティブマトリ
    クス型液晶表示素子。
  3. 【請求項３】 絶縁性基板上に前記容量用電極が形成さ
    れ、該容量用電極上に前記誘電体の層が形成され、該誘
    電体層上に前記第１の副画素電極および前記第２の副画
    素電極が形成され、前記誘電体層の一部にコンタクトホ
    ールが穿設され、該コンタクトホールを通して前記容量
    用電極と前記薄膜トランジスタ素子とが接続されている
    ことを特徴とする請求項１又は請求項２記載のアクティ
    ブマトリクス型液晶表示素子。
JP25253192A 1992-09-22 1992-09-22 アクティブマトリクス型液晶表示素子 Withdrawn JPH06102537A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25253192A JPH06102537A (ja) 1992-09-22 1992-09-22 アクティブマトリクス型液晶表示素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25253192A JPH06102537A (ja) 1992-09-22 1992-09-22 アクティブマトリクス型液晶表示素子

Publications (1)

Publication Number Publication Date
JPH06102537A true JPH06102537A (ja) 1994-04-15

Family

ID=17238669

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25253192A Withdrawn JPH06102537A (ja) 1992-09-22 1992-09-22 アクティブマトリクス型液晶表示素子

Country Status (1)

Country Link
JP (1) JPH06102537A (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6078367A (en) * 1995-06-16 2000-06-20 Seiko Epson Corporation Liquid crystal display with sub-pixel electrodes, and control capacitor electrodes forming control capacitors
JP2001235752A (ja) * 1999-06-25 2001-08-31 Nec Corp マルチドメイン液晶表示装置
JP2003057639A (ja) * 2001-08-22 2003-02-26 Nec Corp 液晶表示装置
JP2005004212A (ja) * 2003-06-10 2005-01-06 Samsung Electronics Co Ltd 多重ドメイン液晶表示装置及びそれに用いられる表示板
JP2005301226A (ja) * 2004-04-08 2005-10-27 Samsung Electronics Co Ltd 液晶表示装置及びこれに使用する表示板
JP2005346082A (ja) * 2004-06-03 2005-12-15 Samsung Electronics Co Ltd 液晶表示装置及びそれに使用される薄膜トランジスタ表示板
JP2006078890A (ja) * 2004-09-10 2006-03-23 Sharp Corp 半透過型液晶表示装置及びその製造方法
JP2006201775A (ja) * 2005-01-17 2006-08-03 Samsung Electronics Co Ltd 薄膜トランジスタ表示板とこれを含む液晶表示装置及びその製造方法
JP2006201355A (ja) * 2005-01-19 2006-08-03 Sharp Corp 液晶表示装置
JP2009139929A (ja) * 2007-12-04 2009-06-25 Samsung Electronics Co Ltd 薄膜トランジスタ基板、これを含む液晶表示装置及びその製造方法
JP2010002907A (ja) * 2008-06-20 2010-01-07 Samsung Electronics Co Ltd 表示板およびこれを含む液晶表示装置およびその製造方法
JP2010044419A (ja) * 2003-01-03 2010-02-25 Samsung Electronics Co Ltd 多重ドメイン液晶表示装置用薄膜トランジスタ表示板
US7821609B2 (en) 2003-06-05 2010-10-26 Hitachi Displays, Ltd. Display device
JP2011118432A (ja) * 1999-06-25 2011-06-16 Nec Corp マルチドメイン液晶表示装置
CN102209930A (zh) * 2008-12-10 2011-10-05 夏普株式会社 有源矩阵基板、有源矩阵基板的制造方法、液晶面板、液晶面板的制造方法、液晶显示装置、液晶显示单元、电视接收机
US9122106B2 (en) 2012-10-17 2015-09-01 Samsung Display Co., Ltd. Display apparatus

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6078367A (en) * 1995-06-16 2000-06-20 Seiko Epson Corporation Liquid crystal display with sub-pixel electrodes, and control capacitor electrodes forming control capacitors
JP2001235752A (ja) * 1999-06-25 2001-08-31 Nec Corp マルチドメイン液晶表示装置
JP2011118432A (ja) * 1999-06-25 2011-06-16 Nec Corp マルチドメイン液晶表示装置
JP2003057639A (ja) * 2001-08-22 2003-02-26 Nec Corp 液晶表示装置
JP2010044419A (ja) * 2003-01-03 2010-02-25 Samsung Electronics Co Ltd 多重ドメイン液晶表示装置用薄膜トランジスタ表示板
USRE44166E1 (en) 2003-01-03 2013-04-23 Samsung Display Co., Ltd. Thin film transistor panel for liquid crystal display
US7821609B2 (en) 2003-06-05 2010-10-26 Hitachi Displays, Ltd. Display device
US8125599B2 (en) 2003-06-10 2012-02-28 Samsung Electronics Co., Ltd. Liquid crystal display
JP2005004212A (ja) * 2003-06-10 2005-01-06 Samsung Electronics Co Ltd 多重ドメイン液晶表示装置及びそれに用いられる表示板
US7852442B2 (en) 2003-06-10 2010-12-14 Samsung Electronics Co., Ltd. Liquid crystal display
JP2005301226A (ja) * 2004-04-08 2005-10-27 Samsung Electronics Co Ltd 液晶表示装置及びこれに使用する表示板
JP2005346082A (ja) * 2004-06-03 2005-12-15 Samsung Electronics Co Ltd 液晶表示装置及びそれに使用される薄膜トランジスタ表示板
CN100465745C (zh) * 2004-06-03 2009-03-04 三星电子株式会社 具有宽视角的液晶显示器
KR101112537B1 (ko) * 2004-06-03 2012-02-29 삼성전자주식회사 다중 도메인 액정 표시 장치 및 그에 사용되는 표시판
US7554617B2 (en) 2004-06-03 2009-06-30 Samsung Electronics Co., Ltd. Liquid crystal display with wide viewing angle with overlapping coupling electrodes forming capacitor interconnecting sub-pixel electrodes
EP1605511A3 (en) * 2004-06-03 2006-05-17 Samsung Electronics Co., Ltd. Liquid crystal display with wide viewing angle
US7787100B2 (en) 2004-06-03 2010-08-31 Samsung Electronics Co., Ltd. Liquid crystal display with wide viewing angle with overlapping coupling electrodes forming capacitor interconnecting sub-pixel electrodes
JP2006078890A (ja) * 2004-09-10 2006-03-23 Sharp Corp 半透過型液晶表示装置及びその製造方法
US8164586B2 (en) 2005-01-17 2012-04-24 Samsung Electronics Co., Ltd. Thin film transistor array panel and liquid crystal display including the panel
JP2006201775A (ja) * 2005-01-17 2006-08-03 Samsung Electronics Co Ltd 薄膜トランジスタ表示板とこれを含む液晶表示装置及びその製造方法
US7990503B2 (en) 2005-01-19 2011-08-02 Sharp Kabushiki Kaisha Liquid crystal display device with a control capacitance portion
JP2006201355A (ja) * 2005-01-19 2006-08-03 Sharp Corp 液晶表示装置
JP2009139929A (ja) * 2007-12-04 2009-06-25 Samsung Electronics Co Ltd 薄膜トランジスタ基板、これを含む液晶表示装置及びその製造方法
US8551826B2 (en) 2007-12-04 2013-10-08 Samsung Display Co., Ltd. Thin film transistor substrate, liquid crystal display having the same, and method of manufacturing the same
JP2010002907A (ja) * 2008-06-20 2010-01-07 Samsung Electronics Co Ltd 表示板およびこれを含む液晶表示装置およびその製造方法
CN102209930A (zh) * 2008-12-10 2011-10-05 夏普株式会社 有源矩阵基板、有源矩阵基板的制造方法、液晶面板、液晶面板的制造方法、液晶显示装置、液晶显示单元、电视接收机
EP2357520A4 (en) * 2008-12-10 2012-05-30 Sharp Kk ACTIVE MATRIX SUBSTRATE, PROCESS FOR PREPARING AN ACTIVE MATRIX SUBSTRATE, LIQUID CRYSTAL SCREEN, METHOD FOR PRODUCING A LIQUID CRYSTAL SCREEN, LIQUID CRYSTAL DISPLAY ARRANGEMENT, LIQUID CRYSTAL DISPLAY UNIT AND TV RECEIVER
US8659712B2 (en) 2008-12-10 2014-02-25 Sharp Kabushiki Kaisha Active matrix substrate, method for manufacturing active matrix substrate, liquid crystal panel, method for manufacturing liquid crystal panel, liquid crystal display device, liquid crystal display unit, and television receiver
US9122106B2 (en) 2012-10-17 2015-09-01 Samsung Display Co., Ltd. Display apparatus

Similar Documents

Publication Publication Date Title
US5995175A (en) Liquid crystal display and a method for manufacturing the same
US10217434B2 (en) Display device and driving method thereof
KR100675631B1 (ko) 횡전계방식 액정표시장치 및 그 제조방법
US6724444B2 (en) Liquid crystal display device
US7671931B2 (en) Liquid crystal display device and method of fabricating the same
JP3796070B2 (ja) 液晶表示装置
KR100260359B1 (ko) 액정 표시 장치 및 그 제조방법
JP3307144B2 (ja) 表示装置
US20070211201A1 (en) Thin film panel
JPH06102537A (ja) アクティブマトリクス型液晶表示素子
US5734448A (en) LCD having a capacitor with two lower capacitor electrodes and a reflective pixel electrode serving as an upper electrode
JPH0713196A (ja) アクティブマトリックス型液晶表示装置
JPH04313729A (ja) 液晶表示装置
JPH0444014A (ja) アクティブマトリクス型液晶表示装置
JPS62296123A (ja) アクテイブマトリツクス型液晶表示装置
JPH04338728A (ja) アクティブマトリクス基板
JP3519275B2 (ja) アクティブマトリクス型液晶表示装置
JP2845487B2 (ja) アクティブマトリックス型液晶表示素子
JPH0675246A (ja) アクティブマトリックス型液晶表示素子の製造方法
KR100284810B1 (ko) 액정표시장치 및 그 제조방법
JPH11326949A (ja) アクティブマトリクス型液晶表示素子
KR950004218B1 (ko) 매트릭스 어드레스 표시장치 및 그 제조방법
JP3480682B2 (ja) 液晶表示装置
GB2308218A (en) Liquid crystal display
JPH07281211A (ja) 電気光学素子

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19991130