JPH0571950U - 定周期メモリ検査装置 - Google Patents

Abstract

(57)【要約】 【目的】 定周期メモリ検査時の結果のエラーに対しを
ハードエラーとソフトエラーの識別を行って、検査ワー
ドのメモリの故障の有無を判断できる定周期メモリ検査
装置を実現することである。 【構成】 定周期メモリ検査時の検査結果を１ワード毎
に記憶できるメモリ１と、読み込みデータの検査を行
い、検査結果のＳＥＥＲを出力すると共にＥＤＣ機能に
より１ビットエラーを訂正するデータ検査回路２と、メ
モリ１から前回の検査結果ＥＲＲＦを受け取り、入力さ
れたＳＥＲＲとの関係からハードエラーかソフトエラー
か判別してデータ処理を行うメモリ検査指示回路３と、
ハードエラーの場合検査ワードのアドレスを保存するレ
ジスタ４とで構成する。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案はコンピュータ用のメモリをＥＤＣ機能を用いて一定周期で検査する定 周期メモリ検査装置に関し、特にメモリの故障を判断できるようにした定周期メ モリ検査装置に関する。

【０００２】

【従来の技術】

コンピュータ用のメモリを定周期で検査する従来の装置では、過去の検査結果 を記憶する領域を持つ構成ではなかったため、ハードウエアでメモリの故障部分 を特定することができない。即ち、ハードウエア自身でハードウエアの故障は分 からない。

【０００３】

【考案が解決しようとする課題】

上記のようにハードウエアでは故障が分からないので、何度でも訂正データを 書くことになり無駄である。これをソフトウエアで行うためにはエラー発生の履 歴を記憶しておく必要があり、そのためにデータ領域を使用しなければならず、 最悪の場合、メモリの半分の領域が必要となる。

【０００４】 本考案は上記の点に鑑みてなされたもので、その目的は、定周期メモリ検査時 の結果のエラーに対しハードエラーとソフトエラーの識別を行って、検査ワード のメモリの故障の有無を判断できる定周期メモリ検査装置を実現することにある 。

【０００５】

【課題を解決するための手段】

前記の課題を解決する本考案は、定周期メモリ検査時の検査結果を１ワード毎 に記憶できるメモリと、読み込みデータの検査を行い検査結果を出力すると共に 、データに１ビットエラーがあった場合に訂正するＥＤＣ機能を有するデータ検 査回路と、定周期メモリ検査時に前記データ検査回路からの今回の検査結果を受 け取り、前記メモリから前回の検査結果を読み込んで、ハードエラーかソフトエ ラーかを判断して、ハードエラーの場合は故障検出信号を出力すると共に、前記 メモリにメモリ制御信号を送って、訂正データの書き込み、今回の検査結果の書 き込みを制御するメモリ検査指示回路と、該メモリ検査指示回路からの故障検出 信号が入力された時、検査中のメモリのアドレスを保存するレジスタとで構成さ れることを特徴とするものである。

【０００６】

【作用】

データ検査回路はメモリのデータを１ワードずつ検査し、検査結果の信号をメ モリ検査指示回路に出力する。メモリ検査指示回路はメモリから前回の検査結果 を読み出し、データ検査回路からの検査結果の信号との両者からハードエラーか ソフトエラーかを判断し、ハードエラーの場合はレジスタに故障結果信号を送っ てメモリのアドレスを保存させ、訂正データのメモリへの書き込みを停止する。

【０００７】 ハードエラーでないと判断した場合は、メモリ検査指示回路はメモリ制御信号 をメモリに送り、ソフトエラー又は判別不明のそれぞれの場合に応じて訂正デー タもしくは今回の検査結果のエラー信号をメモリに書き込ませる。

【０００８】

【実施例】

以下、図面を参照して本考案の実施例を詳細に説明する。 図１は本考案の一実施例の装置のブロック図である。図において、１は定周期 メモリ検査を受けるメモリで、定周期メモリ検査時の検査結果（ＥＲＲＦ）を１ ワード毎に記憶することができる。

【０００９】 ２はメモリ１から読み込んだデータ（ＤＡＴＡ）を１ワード毎に検査し、デー タに１ビットの誤りがあった場合訂正できるＥＤＣ機能を持つデータ検査回路で 、訂正したデータをメモリ１に書き込むことができる。

【００１０】 ３は定周期メモリ検査時にデータ検査回路２から今回実施した検査の検査結果 （ＳＥＲＲ）を受け取り、メモリ１から前回の検査結果（ＥＲＲＦ）を読み込ん で、検査結果について処理をするメモリ検査指示回路である。検査結果のデータ はエラーがあった場合“１”で、エラーがない場合“０”で表現されるエラーフ ラグである。この結果、メモリ検査指示回路３はＥＲＲＦ＝１で且つＳＥＲＲ＝ １であれば、即ち、エラーが２回連続して起こる場合はハードエラーであると判 断し、メモリの書き直しを行わず故障検出信号（ＨＥＲＲ）を出力し、ＥＲＲＦ ＝１でＳＥＲＲ＝０ならば故障はないと判断してメモリ１にＥＲＲＦ＝０を書き 込み、ＥＲＲＦ＝０でＳＥＲＲ＝１ならば新たに発生したエラーであると判断し てＥＲＲＦ＝１をメモリ１に書き込むと共に訂正データをデータ検査回路２から メモリ１に書き込ませるためにメモリ制御信号を送る。

【００１１】 ４はメモリ検査指示回路３からの故障検出信号を受けて、ＨＥＲＲが１の時に 検査中のエラーがあったワードのメモリ上のアドレスを保存するレジスタである 。

【００１２】 次に、上記のように構成された実施例の装置の動作を図２のフローチャートを 用いて説明する。

【００１３】 ステップ１ データ検査回路２はメモリ１からデータを読み込み、メモリ検査指示回路３は メモリ１からＥＲＲＦを読み込む。

【００１４】 ステップ２ メモリ検査指示回路３は読み込んだＥＲＲＦがＥＲＲＦ＝０かどうか検査する 。ＥＲＲＦ＝０ならばステップ３に進む。ＥＲＲＦ＝１ならばステップ５に進む 。

【００１５】 ステップ３ データ検査回路２はメモリ１から読み込んだデータを検査して検査結果のＳＥ ＲＲをメモリ検査指示回路３に送る。メモリ検査指示回路３はＳＥＲＲを調べて ＳＥＲＲ＝０ならば、ＥＲＲＦ＝０、ＳＥＲＲ＝０なので故障はなく、このワー ドの検査は終わる。ＳＥＲＲ＝１ならばステップ４に進む。

【００１６】 ステップ４ ＥＲＲＦ＝０、ＳＥＥＲ＝１なので、ハードエラーかソフトエラーかの判定が つかないため、データ検査回路２は訂正データを、メモリ検査指示回路３はＥＲ ＲＦ＝１をメモリ検査指示回路３のメモリ制御信号によりメモリ１に書き込み、 このワードの検査は終わる。

【００１７】 スッテプ５ メモリ検査指示回路３はデータ検査回路２から送られたＳＥＲＲを調べ、ＳＥ ＲＲ＝０ならばステップ６に進む。ＳＥＲＲ＝１ならばステップ７に進む。

【００１８】 ステップ６ ＥＲＲＦ＝１、ＳＥＲＲ＝０なので、ハードエラーはないと判断してメモリ検 査指示回路３はメモリ１にＥＲＲＦ＝０を書き込み、このワードの検査は終わる 。

【００１９】 ステップ７ ＥＲＲＦ＝１、ＳＥＲＲ＝１なので検査ビットのハードエラーと判断して、メ モリ検査指示回路３はメモリ１にメモリ制御信号を送って、データ検査回路２か らの訂正データの書き込みをさせず、故障検出信号ＨＥＥＲをレジスタ４に出力 する。レジスタ４は検査中のメモリのアドレスを保存して、このワードの検査は 終わる。

【００２０】 以上説明したように本実施例によれば、メモリに１ビットエラーが発生した際 に、そのエラーがメモリの故障によるものかどうかを判断し、故障によるエラー の場合は訂正したデータを書き戻すことをしないので、定周期メモリチェック時 の効率が良くなり、且つ故障しているメモリを発見できる効果があり、しかもメ モリの領域の使用も極めて少なくメモリの使用効率が良好である。

【００２１】

【考案の効果】

以上詳細に説明したように本考案によれば、定周期メモリ検査時の結果のエラ ーに対しハードエラーとソフトエラーの識別を行って、検査ワードのメモリの故 障の有無を判断することができるようになり、実用上の効果は大きい。

【図面の簡単な説明】

【図１】本考案の一実施例の装置のブロック図である。

【図２】図１の装置の動作のフローチャートである。

【符号の説明】

１ メモリ ２ データ検査回路 ３ メモリ検査指示回路 ４ レジスタ

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 定周期メモリ検査時の検査結果を１ワー
   ド毎に記憶できるメモリ（１）と、 読み込みデータの検査を行い検査結果（ＳＥＲＲ）を出
   力すると共に、データに１ビットエラーがあった場合に
   訂正するＥＤＣ機能を有するデータ検査回路（２）と、 定周期メモリ検査時に前記データ検査回路（２）からの
   今回の検査結果（ＳＥＲＲ）を受け取り、前記メモリ
   （１）から前回の検査結果（ＥＲＲＦ）を読み込んで、
   ハードエラーかソフトエラーかを判断して、ハードエラ
   ーの場合は故障検出信号（ＨＥＲＲ）を出力すると共
   に、前記メモリ（１）にメモリ制御信号を送って、訂正
   データの書き込み、今回の検査結果（ＥＲＲＦ）の書き
   込みを制御するメモリ検査指示回路（３）と、 該メモリ検査指示回路（３）からの故障検出信号（ＨＥ
   ＲＲ）が入力された時、検査中のメモリ（１）のアドレ
   スを保存するレジスタ（４）とで構成されることを特徴
   とする定周期メモリ検査装置。