JPH05335576A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 ステップ・カバレージが悪いゲート絶縁膜
や、熱酸化膜により成長されるゲート絶縁膜を使用する
場合において、ゲート絶縁耐圧を高くできる半導体装置
を得る。 【構成】 絶縁性基板１上に島状に形成された半導体層
２と、該半導体層２上に形成された絶縁層３と、前記半
導体層２の一部分を横断被覆するよう前記絶縁層３上に
形成されたゲート電極４と、該ゲート電極４を挟んで対
峙する半導体層２に形成されたソース領域２ｂ及びドレ
イン領域２ｃと、を有する半導体装置において、少なく
とも前記ゲート電極４の横断被覆面で前記半導体層２の
中央部分寄りを高濃度領域とするとともに、該高濃度領
域の両側に高抵抗領域２ｄを形成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ゲート絶縁耐圧を高く
することができる薄膜トランジスタの構造及びその製造
方法に関する。

【０００２】

【従来の技術】薄膜トランジスタ（ＴＦＴ）は、例えば
図５ないし図７に示すように、絶縁性基板１１上に堆積
されたポリシリコン膜をパターニングして島状のポリシ
リコン層１２を形成し、該ポリシリコン層１２上にゲー
ト絶縁膜１３及び島状のゲート電極１４を形成し、ゲー
ト電極１４の下方に位置するポリシリコン層１２をトラ
ンジスタのチャネルとなる活性領域１２ａとし、ゲート
電極１４をマスクとしてイオン注入を行なうことによ
り、前記活性領域１２ａを挟むようにソース領域１２ｂ
及びドレイン領域１２ｃを形成し、ソース領域１２ｂ及
びドレイン領域１２ｃは前記ゲート絶縁膜１３及び層間
絶縁膜１５に穿孔されたコンタクト孔１６を介して配線
電極１７，１７に接続して成る電界効果型のトランジス
タから構成されている。前記ゲート絶縁膜１３は、薄膜
トランジスタのトランジスタ特性の確保のため、ある程
度薄い膜厚にする必要がある。

【０００３】

【発明が解決しようとする問題点】しかしながら上記構
造の薄膜トランジスタによると、ゲート絶縁膜１３を所
望の膜厚に堆積する際に、島状のポリシリコン層１２の
段差部分において均一な厚さとすることができず、ゲー
ト絶縁膜１３のステップ・カバレージが悪くなる。すな
わち、図５及図６の矢印箇所（段差部３０）に示すよう
に、ゲート電極１４とポリシリコン層１２の端部との交
差部で膜厚が薄くなり、ゲート絶縁耐圧が低下してゲー
ト電極１４とポリシリコン層１２との間で短絡が発生す
るという問題があった。特に、スパッタリングやＥＣＲ
プラズマＣＶＤ法を用いて堆積したゲート絶縁膜１３
は、熱酸化膜に匹敵する優れた絶縁膜特性を有する反
面、前記したステップ・カバレージが悪いために薄膜ト
ランジスタのゲート絶縁膜１３として適用することが困
難であった。

【０００４】また、図８（ａ）（ｂ）に示すように、絶
縁請求項基板１１上に島状のポリシリコン層１２を形成
し（図８（ａ））、その後、熱酸化によりポリシリコン
層１２の表面に熱酸化膜を成長させてゲート絶縁膜１３
とする（図８（ｂ））場合でも、角部３１において熱酸
化によるゲート酸化膜１３の膜厚が薄くなり、前記同様
ゲート絶縁耐圧が低下するという問題があった。

【０００５】本発明は上記実情に鑑みてなされたもの
で、ステップ・カバレージが悪いゲート絶縁膜や、熱酸
化膜により成長されるゲート絶縁膜を使用する場合にお
いて、ゲート絶縁耐圧を高くできる半導体装置の構造及
び製造方法を提供することを目的とする。

【０００６】

【課題を解決するための手段】上記従来例の問題点を解
決するため請求項１記載の発明は、絶縁性基板上に島状
に形成された半導体層と、該半導体層上に形成された絶
縁層と、前記半導体層の一部分を横断被覆するよう前記
絶縁層上に形成されたゲート電極と、該ゲート電極を挟
んで対峙する半導体層に形成されたソース・ドレイン領
域と、を有する半導体装置において、次の構成を特徴と
している。少なくとも前記ゲート電極の横断被覆面で前
記半導体層の中央部分寄りを高濃度領域とするととも
に、該高濃度領域の両側に高抵抗領域を形成する。

【０００７】請求項２記載の発明方法は、半導体装置の
製造方法において、次の各工程を具備することを特徴と
している。第１の工程として、絶縁性基板上に島状にパ
ターニングされた半導体層を形成する。第２の工程とし
て、該半導体層上の外側部を覆う遮光マスクを形成し、
レーザ結晶化法により半導体層の両外側部に高抵抗領域
を形成すると共に内側部に結晶化領域を形成する。第３
の工程として、前記半導体層上に絶縁層を形成する。第
４の工程として、該絶縁層上に金属膜を着膜し前記半導
体層の一部分を横断被覆するよう前記金属膜をパターニ
ングしてゲート電極を形成する。第５の工程として、該
ゲート電極をマスクとして前記半導体層にイオンの注入
若しくはドーピングを行なってソース・ドレイン領域を
形成する。

【０００８】

【作用】請求項１記載の発明によれば、ゲート電極を挟
んで対峙する半導体層にソース・ドレイン領域を形成す
るとともに、ゲート電極の横断被覆面の半導体層の中央
部分寄りを高濃度領域とし、その両外側部分を高抵抗領
域としたので、該高抵抗領域上のゲート絶縁膜が薄くな
っても、ゲート電極とソース・ドレイン領域間での電界
集中を防止し、ゲート絶縁耐圧を高くすることができ
る。

【０００９】請求項２の発明方法によれば、半導体層上
の上面内側部を覆うレジストを形成し、レーザ結晶化法
により半導体層の両外側部に高抵抗領域を形成した後、
ゲート電極をマスクとして、下層の半導体層にイオンの
注入若しくはドーピングを行なうので、ゲート電極を挟
んで対峙する半導体層にソース・ドレイン領域を形成す
るとともに、ゲート電極の横断被覆面の半導体層の中央
部分寄りを高濃度領域とし、その両外側部分を高抵抗領
域とすることができる。

【００１０】

【実施例】本発明に係る半導体装置の一実施例につい
て、図１（ｄ）及び図２（ｄ）を参照しながら説明す
る。図１（ｄ）は薄膜トランジスタの平面説明図、図２
（ｄ）は図１（ｄ）のＸ−Ｘ線断面説明図をそれぞれ示
している。絶縁性基板１上には島状の半導体層２が形成
されている。この半導体層２上にはゲート絶縁層３が被
覆され、該ゲート絶縁層３上には前記半導体層２の中央
部分を図１（ｄ）の横方向を横断被覆するゲート電極４
が形成されている。半導体層２は、ポリシリコン膜で構
成されている。ゲート電極４を挟んで対峙する前記半導
体層２には、ゲート電極４の横断方向の中央部に縦方向
に沿って、すなわちポリシリコン層２の内側部にソース
領域２ｂ及びドレイン領域２ｃがそれぞれ形成されてい
る。ソース領域２ｂ及びドレイン領域２ｃの両側の外縁
部には、ソース領域２ｂとドレイン領域２ｃとの間に存
在するチャネル方向に沿って高抵抗領域２ｄがそれぞれ
形成されている。

【００１１】高抵抗領域とは、ゲート電極４に電圧が印
加されても半導体層２のチャネル（ソース，ドレイン電
極間でゲート電極４直下）に誘起される電荷に比べ十分
無視できる電荷しか誘起されない領域である。この高抵
抗領域は、例えば、高濃度の不活性イオン（Ａｒ，Ｋ
ｒ，Ｎｅ，Ｘｅ等）が注入されてアモルファス状態にな
っている領域、高濃度の酸素イオン（１０¹⁹〜１０²²
atoms/m³）が注入されたアモルファス若しくはポリシ
リコンの領域、高濃度のIV族（Ｓｉ，Ｇｅ，Ｃ）イオ
ンが注入されたアモルファス若しくはポリシリコンの領
域、ノンドープのアモルファスシリコンの領域で形成
されている。また、絶縁層３及びゲート電極４上には層
間絶縁膜６が堆積され、前記ソース領域２ｂ及びドレイ
ン領域２ｃは層間絶縁膜５に穿孔されたコンタクト孔７
を介して配線電極８，８に接続されている。

【００１２】次に上記薄膜トランジスタの製造方法の一
実施例として、前記の高抵抗領域がノンドープのアモ
ルファスシリコンの領域で形成されるものについて、図
１（ａ）〜（ｄ）及び図２（ａ）〜（ｄ）を参照しなが
ら説明する。図２（ａ）〜（ｄ）は図１（ａ）〜（ｄ）
の各Ｘ−Ｘ線断面説明図を示している。ガラス等の絶縁
性基板１上に、減圧ＣＶＤ法やプラズマＣＶＤ法により
アモルファスシリコンを３００〜１０００オングストロ
ームの膜厚に堆積し、フォトリソグラフィー及びエッチ
ング法により前記ポリシリコン膜を島状にパターニング
して半導体層２を形成する。次に、遮光マスクを用いた
レーザ結晶化法により、半導体層２の中央部分（後述す
るソース，ドレイン電極が形成される部分）にレーザ光
を照射し、前記中央部分をポリシリコンとして薄膜トラ
ンジスタのチャネル部分となる活性領域２ａを形成し、
この活性領域２ａの外側部分は、アモルファスシリコン
の状態を維持するようにする（図１（ａ），図２
（ａ））。

【００１３】続いて、ＬＰＣＶＤ法により酸化シリコン
（ＳｉＯ₂ ）膜を堆積してゲート絶縁膜３を形成し、更
にＰＣＶＤ法によりpoly-Si膜を堆積し、このpoly-Si膜
をフォトリソ法によりパターニングしてゲート電極４を
形成する（図１（ｂ），図２（ｂ））。ゲート電極４は
ポリシリコン膜の他に、アルミニウム（Ａｌ），モリブ
デン（Ｍｏ），クロム（Ｃｒ），チタン（Ｔｉ）等の金
属膜、或いは、ＰｔＳｉ，ＴｉＳｉ，ＭｏＳｉ等のシリ
サイド膜で形成してもよい。

【００１４】次に、前記ゲート電極４をマスクとして前
記半導体層２にイオンの注入を行ない、ゲート電極を挟
んで対峙する半導体層２にソース領域２ｂ及びドレイン
領域２ｃを形成する。従って、ソース領域２ｂ及びドレ
イン領域２ｃは、横断方向において半導体層２の中央部
分に形成される（図１（ｃ），図２（ｃ））。具体的に
は、ゲート絶縁膜３の膜厚が１０００オングストローム
に対して、ｎチャネルＴＦＴの場合、１００ｋｅＶでＰ
⁺を２×１０¹⁵ions／cm²の密度で打ち込み、ｐチャネル
ＴＦＴの場合、４０ｋｅＶでＢ⁺を２×１０¹⁵ions／cm²
の密度で打ち込む。

【００１５】次に、ゲート電極４をマスクとしてレーザ
アニールを行ない、前記イオン注入によりソース領域２
ｂ・ドレイン領域２ｃに導入されたドーパントを活性化
する。前記レーザアニールのレーザ光はゲート電極４の
直下の領域には照射されないので、ゲート電極４直下の
アモルファスシリコンの高抵抗領域２ｄは結晶化せずに
高抵抗の状態を維持する。ゲート電極４と重ならない半
導体層２の外側部分２ｄ´は、レーザ光によるドーパン
ト活性化の前まではアモルファスシリコンであるが、活
性化後はポリシリコンに変化する。従って本実施例方法
によれば、図１（ｃ）に示すように、半導体層２のうち
斜線部分が高抵抗領域２ｄとなる。

【００１６】次に、粒界のシリコン・ダングリングボン
ド（シリコンの未結合手）に水素を結合させることによ
り不活性化させ、電気的に中性化してトラップ密度を低
減させる水素化処理を行なう。続いて、ＬＰＣＶＤ法や
ＰＣＶＤ法により酸化シリコン（ＳｉＯ₂）膜を堆積し
て層間絶縁膜６を形成する。そして、ソース領域２ｂ及
びドレイン領域２ｃ上に位置する層間絶縁膜６にコンタ
クト孔７を穿孔し、アルミニウム等の金属膜を着膜及び
パターニングして配線電極８を形成する（図１（ｄ），
図２（ｄ））。

【００１７】上記薄膜トランジスタの構造によれば、ゲ
ート絶縁層３を着膜する際に、島状のポリシリコン層２
の段差部３０においてゲート絶縁膜３が薄くなった場合
においても、ポリシリコン層２の段差部分には高抵抗領
域２ｄを存在させたので、ゲート電極４とソース領域２
ｂ及びドレイン領域２ｃ間の電界の集中を防止できる。

【００１８】上記実施例ではゲート絶縁膜が堆積される
例について説明したが、図３に示すように、熱酸化法に
より半導体層２の表面部分に熱酸化膜を成長させ、これ
をゲート絶縁膜３とした薄膜トランジスタにも適用する
ことができる。この薄膜トランジスタによれば、半導体
層２を熱酸化した場合、角部３１において熱酸化膜の膜
厚が薄くなる部分が生じるが、この部分に隣接する半導
体層２に高抵抗領域２ｄを存在させたので、ゲート電極
４とソース・ドレイン領域間の電界の集中を防止でき
る。

【００１９】また、図１の実施例では、ゲート電極４直
下部分の半導体層２の外側部分を高抵抗領域としている
が、ゲート電極４直下近傍部分において高抵抗領域部分
を拡大し、図４に示すように、高抵抗領域２ｄ（斜線部
分）がゲート電極４と交差するようにしてもよい。この
場合、レーザアニールを行なう前に、図４の斜線部分を
覆うようにゲート電極４をマスクとしてレーザアニール
を行なえばよい。その結果、図４の斜線部分にはドーパ
ントが注入されるが、レーザ光は照射されないためアモ
ルファス状態のままであり、高抵抗領域が保持される。

【００２０】

【発明の効果】本発明によれば、ゲート電極の横断被覆
面で、半導体層の中央部分寄りを高濃度領域として、そ
の両外側を高抵抗領域とすることができるので、該高抵
抗領域を覆うゲート絶縁膜が薄くなっても、ゲート電極
とソース・ドレイン領域間で電界集中を防止し、ゲート
絶縁耐圧を高くすることができる。従って、ステップ・
カバレージの悪いゲート絶縁膜や、熱酸化法により成長
させることにより半導体層の角部の膜厚が薄くなる熱酸
化膜をゲート絶縁膜とした場合においても、ゲート絶縁
耐圧を高くでき信頼性の高い半導体装置を得ることがで
きる。

【００２１】本発明方法によれば、半導体層上の上面外
側部を覆う遮光マスクを形成し、レーザ結晶化法により
半導体層の両外側部に高抵抗領域を形成した後、ゲート
電極をマスクとして、下層の半導体層にイオンの注入若
しくはドーピングを行なうので、半導体層の内側部分を
高濃度領域とするとともに、該高濃度領域の両外側部に
高抵抗領域を形成することができ、ゲート絶縁耐圧が高
い半導体装置を容易に得ることができる。

【図面の簡単な説明】

【図１】 （ａ）ないし（ｄ）は、本発明方法の一実施
例による薄膜トランジスタの製造方法を示す製造工程図
である。

【図２】 （ａ）ないし（ｄ）は、本発明方法の一実施
例による薄膜トランジスタの製造方法を示す製造工程図
であり、それぞれ図１（ａ）ないし（ｄ）のＸ−Ｘ線断
面説明図である。

【図３】 本発明の他の実施例の薄膜トランジスタの断
面説明図である。

【図４】 本発明の他の実施例の薄膜トランジスタの平
面説明図である。

【図５】 従来の薄膜トランジスタの平面説明図であ
る。

【図６】 図５のＡ−Ａ線断面説明図である。

【図７】 図５のＢ−Ｂ線断面説明図である。

【図８】 （ａ）及び（ｂ）は熱酸化法により熱酸化膜
を成長させてゲート絶縁膜とする場合の工程説明図であ
る。

【符号の説明】

１…絶縁性基板、 ２…半導体層、 ２ａ…活性領域、
２ｂ…ソース領域、２ｃ…ドレイン領域、 ２ｄ…高
抵抗領域、 ３…ゲート絶縁膜、 ４…ゲート電極、
６…層間絶縁膜、 ７…コンタクト孔、 ８…配線電極

Claims (2)

【特許請求の範囲】
1. 【請求項１】 絶縁性基板上に島状に形成された半導体
   層と、該半導体層上に形成された絶縁層と、前記半導体
   層の一部分を横断被覆するよう前記絶縁層上に形成され
   たゲート電極と、該ゲート電極を挟んで対峙する半導体
   層に形成されたソース・ドレイン領域と、を有する半導
   体装置において、少なくとも前記ゲート電極の横断被覆
   面で前記半導体層の中央部分寄りを高濃度領域とすると
   ともに、該高濃度領域の両側に高抵抗領域を形成したこ
   とを特徴とする半導体装置。
2. 【請求項２】 絶縁性基板上に島状にパターニングされ
   た半導体層を形成する第１の工程と、該半導体層上の外
   側部を覆う遮光マスクを形成しレーザ結晶化法により半
   導体層の両外側部に高抵抗領域を形成すると共に内側部
   に結晶化領域を形成する第２の工程と、該半導体層上に
   絶縁層を形成する第３の工程と、該絶縁層上に金属膜を
   着膜し前記半導体層の一部分を横断被覆するよう前記金
   属膜をパターニングしてゲート電極を形成する第４の工
   程と、該ゲート電極をマスクとして前記半導体層にイオ
   ンの注入若しくはドーピングを行なってソース・ドレイ
   ン領域を形成する第５の工程と、を具備する半導体装置
   の製造方法。