JPH05235192A - 半導体パッケージ - Google Patents
半導体パッケージInfo
- Publication number
- JPH05235192A JPH05235192A JP3351492A JP3351492A JPH05235192A JP H05235192 A JPH05235192 A JP H05235192A JP 3351492 A JP3351492 A JP 3351492A JP 3351492 A JP3351492 A JP 3351492A JP H05235192 A JPH05235192 A JP H05235192A
- Authority
- JP
- Japan
- Prior art keywords
- aluminum nitride
- sealing member
- semiconductor package
- package
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】本発明の目的は、多ピン化およびパッケージの
小形化に対応させた上で、さらに熱抵抗が小さく放熱性
に優れ、かつパッケージ本体（セラミックス基板）と封
止部材との接合強度および封止性に優れた半導体パッケ
ージを提供することにある。 【構成】本発明に係る半導体パッケージは、一主面に半
導体素子３が搭載され、この半導体素子３と電気的に接
続された配線パターン２０を有する窒化アルミニウム基
板２１と、前記配線パターン２０と電気的に接続される
とともに、前記窒化アルミニウム基板２１の他方の主面
に形成された外部端子５と、前記半導体素子３を覆うよ
うに、前記窒化アルミニウム基板２１の主面上に接合さ
れた高熱伝導性封止部材２２とを備え、上記高熱伝導性
封止部材２２の窒化アルミニウム基板２１の一主面の面
積に対する接合部面積率を２５％以上８０％以下に設定
したことを特徴とする。
小形化に対応させた上で、さらに熱抵抗が小さく放熱性
に優れ、かつパッケージ本体（セラミックス基板）と封
止部材との接合強度および封止性に優れた半導体パッケ
ージを提供することにある。 【構成】本発明に係る半導体パッケージは、一主面に半
導体素子３が搭載され、この半導体素子３と電気的に接
続された配線パターン２０を有する窒化アルミニウム基
板２１と、前記配線パターン２０と電気的に接続される
とともに、前記窒化アルミニウム基板２１の他方の主面
に形成された外部端子５と、前記半導体素子３を覆うよ
うに、前記窒化アルミニウム基板２１の主面上に接合さ
れた高熱伝導性封止部材２２とを備え、上記高熱伝導性
封止部材２２の窒化アルミニウム基板２１の一主面の面
積に対する接合部面積率を２５％以上８０％以下に設定
したことを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は半導体素子（ＩＣチッ
プ）を搭載した半導体パッケージに係り、特に熱抵抗が
小さく放熱性に優れ、かつパッケージ本体（基板）と封
止部材との接合強度および封止性に優れた半導体パッケ
ージに関する。
プ）を搭載した半導体パッケージに係り、特に熱抵抗が
小さく放熱性に優れ、かつパッケージ本体（基板）と封
止部材との接合強度および封止性に優れた半導体パッケ
ージに関する。
【０００２】
【従来の技術】従来から半導体素子（ＩＣチップ）は、
外部環境からの保護やハンドリング性の向上等を目的と
して、通常、絶縁性を有するセラミックス基板によって
パーケージングされた状態で使用される。ところで近
年、半導体製造技術の進歩によって半導体素子の高集積
化や高速化が進行している一方で、パワートランジスタ
に見られるように、一部の半導体素子においては大電力
化も図られている。このような半導体素子の大電力化や
高集積化等に伴って、半導体素子からの発熱量はさらに
増大する傾向にあるため、半導体パッケージには、より
放熱性および構造強度を高めることが強く望まれてい
る。
外部環境からの保護やハンドリング性の向上等を目的と
して、通常、絶縁性を有するセラミックス基板によって
パーケージングされた状態で使用される。ところで近
年、半導体製造技術の進歩によって半導体素子の高集積
化や高速化が進行している一方で、パワートランジスタ
に見られるように、一部の半導体素子においては大電力
化も図られている。このような半導体素子の大電力化や
高集積化等に伴って、半導体素子からの発熱量はさらに
増大する傾向にあるため、半導体パッケージには、より
放熱性および構造強度を高めることが強く望まれてい
る。
【０００３】そこで半導体パッケージの放熱性を向上さ
せるための一手段として、例えば図５に示すようなキャ
ビティダウン型の半導体パッケージが広く使用されてい
る。図５はピングリッドアレイ（ＰＧＡ）型の半導体パ
ッケージの構成例を示す断面図である。すなわちパッケ
ージの放熱性を向上させるために、Ａｌ合金等の金属製
の放熱フィン２をパッケージ本体となるセラミックス基
板１に接合した構造が採用されている。このような放熱
フィンの取付の難易を考慮した場合には、半導体素子３
が収容されたキャビティ４を下方に向けて開放設置する
とともに、キャビティ４の開放面側のセラミックス基板
１表面に外部端子５としてのリードピン６を接合したキ
ャビティダウン型のパッケージ構造が有利である。また
半導体素子３が収容されたキャビティ４は金属製キャッ
プ（リッド）９によって気密封止されている。
せるための一手段として、例えば図５に示すようなキャ
ビティダウン型の半導体パッケージが広く使用されてい
る。図５はピングリッドアレイ（ＰＧＡ）型の半導体パ
ッケージの構成例を示す断面図である。すなわちパッケ
ージの放熱性を向上させるために、Ａｌ合金等の金属製
の放熱フィン２をパッケージ本体となるセラミックス基
板１に接合した構造が採用されている。このような放熱
フィンの取付の難易を考慮した場合には、半導体素子３
が収容されたキャビティ４を下方に向けて開放設置する
とともに、キャビティ４の開放面側のセラミックス基板
１表面に外部端子５としてのリードピン６を接合したキ
ャビティダウン型のパッケージ構造が有利である。また
半導体素子３が収容されたキャビティ４は金属製キャッ
プ（リッド）９によって気密封止されている。
【０００４】上記キャビティダウン型の半導体パッケー
ジによれば、半導体素子３からセラミックス基板１を経
由して放熱フィン２に至るほぼ直線状の放熱パスが形成
されるために、半導体素子３において発生した熱は効率
的に系外に放散される。一方、半導体素子３とリードピ
ン６とが、セラミックス基板１の同一表面側に配置され
る構造となるため、半導体素子３に接続されたボンディ
ングワイヤ７の他端と、リードピン６とを電気的に接続
する内部配線層８の長さが長大になり、信号遅延が増大
する問題がある。またリードピン６を配設した側のセラ
ミックス基板１表面には半導体素子３も配設される構造
であるため、所要数のリードピン６を配設するために
は、パッケージ本体（セラミックス基板）自体が大型化
してしまう問題点がある。
ジによれば、半導体素子３からセラミックス基板１を経
由して放熱フィン２に至るほぼ直線状の放熱パスが形成
されるために、半導体素子３において発生した熱は効率
的に系外に放散される。一方、半導体素子３とリードピ
ン６とが、セラミックス基板１の同一表面側に配置され
る構造となるため、半導体素子３に接続されたボンディ
ングワイヤ７の他端と、リードピン６とを電気的に接続
する内部配線層８の長さが長大になり、信号遅延が増大
する問題がある。またリードピン６を配設した側のセラ
ミックス基板１表面には半導体素子３も配設される構造
であるため、所要数のリードピン６を配設するために
は、パッケージ本体（セラミックス基板）自体が大型化
してしまう問題点がある。
【０００５】一方、各種電子機器に対する小形化要請が
強まるに連れて、半導体パッケージ等においても高密度
実装を可能とすることが求められていることから、半導
体パッケージ自体に対する小形化の要望が強まってい
る。また、パッケージ内の配線長を低減することによっ
て、信号遅延を抑制する点からも、半導体パッケージの
小形化が求められている。さらに、半導体チップの高集
積化に伴って、１素子当りの入出力信号数は増加する傾
向にある。このような現状に対して、上記したキャビテ
ィダウン型の半導体パッケージは、小形化した場合の設
置ピン数に制限があることから、入出力信号数の増加す
なわち多ピン化への対応を考慮すると、次に説明するキ
ャビティアップ型の半導体パッケージが有利となる。
強まるに連れて、半導体パッケージ等においても高密度
実装を可能とすることが求められていることから、半導
体パッケージ自体に対する小形化の要望が強まってい
る。また、パッケージ内の配線長を低減することによっ
て、信号遅延を抑制する点からも、半導体パッケージの
小形化が求められている。さらに、半導体チップの高集
積化に伴って、１素子当りの入出力信号数は増加する傾
向にある。このような現状に対して、上記したキャビテ
ィダウン型の半導体パッケージは、小形化した場合の設
置ピン数に制限があることから、入出力信号数の増加す
なわち多ピン化への対応を考慮すると、次に説明するキ
ャビティアップ型の半導体パッケージが有利となる。
【０００６】従来のキャビティアップ型半導体パッケー
ジの一構成例を図６に示す。図６に示す半導体パッケー
ジは、内部に信号配線１０やグランド層（接地電源層）
１１等の内部配線層８を形成した多層セラミックス基板
１ａを有し、この多層セラミックス基板１ａの上部開放
型キャビティ４ａ内に半導体素子３が収容されている。
この半導体素子３が収容されたキャビティ４ａは、コバ
ールや４２Ｎｉ合金などの金属製のキャップ９ａ等によ
って気密封止されており、半導体素子３はボンディング
ワイヤ７および表面配線層１２を介して内部配線層８と
電気的に接続されている。また、多層セラミックス基板
１ａの他方の面には、内部配線層８と電気的に接続され
たリードピン６が接合されている。
ジの一構成例を図６に示す。図６に示す半導体パッケー
ジは、内部に信号配線１０やグランド層（接地電源層）
１１等の内部配線層８を形成した多層セラミックス基板
１ａを有し、この多層セラミックス基板１ａの上部開放
型キャビティ４ａ内に半導体素子３が収容されている。
この半導体素子３が収容されたキャビティ４ａは、コバ
ールや４２Ｎｉ合金などの金属製のキャップ９ａ等によ
って気密封止されており、半導体素子３はボンディング
ワイヤ７および表面配線層１２を介して内部配線層８と
電気的に接続されている。また、多層セラミックス基板
１ａの他方の面には、内部配線層８と電気的に接続され
たリードピン６が接合されている。
【０００７】上記キャビティアップ型の半導体パッケー
ジによれば、リードピン６の接合領域を広く確保するこ
とができるため、多ピン化（半導体素子の高集積化）や
パッケージの小型化には対応可能である。また半導体素
子３と各リードピン６とが多層セラミックス基板１ａ介
して対向するように配置されるため、両者を接続する内
部配線層８が比較的に短かくなり、配線抵抗を低減する
ことができる。
ジによれば、リードピン６の接合領域を広く確保するこ
とができるため、多ピン化（半導体素子の高集積化）や
パッケージの小型化には対応可能である。また半導体素
子３と各リードピン６とが多層セラミックス基板１ａ介
して対向するように配置されるため、両者を接続する内
部配線層８が比較的に短かくなり、配線抵抗を低減する
ことができる。
【０００８】
【発明が解決しようとする課題】しかしながら、キャビ
ティアップ型の半導体パッケージは、構造的に一般的な
放熱フィンを設けることがキャビティダウン型に比べて
困難であるため、充分な放熱性を確保することができな
いとう問題を有している。すなわち、キャビティ４ａ側
の半導体パッケージに、直接放熱フィンを接合すること
は構造上困難であり、またキャビティ４ａを気密封止す
るキャップ９ａに放熱フィンを取り付けたとしても、放
熱フィンとパッケージ本体との伝熱面積を充分に確保す
ることができないため、放熱フィンを有効に機能させる
ことができない。また、キャビティ４ａの周囲に放熱フ
ィンを接合したとしても、パッケージの小形化に応じて
伝熱面積を充分に確保することができなくなってしま
う。ちなみに従来使用されている半導体パッケージにお
いて、キャップ９ａの接合部面積Ａの、多層セラミック
ス基板１の半導体素子３を設置した一主面の全表面積に
対する割合、すなわち接合部面積率は、上記構造上の制
約により、１５〜２０％程度に止まっているため、熱抵
抗が高く充分な放熱特性が発揮されない問題点があっ
た。特に半導体素子からセラミックス基板を経由して放
熱フィンに至る直線的な放熱パスが形成されるキャビテ
ィダウン型の半導体パッケージと異なり、キャビティア
ップ型の半導体パッケージでは、半導体素子３において
発生した熱は、図６において下方向の多層セラミックス
基板１ａに一旦伝達された後に上方向のキャップ９ａ側
に伝達されるため、放熱パスが迂回して長くなる欠点が
ある。
ティアップ型の半導体パッケージは、構造的に一般的な
放熱フィンを設けることがキャビティダウン型に比べて
困難であるため、充分な放熱性を確保することができな
いとう問題を有している。すなわち、キャビティ４ａ側
の半導体パッケージに、直接放熱フィンを接合すること
は構造上困難であり、またキャビティ４ａを気密封止す
るキャップ９ａに放熱フィンを取り付けたとしても、放
熱フィンとパッケージ本体との伝熱面積を充分に確保す
ることができないため、放熱フィンを有効に機能させる
ことができない。また、キャビティ４ａの周囲に放熱フ
ィンを接合したとしても、パッケージの小形化に応じて
伝熱面積を充分に確保することができなくなってしま
う。ちなみに従来使用されている半導体パッケージにお
いて、キャップ９ａの接合部面積Ａの、多層セラミック
ス基板１の半導体素子３を設置した一主面の全表面積に
対する割合、すなわち接合部面積率は、上記構造上の制
約により、１５〜２０％程度に止まっているため、熱抵
抗が高く充分な放熱特性が発揮されない問題点があっ
た。特に半導体素子からセラミックス基板を経由して放
熱フィンに至る直線的な放熱パスが形成されるキャビテ
ィダウン型の半導体パッケージと異なり、キャビティア
ップ型の半導体パッケージでは、半導体素子３において
発生した熱は、図６において下方向の多層セラミックス
基板１ａに一旦伝達された後に上方向のキャップ９ａ側
に伝達されるため、放熱パスが迂回して長くなる欠点が
ある。
【０００９】また接合部面積率が小さいため、多層セラ
ミックス基板１ａと封止部材としてのキャップ９ａとの
接合強度が低く、パッケージ全体としての構造強度が低
い上に封止性能も低下する問題点があった。
ミックス基板１ａと封止部材としてのキャップ９ａとの
接合強度が低く、パッケージ全体としての構造強度が低
い上に封止性能も低下する問題点があった。
【００１０】本発明は上記問題点を解決するためになさ
れたものであり、多ピン化およびパッケージの小形化に
対応させた上で、さらに熱抵抗が小さく放熱性に優れ、
かつパッケージ本体（セラミックス基板）と封止部材と
の接合強度および封止性に優れた半導体パッケージを提
供することを目的とする。
れたものであり、多ピン化およびパッケージの小形化に
対応させた上で、さらに熱抵抗が小さく放熱性に優れ、
かつパッケージ本体（セラミックス基板）と封止部材と
の接合強度および封止性に優れた半導体パッケージを提
供することを目的とする。
【００１１】
【課題を解決するための手段】上記目的を達成するため
本発明に係る半導体パッケージは、一主面に半導体素子
が搭載され、この半導体素子と電気的に接続された配線
パターンを有する窒化アルミニウム基板と、前記配線パ
ターンと電気的に接続されるとともに、前記窒化アルミ
ニウム基板の他方の主面に形成された外部端子と、前記
半導体素子を覆うように、前記窒化アルミニウム基板の
主面上に接合された高熱伝導性封止部材とを備え、上記
高熱伝導性封止部材の窒化アルミニウム基板の一主面の
面積に対する接合部面積率を２５％以上８０％以下に設
定したことを特徴とする。
本発明に係る半導体パッケージは、一主面に半導体素子
が搭載され、この半導体素子と電気的に接続された配線
パターンを有する窒化アルミニウム基板と、前記配線パ
ターンと電気的に接続されるとともに、前記窒化アルミ
ニウム基板の他方の主面に形成された外部端子と、前記
半導体素子を覆うように、前記窒化アルミニウム基板の
主面上に接合された高熱伝導性封止部材とを備え、上記
高熱伝導性封止部材の窒化アルミニウム基板の一主面の
面積に対する接合部面積率を２５％以上８０％以下に設
定したことを特徴とする。
【００１２】また、高熱伝導性封止部材は、１２０Ｗ／
ｍ・Ｋ以上の熱伝導率を有する窒化アルミニウム焼結体
から構成するとよい。
ｍ・Ｋ以上の熱伝導率を有する窒化アルミニウム焼結体
から構成するとよい。
【００１３】
【作用】上記構成に係る半導体パッケージによれば、高
熱伝導性封止部材の窒化アルミニウム基板に対する接合
部面積率を、従来の１５〜２０％程度から２５〜８０％
までに増加させることが可能になるため、半導体素子に
おいて発生する熱が効率よく、放熱フィン等に伝達さ
れ、優れた放熱性を発揮させることができる。
熱伝導性封止部材の窒化アルミニウム基板に対する接合
部面積率を、従来の１５〜２０％程度から２５〜８０％
までに増加させることが可能になるため、半導体素子に
おいて発生する熱が効率よく、放熱フィン等に伝達さ
れ、優れた放熱性を発揮させることができる。
【００１４】また外部端子の接合面と対向する窒化アル
ミニウム基板の他の主面に半導体素子を搭載しているた
め、多ピン化に対応させた上でパッケージを小形化する
ことができる。そして基本的にパッケージ本体を熱伝導
性に優れた窒化アルミニウム基板で構成するとともに、
窒化アルミニウムなど熱伝導性の良好なセラミックス製
封止部材で半導体素子を覆い（封止し）、この封止部材
に放熱部材としての機能も兼ね備えさせているため、パ
ッケージの放熱性を大幅に向上させることができる。
ミニウム基板の他の主面に半導体素子を搭載しているた
め、多ピン化に対応させた上でパッケージを小形化する
ことができる。そして基本的にパッケージ本体を熱伝導
性に優れた窒化アルミニウム基板で構成するとともに、
窒化アルミニウムなど熱伝導性の良好なセラミックス製
封止部材で半導体素子を覆い（封止し）、この封止部材
に放熱部材としての機能も兼ね備えさせているため、パ
ッケージの放熱性を大幅に向上させることができる。
【００１５】特に封止部材と窒化アルミニウム基板との
接合面積を増大させることができるため、パッケージの
構造強度および封止性を大幅に向上させることも可能に
なる。
接合面積を増大させることができるため、パッケージの
構造強度および封止性を大幅に向上させることも可能に
なる。
【００１６】
【実施例】次に本発明の一実施例について添付図面を参
照して説明する。図１は本発明に係る半導体パッケージ
の一実施例を示す断面図である。
照して説明する。図１は本発明に係る半導体パッケージ
の一実施例を示す断面図である。
【００１７】すなわち実施例に係る半導体パッケージ
は、一主面にＬＳＩやパワーＩＣ等の半導体素子３が搭
載され、この半導体素子３と電気的に接続された配線パ
ターン２０を有する窒化アルミニウム多層基板２１と、
前記配線パターン２０と電気的に接続されるとともに、
前記窒化アルミニウム多層基板２１の他方の主面に形成
された外部端子５としてのリードピン６と、前記半導体
素子３を覆うように、前記窒化アルミニウム多層基板２
１の主面上に接合された断面コ字状の高熱伝導性封止部
材２２とを備え、上記高熱伝導性封止部材２２の窒化ア
ルミニウム多層基板２１に対する接合部面積率を２５％
以上８０％以下に設定して構成される。
は、一主面にＬＳＩやパワーＩＣ等の半導体素子３が搭
載され、この半導体素子３と電気的に接続された配線パ
ターン２０を有する窒化アルミニウム多層基板２１と、
前記配線パターン２０と電気的に接続されるとともに、
前記窒化アルミニウム多層基板２１の他方の主面に形成
された外部端子５としてのリードピン６と、前記半導体
素子３を覆うように、前記窒化アルミニウム多層基板２
１の主面上に接合された断面コ字状の高熱伝導性封止部
材２２とを備え、上記高熱伝導性封止部材２２の窒化ア
ルミニウム多層基板２１に対する接合部面積率を２５％
以上８０％以下に設定して構成される。
【００１８】上記窒化アルミニウム多層基板２１は、複
数のセラミックス層２３を多層に積層し、同時焼成によ
り一体化することによって構成された多層配線基板であ
り、各セラミックス層２３上には所定の配線パターンを
有する内部配線層８が設けられている。内部配線層８
は、導電性物質が充填されたビアホール８ａを含んでお
り、また窒化アルミニウム多層基板２１の半導体素子搭
載面２１ａに形成された表面配線層１２と上記ビアホー
ル８ａを介して電気的に接続されている。表面配線層１
２は、高密度配線が必要となることから、スパッタ法や
蒸着法等の薄膜形成技術を利用した薄膜配線とされてい
る。搭載された半導体素子３は、ボンディングワイヤ７
を介して表面配線層１２と電気的に接続されている。ま
た、外部端子５としてのリードピン６は、内部配線層８
と電気的に接続されるように、窒化アルミニウム多層基
板２１の下面２１ｂに接合されている。このような窒化
アルミニウム多層基板２１は、例えば基板自体（各セラ
ミックス層２３）と内部配線層８等となる導電性物質と
を同時焼成することにより作製される。
数のセラミックス層２３を多層に積層し、同時焼成によ
り一体化することによって構成された多層配線基板であ
り、各セラミックス層２３上には所定の配線パターンを
有する内部配線層８が設けられている。内部配線層８
は、導電性物質が充填されたビアホール８ａを含んでお
り、また窒化アルミニウム多層基板２１の半導体素子搭
載面２１ａに形成された表面配線層１２と上記ビアホー
ル８ａを介して電気的に接続されている。表面配線層１
２は、高密度配線が必要となることから、スパッタ法や
蒸着法等の薄膜形成技術を利用した薄膜配線とされてい
る。搭載された半導体素子３は、ボンディングワイヤ７
を介して表面配線層１２と電気的に接続されている。ま
た、外部端子５としてのリードピン６は、内部配線層８
と電気的に接続されるように、窒化アルミニウム多層基
板２１の下面２１ｂに接合されている。このような窒化
アルミニウム多層基板２１は、例えば基板自体（各セラ
ミックス層２３）と内部配線層８等となる導電性物質と
を同時焼成することにより作製される。
【００１９】また、窒化アルミニウム多層基板２１の半
導体素子搭載面２１ａは、上述したように、窒化アルミ
ニウム製高熱伝導性封止部材２２によって覆われてお
り、搭載された半導体素子３は、この窒化アルミニウム
高熱伝導性封止部材２２によって気密封止されている。
すなわち、窒化アルミニウム高熱伝導性封止部材２２
は、コ字状断面の凸状外縁部２２ａの端面（接合面：
Ａ）が窒化アルミニウム多層基板２１の半導体素子搭載
面２１ａに当接され、かつ凹状部２２ｂ内に半導体素子
３が収容されるように接合されており、この凹状部２２
ｂが従来の半導体パッケージのキャビティの役割を果し
ている。
導体素子搭載面２１ａは、上述したように、窒化アルミ
ニウム製高熱伝導性封止部材２２によって覆われてお
り、搭載された半導体素子３は、この窒化アルミニウム
高熱伝導性封止部材２２によって気密封止されている。
すなわち、窒化アルミニウム高熱伝導性封止部材２２
は、コ字状断面の凸状外縁部２２ａの端面（接合面：
Ａ）が窒化アルミニウム多層基板２１の半導体素子搭載
面２１ａに当接され、かつ凹状部２２ｂ内に半導体素子
３が収容されるように接合されており、この凹状部２２
ｂが従来の半導体パッケージのキャビティの役割を果し
ている。
【００２０】そして、窒化アルミニウム多層基板２１と
窒化アルミニウム製高熱伝導性封止部材２２との接合
は、Ｐｂ−Ｓｎ半田、Ａｕ−Ｓｎ半田、樹脂等により行
なわれる。ここでＡｌＮ多層基板２１と封止部材２２と
の接合部における半田の流れを防止するために、封止部
材２２の凸状外縁部２２ａの側端面は、ＡｌＮ多層基板
２１の側端面より０．１〜０．５mm程度内側に配設され
るように形成するとよい。
窒化アルミニウム製高熱伝導性封止部材２２との接合
は、Ｐｂ−Ｓｎ半田、Ａｕ−Ｓｎ半田、樹脂等により行
なわれる。ここでＡｌＮ多層基板２１と封止部材２２と
の接合部における半田の流れを防止するために、封止部
材２２の凸状外縁部２２ａの側端面は、ＡｌＮ多層基板
２１の側端面より０．１〜０．５mm程度内側に配設され
るように形成するとよい。
【００２１】上記窒化アルミニウム製高熱伝導性封止部
材２２は、窒化アルミニウム多層基板２１に接合されて
いるため、半導体素子３の動作等に伴って発生した熱
は、窒化アルミニウム多層基板２１を介して窒化アルミ
ニウム製高熱伝導性封止部材２２からも放散される。す
なわち、窒化アルミニウム製高熱伝導性封止部材２２
は、放熱部材の機能も兼ね備えている。
材２２は、窒化アルミニウム多層基板２１に接合されて
いるため、半導体素子３の動作等に伴って発生した熱
は、窒化アルミニウム多層基板２１を介して窒化アルミ
ニウム製高熱伝導性封止部材２２からも放散される。す
なわち、窒化アルミニウム製高熱伝導性封止部材２２
は、放熱部材の機能も兼ね備えている。
【００２２】また、窒化アルミニウム製高熱伝導性封止
部材２２の接合部面積（凸状外縁部２２ａの端面の面
積）Ａは、窒化アルミニウム多層基板２１から窒化アル
ミニウム製高熱伝導性封止部材２２への熱の伝達状態を
直接左右するため、表面配線層１２の形成精度や半導体
パッケージ全体の許容サイズ（リードピン６の形成ピッ
チを含む）を考慮した上で、できるだけ大きく設定する
ことが好ましいが、本発明では窒化アルミニウム製高熱
伝導性封止部材２２の接合部面積Ａが、窒化アルミニウ
ム多層基板２１の半導体素子３を設置した一主面の全面
積に対して占める割合、すなわち接合部面積率を２５％
以上８０％以下に設定している。接合部面積率が２５％
未満の場合には、放熱面積が充分に確保されずパッケー
ジの放熱特性が低下すると同時に、接合面積が小さくな
るため、封止部材２２と窒化アルミニウム多層基板２１
との接合強度が低下し、パッケージの構造強度および封
止性が低下してしまう。一方接合部面積率が８０％を超
えると窒化アルミニウム多層基板２１に対する半導体素
子３の搭載空間が不足してしまうため、接合部面積率は
上記範囲に設定されるが、より好ましくは３５〜６０％
の範囲が望ましい。
部材２２の接合部面積（凸状外縁部２２ａの端面の面
積）Ａは、窒化アルミニウム多層基板２１から窒化アル
ミニウム製高熱伝導性封止部材２２への熱の伝達状態を
直接左右するため、表面配線層１２の形成精度や半導体
パッケージ全体の許容サイズ（リードピン６の形成ピッ
チを含む）を考慮した上で、できるだけ大きく設定する
ことが好ましいが、本発明では窒化アルミニウム製高熱
伝導性封止部材２２の接合部面積Ａが、窒化アルミニウ
ム多層基板２１の半導体素子３を設置した一主面の全面
積に対して占める割合、すなわち接合部面積率を２５％
以上８０％以下に設定している。接合部面積率が２５％
未満の場合には、放熱面積が充分に確保されずパッケー
ジの放熱特性が低下すると同時に、接合面積が小さくな
るため、封止部材２２と窒化アルミニウム多層基板２１
との接合強度が低下し、パッケージの構造強度および封
止性が低下してしまう。一方接合部面積率が８０％を超
えると窒化アルミニウム多層基板２１に対する半導体素
子３の搭載空間が不足してしまうため、接合部面積率は
上記範囲に設定されるが、より好ましくは３５〜６０％
の範囲が望ましい。
【００２３】図２は窒化アルミニウム多層基板２１上面
側の接合状態を示す平断面図であり、基板２１の中央部
に半導体素子３を搭載するダイパッド領域Ｘ1 が設けら
れ、その外周に表面配線層１２を形成する表面配線領域
Ｘ2 が設けられる。したがって、封止部材２２の接合領
域Ｘ3 は窒化アルミニウム基板２１の表面積から上記ダ
イパッド領域Ｘ1 および表面配線領域Ｘ2 を差し引いた
値となる。
側の接合状態を示す平断面図であり、基板２１の中央部
に半導体素子３を搭載するダイパッド領域Ｘ1 が設けら
れ、その外周に表面配線層１２を形成する表面配線領域
Ｘ2 が設けられる。したがって、封止部材２２の接合領
域Ｘ3 は窒化アルミニウム基板２１の表面積から上記ダ
イパッド領域Ｘ1 および表面配線領域Ｘ2 を差し引いた
値となる。
【００２４】また、高熱伝導度封止部材２２の構成材料
となる窒化アルミニウム焼結体は、本質的に高熱伝導性
を有するものであるが、その原料材質や作製条件によっ
て種々の熱伝導率を有するものが得られるため、封止部
材２２用の窒化アルミニウム焼結体としては、より高熱
伝導率を有するものを使用することが好ましい。例えば
封止部材２２は、１２０Ｗ／ｍ・Ｋ以上の熱伝導率を有
する窒化アルミニウム焼結体によって構成することが好
ましい。より好ましくは、１８０Ｗ／ｍ・Ｋ以上の熱伝
導率を有する窒化アルミニウム焼結体を用いるとよい。
なお、窒化アルミニウム多層基板２１の構成材料として
も、高熱伝導率を有するものを使用することが好まし
い。
となる窒化アルミニウム焼結体は、本質的に高熱伝導性
を有するものであるが、その原料材質や作製条件によっ
て種々の熱伝導率を有するものが得られるため、封止部
材２２用の窒化アルミニウム焼結体としては、より高熱
伝導率を有するものを使用することが好ましい。例えば
封止部材２２は、１２０Ｗ／ｍ・Ｋ以上の熱伝導率を有
する窒化アルミニウム焼結体によって構成することが好
ましい。より好ましくは、１８０Ｗ／ｍ・Ｋ以上の熱伝
導率を有する窒化アルミニウム焼結体を用いるとよい。
なお、窒化アルミニウム多層基板２１の構成材料として
も、高熱伝導率を有するものを使用することが好まし
い。
【００２５】上記した窒化アルミニウム製高熱伝導性封
止部材２２上には、図１に示すように、従来から用いら
れているような放熱フィン２を取り付けることが可能で
ある。この放熱フィン２の構成材料としては、アルミニ
ウム材や銅材のような金属材料や封止部材と同材質の窒
化アルミニウム焼結体等を用いることができる。また、
放熱フィン２を窒化アルミニウム焼結体で構成する場合
には、高熱伝導性封止部材２２と一体化成形とすること
も可能である。また、窒化アルミニウム多層基板２１の
下面２１ｂ側にも、放熱フィンを設けてもよい。これ
は、半導体パッケージをボードに搭載した際に、ボード
側からも放熱しようとするものである。
止部材２２上には、図１に示すように、従来から用いら
れているような放熱フィン２を取り付けることが可能で
ある。この放熱フィン２の構成材料としては、アルミニ
ウム材や銅材のような金属材料や封止部材と同材質の窒
化アルミニウム焼結体等を用いることができる。また、
放熱フィン２を窒化アルミニウム焼結体で構成する場合
には、高熱伝導性封止部材２２と一体化成形とすること
も可能である。また、窒化アルミニウム多層基板２１の
下面２１ｂ側にも、放熱フィンを設けてもよい。これ
は、半導体パッケージをボードに搭載した際に、ボード
側からも放熱しようとするものである。
【００２６】上述した実施例の半導体パッケージにおい
ては、窒化アルミニウム多層基板２１のリードピン６の
接合面２１ｂと対向する平坦な主面２１ａ上に、半導体
素子３を接合搭載しているため、パッケージの小形化や
多ピン化を可能にした上で、表面配線層１２の形成精度
の向上や形成コストの低減を図ることができる。
ては、窒化アルミニウム多層基板２１のリードピン６の
接合面２１ｂと対向する平坦な主面２１ａ上に、半導体
素子３を接合搭載しているため、パッケージの小形化や
多ピン化を可能にした上で、表面配線層１２の形成精度
の向上や形成コストの低減を図ることができる。
【００２７】また、窒化アルミニウム多層基板２１の表
面２１ａ上に直接搭載された半導体素子３は、断面コ字
状の窒化アルミニウム製封止部材２２を用いることによ
って、確実に気密封止することができる。特に従来の半
導体パッケージと比較して封止部材２２と窒化アルミニ
ウム多層基板２１との接合面積が大幅に増加するため、
パッケージの構造強度および封止性を同時に向上させる
ことができる。
面２１ａ上に直接搭載された半導体素子３は、断面コ字
状の窒化アルミニウム製封止部材２２を用いることによ
って、確実に気密封止することができる。特に従来の半
導体パッケージと比較して封止部材２２と窒化アルミニ
ウム多層基板２１との接合面積が大幅に増加するため、
パッケージの構造強度および封止性を同時に向上させる
ことができる。
【００２８】そして、高熱伝導性封止部材２２を窒化ア
ルミニウム焼結体で構成していると共に、封止部材２２
の形状を断面コ字状とし、窒化アルミニウム多層基板２
１との接合面積（伝熱面積）を増大させているため、半
導体素子３からの熱を窒化アルミニウム多層基板２１を
介して効率よく放散させることができる。
ルミニウム焼結体で構成していると共に、封止部材２２
の形状を断面コ字状とし、窒化アルミニウム多層基板２
１との接合面積（伝熱面積）を増大させているため、半
導体素子３からの熱を窒化アルミニウム多層基板２１を
介して効率よく放散させることができる。
【００２９】このように、上記実施例の半導体パッケー
ジは、小形化および多ピン化が可能である上に、高放熱
性を満足するものであると言える。さらに、窒化アルミ
ニウム製高熱伝導性封止部材２２は、放熱部材の機能を
も兼ねるため、部品点数の削減にも寄与する。よって、
製造コストの低減を図ることができる。
ジは、小形化および多ピン化が可能である上に、高放熱
性を満足するものであると言える。さらに、窒化アルミ
ニウム製高熱伝導性封止部材２２は、放熱部材の機能を
も兼ねるため、部品点数の削減にも寄与する。よって、
製造コストの低減を図ることができる。
【００３０】また窒化アルミニウム製高熱伝導性封止部
材２２の代りに、例えばポーラスなタングステンに銅を
含浸させた構造のＷ−Ｃｕ系製の封止部材等の高熱伝導
性封止部材を用いてもよい。
材２２の代りに、例えばポーラスなタングステンに銅を
含浸させた構造のＷ−Ｃｕ系製の封止部材等の高熱伝導
性封止部材を用いてもよい。
【００３１】なお、放熱部材を兼ねる断面コ字状の高熱
伝導性封止部材２２を、アルミニウム材等で構成するこ
とも考えられるが、この場合には熱膨張率が大きく異な
る部材同士の接合に伴う種々の問題が発生する。例え
ば、接合する部材間の熱膨張差が大きいと、加熱接合時
や冷熱サイクル時に、セラミック部材にクラックが生じ
たり、またクラックには至らなくとも、残留応力が大き
くなることから、信頼性が大幅に低下する。本発明に当
て嵌めると、窒化アルミニウム多層基板２１にクラック
が生じることが懸念される。これに対して、本発明にお
いては、特に多層基板２１と封止部材２２とを同材質の
窒化アルミニウムによって構成した場合、上記したよう
な熱膨張差に起因するクラックの発生や信頼性の低下を
招くことがない。これは、半導体パッケージとして使用
する上で、重要な点である。
伝導性封止部材２２を、アルミニウム材等で構成するこ
とも考えられるが、この場合には熱膨張率が大きく異な
る部材同士の接合に伴う種々の問題が発生する。例え
ば、接合する部材間の熱膨張差が大きいと、加熱接合時
や冷熱サイクル時に、セラミック部材にクラックが生じ
たり、またクラックには至らなくとも、残留応力が大き
くなることから、信頼性が大幅に低下する。本発明に当
て嵌めると、窒化アルミニウム多層基板２１にクラック
が生じることが懸念される。これに対して、本発明にお
いては、特に多層基板２１と封止部材２２とを同材質の
窒化アルミニウムによって構成した場合、上記したよう
な熱膨張差に起因するクラックの発生や信頼性の低下を
招くことがない。これは、半導体パッケージとして使用
する上で、重要な点である。
【００３２】図１に示す実施例では、外部端子５として
多数のリードピン６をＡｌＮ多層基板２１の下面２１ｂ
にＡｇろう材等によって接合した例で示しているが、本
発明は図１に示す実施例に限定されない。すなわち図３
に示すように導電性物質が充填されたビアホール８ａに
対向する位置でＡｌＮ多層基板２１の下面２１ｂに半田
等の突起２４を形成し外部端子とした場合においても、
リードピンの場合と同様な効果が得られる。
多数のリードピン６をＡｌＮ多層基板２１の下面２１ｂ
にＡｇろう材等によって接合した例で示しているが、本
発明は図１に示す実施例に限定されない。すなわち図３
に示すように導電性物質が充填されたビアホール８ａに
対向する位置でＡｌＮ多層基板２１の下面２１ｂに半田
等の突起２４を形成し外部端子とした場合においても、
リードピンの場合と同様な効果が得られる。
【００３３】次に上述した実施例に係る半導体パッケー
ジの具体例について述べ、その特性を評価する。下記に
示す実施例１〜３に係る半導体パッケージはいずれも、
図１に示す構造を有している。
ジの具体例について述べ、その特性を評価する。下記に
示す実施例１〜３に係る半導体パッケージはいずれも、
図１に示す構造を有している。
【００３４】実施例１ まず、各セラミックス層２３に対応した窒化アルミニウ
ムグリーンシートを作製し、これらにスールーホールを
形成した後、スルーホール内に導体ペーストを充填する
とともに、導体ペーストを所望の配線形状に塗布した。
次いで、これら窒化アルミニウムグリーンシートを積層
した後、窒素雰囲気中で脱バインダ処理し、さらに焼成
（窒化アルミニウムと導体層との同時焼成）して、内部
配線層８を有する２５mm×２５mm×２．６mmt の窒化ア
ルミニウム多層基板２１を得た。
ムグリーンシートを作製し、これらにスールーホールを
形成した後、スルーホール内に導体ペーストを充填する
とともに、導体ペーストを所望の配線形状に塗布した。
次いで、これら窒化アルミニウムグリーンシートを積層
した後、窒素雰囲気中で脱バインダ処理し、さらに焼成
（窒化アルミニウムと導体層との同時焼成）して、内部
配線層８を有する２５mm×２５mm×２．６mmt の窒化ア
ルミニウム多層基板２１を得た。
【００３５】次に、窒化アルミニウム多層基板２１の上
面２１ａに薄膜法により表面配線層１２を形成した後、
窒化アルミニウム多層基板２１の下面２１ｂ側にリード
ピン６を２４０本Ａｇろうを用いて接合した。この後、
半導体素子３として消費電力１０Ｗのシリコン素子を窒
化アルミニウム多層基板２１の上面２１ａに接合搭載
し、ボンディングワイヤ７を付設して電気的な接続を完
了させた。
面２１ａに薄膜法により表面配線層１２を形成した後、
窒化アルミニウム多層基板２１の下面２１ｂ側にリード
ピン６を２４０本Ａｇろうを用いて接合した。この後、
半導体素子３として消費電力１０Ｗのシリコン素子を窒
化アルミニウム多層基板２１の上面２１ａに接合搭載
し、ボンディングワイヤ７を付設して電気的な接続を完
了させた。
【００３６】一方、ＡｌＮ多層基板２１に対する接合部
の面積率が５０％となるように１７０Ｗ／ｍ・Ｋの熱伝
導率を有する窒化アルミニウム焼結体により、放熱部材
を兼ねる高熱伝導性封止部材２２を作製した。そして、
この窒化アルミニウム製封止部材２２を、上記した半導
体素子３が搭載された窒化アルミニウム多層基板２１の
上面２１ａにＡｕ−Ｓｎ半田により接合し、さらに封止
部材２２上に直径２５mmの円形７段構造の放熱フィン２
を配置して目的とする実施例１に係る半導体パッケージ
を得た。
の面積率が５０％となるように１７０Ｗ／ｍ・Ｋの熱伝
導率を有する窒化アルミニウム焼結体により、放熱部材
を兼ねる高熱伝導性封止部材２２を作製した。そして、
この窒化アルミニウム製封止部材２２を、上記した半導
体素子３が搭載された窒化アルミニウム多層基板２１の
上面２１ａにＡｕ−Ｓｎ半田により接合し、さらに封止
部材２２上に直径２５mmの円形７段構造の放熱フィン２
を配置して目的とする実施例１に係る半導体パッケージ
を得た。
【００３７】実施例２ 封止部材２２の接合部面積率を７０％とした以外は、実
施例１と全く同一条件によって処理し、実施例２に係る
半導体パッケージを製造した。
施例１と全く同一条件によって処理し、実施例２に係る
半導体パッケージを製造した。
【００３８】実施例３ 封止部材２２の接合部面積率を３０％とした以外は実施
例１と全く同一条件によって処理し、実施例３に係る半
導体パッケージを製造した。
例１と全く同一条件によって処理し、実施例３に係る半
導体パッケージを製造した。
【００３９】比較例１ 封止部材２２の接合部面積率を２０％とした以外は実施
例１と全く同一条件によって処理し、比較例１に係る半
導体パッケージを製造した。
例１と全く同一条件によって処理し、比較例１に係る半
導体パッケージを製造した。
【００４０】このようにして得た実施例１〜３および比
較例１に係る各半導体パッケージの放熱性を評価するた
めに、冷却風速を１．５ｍ／ｓに設定してΔＶBE法によ
り熱抵抗値を測定したところ、図４に示す結果が得られ
た。すなわち比較例１による半導体パッケージでは熱抵
抗で５．５℃／Ｗで高い値であったのに対し、実施例１
〜３による半導体パッケージでは、２．７〜４．０℃／
Ｗと低熱抵抗値であり、いずれも放熱性が高い半導体パ
ッケージが得られることが判明した。特にパッケージサ
イズが小形化し、キャビティダウン型パッケージに近い
あるいは同等の低熱抵抗を実現することができた。
較例１に係る各半導体パッケージの放熱性を評価するた
めに、冷却風速を１．５ｍ／ｓに設定してΔＶBE法によ
り熱抵抗値を測定したところ、図４に示す結果が得られ
た。すなわち比較例１による半導体パッケージでは熱抵
抗で５．５℃／Ｗで高い値であったのに対し、実施例１
〜３による半導体パッケージでは、２．７〜４．０℃／
Ｗと低熱抵抗値であり、いずれも放熱性が高い半導体パ
ッケージが得られることが判明した。特にパッケージサ
イズが小形化し、キャビティダウン型パッケージに近い
あるいは同等の低熱抵抗を実現することができた。
【００４１】
【発明の効果】以上説明の通り本発明に係る半導体パッ
ケージによれば、高熱伝導性封止部材の窒化アルミニウ
ム基板に対する接合部面積率を２５〜８０％と大きく設
定し、この接合部を放熱回路として使用しているため、
熱抵抗が小さく、放熱特性に優れ、かつ封止部材と窒化
アルミニウム基板との接合強度が高く、封止性に優れた
高品質の半導体パッケージを提供することができる。
ケージによれば、高熱伝導性封止部材の窒化アルミニウ
ム基板に対する接合部面積率を２５〜８０％と大きく設
定し、この接合部を放熱回路として使用しているため、
熱抵抗が小さく、放熱特性に優れ、かつ封止部材と窒化
アルミニウム基板との接合強度が高く、封止性に優れた
高品質の半導体パッケージを提供することができる。
【図１】本発明に係る半導体パッケージの一実施例を示
す断面図。
す断面図。
【図２】図１におけるII−II矢視平断面図。
【図３】外部端子の他の構成例を示す部分断面図。
【図４】封止部材の接合部面積率と半導体パッケージの
熱抵抗との関係を示すグラフ。
熱抵抗との関係を示すグラフ。
【図５】従来のキャビティダウン型半導体パッケージの
構成例を示す断面図。
構成例を示す断面図。
【図６】従来のキャビティアップ型半導体パッケージの
構成例を示す断面図。
構成例を示す断面図。
１，１ａ セラミックス基板 ２ 放熱フィン ３ 半導体素子 ４，４ａ キャビティ ５ 外部端子 ６ リードピン ７ ボンディングワイヤ ８ 内部配線層 ８ａ ビアホール ９，９ａ 金属製キャップ（リッド） １０ 信号配線 １１ グランド層（接地電源層） １２ 表面配線層 ２０ 配線パターン ２１ 窒化アルミニウム多層基板 ２１ 素子搭載面（基板上面） ２１ｂ 基板下面 ２２ 高熱伝導性封止部材 ２２ａ 凸状外縁部 ２２ｂ 凹状部 ２３ セラミックス層 ２４ 半田等の突起 Ａ 接合面
───────────────────────────────────────────────────── フロントページの続き (72)発明者 加曽利 光男 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝総合研究所内 (72)発明者 上野 文雄 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝総合研究所内
Claims (3)
- 【請求項１】 一主面に半導体素子が搭載され、この半
導体素子と電気的に接続された配線パターンを有する窒
化アルミニウム基板と、前記配線パターンと電気的に接
続されるとともに、前記窒化アルミニウム基板の他方の
主面に形成された外部端子と、前記半導体素子を覆うよ
うに、前記窒化アルミニウム基板の主面上に接合された
高熱伝導性封止部材とを備え、上記高熱伝導性封止部材
の窒化アルミニウム基板の一主面の面積に対する接合部
面積率を２５％以上８０％以下に設定したことを特徴と
する半導体パッケージ。 - 【請求項２】 高熱伝導性封止部材は、１２０Ｗ／ｍ・
Ｋ以上の熱伝導率を有する窒化アルミニウム焼結体から
成ることを特徴する請求項１記載の半導体パッケージ。 - 【請求項３】 外部端子がリードピンであることを特徴
とする請求項１記載の半導体パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3351492A JP3335657B2 (ja) | 1992-02-20 | 1992-02-20 | 半導体パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3351492A JP3335657B2 (ja) | 1992-02-20 | 1992-02-20 | 半導体パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05235192A true JPH05235192A (ja) | 1993-09-10 |
| JP3335657B2 JP3335657B2 (ja) | 2002-10-21 |
Family
ID=12388658
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3351492A Expired - Lifetime JP3335657B2 (ja) | 1992-02-20 | 1992-02-20 | 半導体パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3335657B2 (ja) |
-
1992
- 1992-02-20 JP JP3351492A patent/JP3335657B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP3335657B2 (ja) | 2002-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970000218B1 (ko) | 반도체 패키지 | |
| US6020637A (en) | Ball grid array semiconductor package | |
| EP0933816B1 (en) | Hybrid module | |
| US5710695A (en) | Leadframe ball grid array package | |
| US5157588A (en) | Semiconductor package and manufacture thereof | |
| JPH0878574A (ja) | 半導体装置及びその製造方法 | |
| JPH01253942A (ja) | 半導体パッケージ及びそれを用いたコンピュータ | |
| US5199164A (en) | Method of manufacturing semiconductor package | |
| US8450842B2 (en) | Structure and electronics device using the structure | |
| JP3253154B2 (ja) | 半導体装置用パッケージ及び半導体装置 | |
| JP2002057238A (ja) | 集積回路パッケージ | |
| JP2501279B2 (ja) | 半導体パッケ―ジ | |
| JP3335657B2 (ja) | 半導体パッケージ | |
| JPH08264688A (ja) | 半導体用セラミックパッケージ | |
| JP2501278B2 (ja) | 半導体パッケ―ジ | |
| JP2001102475A (ja) | 半導体素子用パッケージおよびその実装構造 | |
| CN112087859A (zh) | 具有防渗基座及嵌入构件的线路板及其半导体组体 | |
| JPH0897336A (ja) | 半導体装置 | |
| US20230317554A1 (en) | Embedded heat slug in a substrate | |
| JPH04144162A (ja) | 半導体装置 | |
| JPH06268099A (ja) | 半導体装置用セラミックパッケージ | |
| JP3198144B2 (ja) | 半導体パッケージ | |
| JPH0529499A (ja) | セラミツクス多層基板 | |
| JPS6334962A (ja) | パツケ−ジ構造体 | |
| JPH09266265A (ja) | 半導体パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070802 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080802 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20090802 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100802 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100802 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110802 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120802 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120802 Year of fee payment: 10 |