JP3253154B2 - 半導体装置用パッケージ及び半導体装置 - Google Patents
半導体装置用パッケージ及び半導体装置Info
- Publication number
- JP3253154B2 JP3253154B2 JP1693493A JP1693493A JP3253154B2 JP 3253154 B2 JP3253154 B2 JP 3253154B2 JP 1693493 A JP1693493 A JP 1693493A JP 1693493 A JP1693493 A JP 1693493A JP 3253154 B2 JP3253154 B2 JP 3253154B2
- Authority
- JP
- Japan
- Prior art keywords
- board
- multilayer
- semiconductor device
- package
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
- H01L2924/30111—Impedance matching
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置用パッケージ
及び半導体装置に関する。
及び半導体装置に関する。
【０００２】
【従来の技術】半導体装置に搭載されるＣＰＵ等の半導
体チップは高集積化が進むとともにますます高出力化し
ている。このような高出力の半導体チップを搭載するパ
ッケージとして従来はセラミックパッケージが多用され
ている。セラミックパッケージは耐熱性に優れ、放熱板
を取り付けることによって放熱特性を改善することがで
きることから大パワーの半導体チップであっても容易に
搭載でき、また配線パターンの多層化も可能であって多
ピン化にも好適に対応でき、信頼性の高いパッケージと
して提供できるからである。
体チップは高集積化が進むとともにますます高出力化し
ている。このような高出力の半導体チップを搭載するパ
ッケージとして従来はセラミックパッケージが多用され
ている。セラミックパッケージは耐熱性に優れ、放熱板
を取り付けることによって放熱特性を改善することがで
きることから大パワーの半導体チップであっても容易に
搭載でき、また配線パターンの多層化も可能であって多
ピン化にも好適に対応でき、信頼性の高いパッケージと
して提供できるからである。
【０００３】
【発明が解決しようとする課題】しかしながら、セラミ
ックパッケージはグリーンシートを積層して焼成して製
造するため、製造コストがかかり製品として高価になる
という問題点がある。また、セラミックパッケージで形
成する配線パターンはタングステンメタライズ等によっ
て形成するため電気抵抗値が高くなり、高速信号の伝播
特性が劣ること、また、配線パターンを設ける基材の誘
電率が大きいことによって信号伝播が遅延するといった
電気的特性の面で問題があった。
ックパッケージはグリーンシートを積層して焼成して製
造するため、製造コストがかかり製品として高価になる
という問題点がある。また、セラミックパッケージで形
成する配線パターンはタングステンメタライズ等によっ
て形成するため電気抵抗値が高くなり、高速信号の伝播
特性が劣ること、また、配線パターンを設ける基材の誘
電率が大きいことによって信号伝播が遅延するといった
電気的特性の面で問題があった。
【０００４】そこで、本発明はこれら問題点を解消すべ
くなされたものであり、その目的とするところは、パッ
ケージの放熱性に優れることによって大出力の半導体チ
ップを好適に搭載でき、高速信号に対する電気的特性に
もすぐれ、かつ、製造が容易で従来のセラミックパッケ
ージにくらべてはるかに安価に提供することができる半
導体装置用パッケージ及び半導体装置を提供しようとす
るものである。
くなされたものであり、その目的とするところは、パッ
ケージの放熱性に優れることによって大出力の半導体チ
ップを好適に搭載でき、高速信号に対する電気的特性に
もすぐれ、かつ、製造が容易で従来のセラミックパッケ
ージにくらべてはるかに安価に提供することができる半
導体装置用パッケージ及び半導体装置を提供しようとす
るものである。
【０００５】
【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。すなわち、パッケージの基
体部を構成する放熱板を兼ねた金属基板上に、半導体チ
ップを収納する収納穴が形成された枠状の多層配線基板
の一方の面が接着され、前記収納穴の底面に前記金属基
板が露出され、前記収納穴内に、半導体チップをワイヤ
ボンディングで接続する配線パターンが形成され、前記
多層配線基板の他方の面に、外部端子となるボールバン
プの接合部が形成されていることを特徴とする。また、
前記多層配線基板が、フレキシブル基板に配線パターン
が形成された多層フレキシブル基板であることを特徴と
する。また、前記多層配線基板が、基板に配線パターン
が形成された多層プリント基板であることを特徴とす
る。また、多層配線基板が、フレキシブル基板に配線パ
ターンが形成された多層フレキシブル基板と、基板に配
線パターンが形成された多層プリント基板とを重ね合わ
せて成ることを特徴とする。また、多層配線基板の外形
と、金属基板の外形の寸法が、略同一であることを特徴
とする。また、半導体装置として、前記半導体装置用パ
ッケージの収納穴内底部の露出した金属基板上に半導体
チップが搭載され、該半導体チップと前記収納穴内の配
線パターンとがワイヤボンディングにより電気的に接続
され、該半導体チップとワイヤとが樹脂封止あるいはキ
ャップにより収納穴内に封止され、ボールバンプの接合
部に、ボールバンプが形成されて成ることを特徴とす
る。
するため次の構成を備える。すなわち、パッケージの基
体部を構成する放熱板を兼ねた金属基板上に、半導体チ
ップを収納する収納穴が形成された枠状の多層配線基板
の一方の面が接着され、前記収納穴の底面に前記金属基
板が露出され、前記収納穴内に、半導体チップをワイヤ
ボンディングで接続する配線パターンが形成され、前記
多層配線基板の他方の面に、外部端子となるボールバン
プの接合部が形成されていることを特徴とする。また、
前記多層配線基板が、フレキシブル基板に配線パターン
が形成された多層フレキシブル基板であることを特徴と
する。また、前記多層配線基板が、基板に配線パターン
が形成された多層プリント基板であることを特徴とす
る。また、多層配線基板が、フレキシブル基板に配線パ
ターンが形成された多層フレキシブル基板と、基板に配
線パターンが形成された多層プリント基板とを重ね合わ
せて成ることを特徴とする。また、多層配線基板の外形
と、金属基板の外形の寸法が、略同一であることを特徴
とする。また、半導体装置として、前記半導体装置用パ
ッケージの収納穴内底部の露出した金属基板上に半導体
チップが搭載され、該半導体チップと前記収納穴内の配
線パターンとがワイヤボンディングにより電気的に接続
され、該半導体チップとワイヤとが樹脂封止あるいはキ
ャップにより収納穴内に封止され、ボールバンプの接合
部に、ボールバンプが形成されて成ることを特徴とす
る。
【０００６】
【作用】半導体チップの収納穴内に、半導体チップをワ
イヤボンディングで接続する配線パターンが形成され、
前記多層配線基板の他方の面に、外部端子となるボール
バンプの接合部が形成されているので、収納穴内に半導
体チップとワイヤボンディングのワイヤを完全に収納で
き、半導体チップの封止部分が多層配線基板の他方の面
に突出せず、該封止部分が邪魔にならないので、形成す
べきボールバンプを小径にでき、ボールバンプの搭載密
度を向上でき、したがって、配線密度の向 上、多ピン化
にも好適に対応できる。 また、多層配線基板の他方の面
に外部接続端子があるため、半導体装置を実装基板に実
装した際に、金属基板が半導体装置上方の空間に露出す
ることになり、放熱性が向上でき、放熱フィンの取り付
けも可能となる。
イヤボンディングで接続する配線パターンが形成され、
前記多層配線基板の他方の面に、外部端子となるボール
バンプの接合部が形成されているので、収納穴内に半導
体チップとワイヤボンディングのワイヤを完全に収納で
き、半導体チップの封止部分が多層配線基板の他方の面
に突出せず、該封止部分が邪魔にならないので、形成す
べきボールバンプを小径にでき、ボールバンプの搭載密
度を向上でき、したがって、配線密度の向 上、多ピン化
にも好適に対応できる。 また、多層配線基板の他方の面
に外部接続端子があるため、半導体装置を実装基板に実
装した際に、金属基板が半導体装置上方の空間に露出す
ることになり、放熱性が向上でき、放熱フィンの取り付
けも可能となる。
【０００７】
【実施例】以下、本発明に係る半導体装置用パッケージ
及び半導体装置の好適な実施例について説明する。本発
明に係る半導体装置用パッケージはパッケージの基体部
を構成する放熱板を兼ねた金属基板に別体で形成した多
層配線基板を接着して一体に形成したことを特徴とす
る。図１はこの半導体装置用パッケージ及び半導体装置
の一実施例の構成を示す。図で１０は上記金属基板であ
り、効果的な放熱性が得られるよう放熱特性に優れた金
属、たとえばアルニミウム、銅等で形成するとともに、
一定の厚さに形成して所要の放熱特性が得られるように
している。
及び半導体装置の好適な実施例について説明する。本発
明に係る半導体装置用パッケージはパッケージの基体部
を構成する放熱板を兼ねた金属基板に別体で形成した多
層配線基板を接着して一体に形成したことを特徴とす
る。図１はこの半導体装置用パッケージ及び半導体装置
の一実施例の構成を示す。図で１０は上記金属基板であ
り、効果的な放熱性が得られるよう放熱特性に優れた金
属、たとえばアルニミウム、銅等で形成するとともに、
一定の厚さに形成して所要の放熱特性が得られるように
している。
【０００８】上記金属基板１０には多層配線基板を接着
して半導体装置用パッケージとする。多層配線基板１６
は多層フレキシブル基板１２と多層プリント基板１４と
を一体に組み合わせて形成したものを使用し、多層配線
基板１６を接着剤で金属基板１０に接着して一体として
いる。多層配線基板１６は外形寸法を金属基板１０の外
形と同じくし、中央部に半導体チップ２０を搭載するた
めの収納穴を設けた矩形枠状に形成している。１８は多
層配線基板１６を金属基板１２に接着した接着剤層であ
る。接着剤としてはたとえば樹脂系熱硬化性接着剤が用
いられる。
して半導体装置用パッケージとする。多層配線基板１６
は多層フレキシブル基板１２と多層プリント基板１４と
を一体に組み合わせて形成したものを使用し、多層配線
基板１６を接着剤で金属基板１０に接着して一体として
いる。多層配線基板１６は外形寸法を金属基板１０の外
形と同じくし、中央部に半導体チップ２０を搭載するた
めの収納穴を設けた矩形枠状に形成している。１８は多
層配線基板１６を金属基板１２に接着した接着剤層であ
る。接着剤としてはたとえば樹脂系熱硬化性接着剤が用
いられる。
【０００９】多層配線基板１６には信号ライン、電源ラ
イン等を適宜パターンで形成するが、電気的特性を考慮
して多層フレキシブル基板１２には信号ラインを設け、
多層プリント基板１４には電源ラインと接地ラインを設
ける。多層フレキシブル基板１２はポリイミド等の低誘
電率材料を電気的絶縁層とし、この電気的絶縁層に所定
パターンで配線パターンを形成したもので、これによっ
て信号の高速伝播特性を損なわないようにすることがで
きる。また、電気的絶縁層を基材として配線パターンを
エッチング形成することにより、セラミックパッケージ
で形成するパターンよりもさらに微細なパターンを容易
に形成することができて高密度化に容易に対応すること
ができる。
イン等を適宜パターンで形成するが、電気的特性を考慮
して多層フレキシブル基板１２には信号ラインを設け、
多層プリント基板１４には電源ラインと接地ラインを設
ける。多層フレキシブル基板１２はポリイミド等の低誘
電率材料を電気的絶縁層とし、この電気的絶縁層に所定
パターンで配線パターンを形成したもので、これによっ
て信号の高速伝播特性を損なわないようにすることがで
きる。また、電気的絶縁層を基材として配線パターンを
エッチング形成することにより、セラミックパッケージ
で形成するパターンよりもさらに微細なパターンを容易
に形成することができて高密度化に容易に対応すること
ができる。
【００１０】一方、多層プリント基板１４では、電源ラ
イン、接地ラインといった高速の電気的特性が問題にな
らない配線パターンを形成し、これらパターンを別層で
設けることによって、配線パターンの形成を容易にする
とともに電気的特性面でも改善を図ることが可能であ
る。このように信号ラインと電源ライン、接地ラインを
別層に設けるようにすれば、複雑な配線パターンも容易
に形成でき、多ピン化にも好適に対応できる。
イン、接地ラインといった高速の電気的特性が問題にな
らない配線パターンを形成し、これらパターンを別層で
設けることによって、配線パターンの形成を容易にする
とともに電気的特性面でも改善を図ることが可能であ
る。このように信号ラインと電源ライン、接地ラインを
別層に設けるようにすれば、複雑な配線パターンも容易
に形成でき、多ピン化にも好適に対応できる。
【００１１】上記のように多層フレキシブル基板１２と
多層プリント基板１４の各々の特性特定を生かして信号
ライン、電源ライン等を分配することによって多層配線
基板１６を有効に利用した半導体パッケージを得ること
ができる。これら多層フレキシブル基板１２、多層プリ
ント基板１４からなる多層配線基板１６の製造はセラミ
ックパッケージの製造にくらべてはるかに安価にでき、
上記半導体装置用パッケージはこれら多層配線基板１６
を金属基板１０に接着して一体化するものであるから、
その組み立ても容易であり、セラミックパッケージにく
らべてはるかに安価に提供することが可能になるという
利点がある。
多層プリント基板１４の各々の特性特定を生かして信号
ライン、電源ライン等を分配することによって多層配線
基板１６を有効に利用した半導体パッケージを得ること
ができる。これら多層フレキシブル基板１２、多層プリ
ント基板１４からなる多層配線基板１６の製造はセラミ
ックパッケージの製造にくらべてはるかに安価にでき、
上記半導体装置用パッケージはこれら多層配線基板１６
を金属基板１０に接着して一体化するものであるから、
その組み立ても容易であり、セラミックパッケージにく
らべてはるかに安価に提供することが可能になるという
利点がある。
【００１２】図１に示す実施例のパッケージは表面実装
とするため、外部接続用に多層配線基板１６の下面にボ
ールバンプ２２を形成している。ボールバンプを形成す
る個所の多層配線基板１６の下面には当然にボールバン
プの接合部が形成されている。半導体チップを搭載する
場合は、接着剤を用いて半導体チップ２０を金属基板１
０に接着する。金属基板１０としてアルミニウムあるい
は銅を使用する場合は、半導体チップ２０と金属基板１
０との熱膨張係数の差がかなり大きくなるが、接着剤で
接合することにより接着剤層が緩衝作用をなし、金属基
板１０と半導体チップ２０との熱応力を吸収して確実に
搭載することが可能である。なお、金属基板１０と多層
フレキシブル基板、多層プリント基板との熱膨張係数の
差は小さいからこれらの間の熱膨張係数差はほとんど問
題にならない。
とするため、外部接続用に多層配線基板１６の下面にボ
ールバンプ２２を形成している。ボールバンプを形成す
る個所の多層配線基板１６の下面には当然にボールバン
プの接合部が形成されている。半導体チップを搭載する
場合は、接着剤を用いて半導体チップ２０を金属基板１
０に接着する。金属基板１０としてアルミニウムあるい
は銅を使用する場合は、半導体チップ２０と金属基板１
０との熱膨張係数の差がかなり大きくなるが、接着剤で
接合することにより接着剤層が緩衝作用をなし、金属基
板１０と半導体チップ２０との熱応力を吸収して確実に
搭載することが可能である。なお、金属基板１０と多層
フレキシブル基板、多層プリント基板との熱膨張係数の
差は小さいからこれらの間の熱膨張係数差はほとんど問
題にならない。
【００１３】金属基板１０に接合して搭載した半導体チ
ップ２０に対して、この実施例ではワイヤボンディング
によって多層フレキシブル基板１２と接続し、シリコン
ジェル２４によって半導体チップ２０を封止して半導体
装置としている。このように、収納穴内に半導体チップ
２０とワイヤボンディングのワイヤを完全に収納でき、
半導体チップ２０の封止部分が多層配線基板１６の他方
の面に突出せず、該封止部分が邪魔にならないので、ボ
ールバンプを小径にでき、ボールバンプの搭載密度を向
上でき、したがって、配線密度の向上、多ピン化にも好
適に対応できる。
ップ２０に対して、この実施例ではワイヤボンディング
によって多層フレキシブル基板１２と接続し、シリコン
ジェル２４によって半導体チップ２０を封止して半導体
装置としている。このように、収納穴内に半導体チップ
２０とワイヤボンディングのワイヤを完全に収納でき、
半導体チップ２０の封止部分が多層配線基板１６の他方
の面に突出せず、該封止部分が邪魔にならないので、ボ
ールバンプを小径にでき、ボールバンプの搭載密度を向
上でき、したがって、配線密度の向上、多ピン化にも好
適に対応できる。
【００１４】以上、金属基板１０に多層配線基板１６を
接着して一体に形成した半導体パッケージ及び半導体装
置について説明したが、これら実施例ではその基体部を
熱放散性に優れた金属基板によって形成しているから、
従来はセラミックパッケージに搭載していたような発熱
量の大きな高出力の半導体チップであっても容易に搭載
することが可能になる。また、信号ライン、電源ライン
等も微細に高密度で形成することが容易に可能であり、
多ピン化にも好適に対応できるとともに、多層配線基板
１６の特性からセラミックパッケージ等とくらべて電気
的特性面でも優れたパッケージとして提供することが可
能になる。
接着して一体に形成した半導体パッケージ及び半導体装
置について説明したが、これら実施例ではその基体部を
熱放散性に優れた金属基板によって形成しているから、
従来はセラミックパッケージに搭載していたような発熱
量の大きな高出力の半導体チップであっても容易に搭載
することが可能になる。また、信号ライン、電源ライン
等も微細に高密度で形成することが容易に可能であり、
多ピン化にも好適に対応できるとともに、多層配線基板
１６の特性からセラミックパッケージ等とくらべて電気
的特性面でも優れたパッケージとして提供することが可
能になる。
【００１５】なお、上記実施例においては多層配線基板
１６として多層フレキシブル基板１２と多層プリント基
板１４の複合構造を有するものを使用したが、パッケー
ジの用途によっては多層フレキシブル基板のみで構成し
てももちろんかまわない。たとえば、信号ライン、電源
ライン、接地ラインを別層にし、マイクロストリップラ
イン構造で特性インピーダンスをマッチングさせるよう
にすることもできるし、電気的特性としてさほど高特性
が必要でないような場合には、安価に形成できる多層プ
リント基板のみによって形成することが可能である。
１６として多層フレキシブル基板１２と多層プリント基
板１４の複合構造を有するものを使用したが、パッケー
ジの用途によっては多層フレキシブル基板のみで構成し
てももちろんかまわない。たとえば、信号ライン、電源
ライン、接地ラインを別層にし、マイクロストリップラ
イン構造で特性インピーダンスをマッチングさせるよう
にすることもできるし、電気的特性としてさほど高特性
が必要でないような場合には、安価に形成できる多層プ
リント基板のみによって形成することが可能である。
【００１６】
【発明の効果】本発明に係る半導体装置用パッケージ及
び半導体装置によれば、上述したように、半導体チップ
の収納穴内に、半導体チップをワイヤボンディングで接
続する配線パターンが形成され、前記多層配線基板の他
方の面に、外部端子となるボールバンプの接合部が形成
されているので、収納穴内に半導体チップとワイヤボン
ディングのワイヤを完全に収納でき、半導体チップの封
止部分が多層配線基板の他方の面に突出せず、該封止部
分が邪魔にならないので、形成すべきボールバンプを小
径にでき、ボールバンプの搭載密度を向上でき、したが
って、配線密度の向上、多ピン化にも好適に対応でき
る。 また、多層配線基板の他方の面に外部接続端子があ
るため、半導体装置を実装基板に実装した際に、金属基
板が半導体装置上方の空間に露出することになり、放熱
性が向上でき、放熱フィンの取り付けも可能となる。
び半導体装置によれば、上述したように、半導体チップ
の収納穴内に、半導体チップをワイヤボンディングで接
続する配線パターンが形成され、前記多層配線基板の他
方の面に、外部端子となるボールバンプの接合部が形成
されているので、収納穴内に半導体チップとワイヤボン
ディングのワイヤを完全に収納でき、半導体チップの封
止部分が多層配線基板の他方の面に突出せず、該封止部
分が邪魔にならないので、形成すべきボールバンプを小
径にでき、ボールバンプの搭載密度を向上でき、したが
って、配線密度の向上、多ピン化にも好適に対応でき
る。 また、多層配線基板の他方の面に外部接続端子があ
るため、半導体装置を実装基板に実装した際に、金属基
板が半導体装置上方の空間に露出することになり、放熱
性が向上でき、放熱フィンの取り付けも可能となる。
【図１】半導体装置の一実施例の構成を示す断面図であ
る。
る。
【図２】マルチチップタイプの半導体装置の実施例を示
し、(a) は断面図、(b) は平面図である。
し、(a) は断面図、(b) は平面図である。
１０ 金属基板 １２ 多層フレキシブル基板 １４ 多層プリント基板 １６ 多層配線基板 １８ 接着剤層 ２０ 半導体チップ ２２ ボールバンプ ２４ シリコンジェル
Claims (6)
- 【請求項１】 パッケージの基体部を構成する放熱板を
兼ねた金属基板上に、半導体チップを収納する収納穴が
形成された枠状の多層配線基板の一方の面が接着され、 前記収納穴の底面に前記金属基板が露出され、 前記収納穴内に、半導体チップをワイヤボンディングで
接続する配線パターンが形成され、 前記多層配線基板の他方の面に、外部端子となるボール
バンプの接合部が形成されていることを特徴とする 半導
体装置用パッケージ。 - 【請求項２】 多層配線基板が、フレキシブル基板に配
線パターンが形成された多層フレキシブル基板であるこ
とを特徴とする請求項１記載の半導体装置用パッケー
ジ。 - 【請求項３】 多層配線基板が、基板に配線パターンが
形成された多層プリント基板であることを特徴とする請
求項１記載の半導体装置用パッケージ。 - 【請求項４】 多層配線基板が、フレキシブル基板に配
線パターンが形成された多層フレキシブル基板と、基板
に配線パターンが形成された多層プリント基板とを重ね
合わせて成ることを特徴とする請求項１記載の半導体装
置用パッケージ。 - 【請求項５】 多層配線基板の外形と、金属基板の外形
の寸法が、略同一であることを特徴とする請求項１、
２、３または４記載の半導体装置用パッケージ。 - 【請求項６】 請求項１、２、３、４または５記載の半
導体装置用パッケージの収納穴内底部の露出した金属基
板上に半導体チップが搭載され、該半導体チップと前記
収納穴内の配線パターンとがワイヤボンディングにより
電気的に接続され、該半導体チップとワイヤとが樹脂封
止あるいはキャップにより収納穴内に封止され、ボール
バンプの接合部に、ボールバンプが形成されて成ること
を特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1693493A JP3253154B2 (ja) | 1993-01-06 | 1993-01-06 | 半導体装置用パッケージ及び半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1693493A JP3253154B2 (ja) | 1993-01-06 | 1993-01-06 | 半導体装置用パッケージ及び半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06204355A JPH06204355A (ja) | 1994-07-22 |
| JP3253154B2 true JP3253154B2 (ja) | 2002-02-04 |
Family
ID=11929958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1693493A Expired - Fee Related JP3253154B2 (ja) | 1993-01-06 | 1993-01-06 | 半導体装置用パッケージ及び半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3253154B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0878574A (ja) * | 1994-09-08 | 1996-03-22 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| KR100244090B1 (ko) * | 1995-08-07 | 2000-02-01 | 김규현 | 패키지형 집적회로장치와 그 제조방법 |
| TW363262B (en) * | 1995-10-31 | 1999-07-01 | Nhk Spring Co Ltd | Metallic electronic component packaging arrangement |
| JPH09199635A (ja) * | 1996-01-19 | 1997-07-31 | Shinko Electric Ind Co Ltd | 回路基板形成用多層フィルム並びにこれを用いた多層回路基板および半導体装置用パッケージ |
| CN100403532C (zh) * | 2005-08-19 | 2008-07-16 | 南茂科技股份有限公司 | 散热型球格阵列封装结构 |
| KR101093719B1 (ko) | 2010-01-04 | 2011-12-19 | (주)웨이브닉스이에스피 | 금속기판을 이용한 고출력 소자의 패키지 모듈 구조 및 그 제조방법 |
| US10312205B2 (en) | 2016-06-23 | 2019-06-04 | Samsung Electro-Mechanics Co., Ltd. | Fan-out semiconductor package |
-
1993
- 1993-01-06 JP JP1693493A patent/JP3253154B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06204355A (ja) | 1994-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6303997B1 (en) | Thin, stackable semiconductor packages | |
| EP1374305B1 (en) | Enhanced die-down ball grid array and method for making the same | |
| US6731015B2 (en) | Super low profile package with stacked dies | |
| US5800958A (en) | Electrically enhanced power quad flat pack arrangement | |
| US6265771B1 (en) | Dual chip with heat sink | |
| US6359341B1 (en) | Ball grid array integrated circuit package structure | |
| USRE42653E1 (en) | Semiconductor package with heat dissipating structure | |
| US5598031A (en) | Electrically and thermally enhanced package using a separate silicon substrate | |
| US5910682A (en) | Semiconductor chip stack package | |
| JP4493121B2 (ja) | 半導体素子および半導体チップのパッケージ方法 | |
| US5067005A (en) | Semiconductor device | |
| JPH0964099A (ja) | 半導体装置及びその実装構造 | |
| JP2002170918A (ja) | 半導体装置及びその製造方法 | |
| US6501164B1 (en) | Multi-chip semiconductor package with heat dissipating structure | |
| US6858932B2 (en) | Packaged semiconductor device and method of formation | |
| JP3253154B2 (ja) | 半導体装置用パッケージ及び半導体装置 | |
| JP3312611B2 (ja) | フィルムキャリア型半導体装置 | |
| US6509642B1 (en) | Integrated circuit package | |
| KR20030045950A (ko) | 방열판을 구비한 멀티 칩 패키지 | |
| US6057594A (en) | High power dissipating tape ball grid array package | |
| US6137174A (en) | Hybrid ASIC/memory module package | |
| JPH08274214A (ja) | 半導体装置 | |
| JP2524482B2 (ja) | Ｑｆｐ構造半導体装置 | |
| US6963129B1 (en) | Multi-chip package having a contiguous heat spreader assembly | |
| US20040125574A1 (en) | Multi-chip semiconductor package and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071122 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081122 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091122 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091122 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121122 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |