CN100403532C - 散热型球格阵列封装结构 - Google Patents
散热型球格阵列封装结构 Download PDFInfo
- Publication number
- CN100403532C CN100403532C CNB2005100931748A CN200510093174A CN100403532C CN 100403532 C CN100403532 C CN 100403532C CN B2005100931748 A CNB2005100931748 A CN B2005100931748A CN 200510093174 A CN200510093174 A CN 200510093174A CN 100403532 C CN100403532 C CN 100403532C
- Authority
- CN
- China
- Prior art keywords
- chip
- flexible substrate
- heat dissipation
- grid array
- ball grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000017525 heat dissipation Effects 0.000 title claims abstract description 45
- 239000000758 substrate Substances 0.000 claims abstract description 96
- 238000007789 sealing Methods 0.000 claims abstract description 14
- 239000000565 sealant Substances 0.000 claims description 17
- 150000001875 compounds Chemical class 0.000 claims description 13
- 229910000679 solder Inorganic materials 0.000 claims description 12
- 239000002356 single layer Substances 0.000 claims description 8
- 238000003466 welding Methods 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 239000003292 glue Substances 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 4
- 239000008393 encapsulating agent Substances 0.000 claims 2
- 238000004806 packaging method and process Methods 0.000 abstract description 40
- 239000000084 colloidal system Substances 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 7
- 239000000853 adhesive Substances 0.000 description 6
- 230000001070 adhesive effect Effects 0.000 description 6
- 238000000465 moulding Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- LIMFPAAAIVQRRD-BCGVJQADSA-N N-[2-[(3S,4R)-3-fluoro-4-methoxypiperidin-1-yl]pyrimidin-4-yl]-8-[(2R,3S)-2-methyl-3-(methylsulfonylmethyl)azetidin-1-yl]-5-propan-2-ylisoquinolin-3-amine Chemical compound F[C@H]1CN(CC[C@H]1OC)C1=NC=CC(=N1)NC=1N=CC2=C(C=CC(=C2C=1)C(C)C)N1[C@@H]([C@H](C1)CS(=O)(=O)C)C LIMFPAAAIVQRRD-BCGVJQADSA-N 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000012812 sealant material Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本发明是有关于一种散热型球格阵列封装结构，其主要包括一可挠性基板、一芯片、一密封胶体、一散热片以及多个外连接装置，该芯片装设于该可挠性基板的下表面并经由该可挠性基板电性连接至这些外连接装置，该散热片设于该可挠性基板的上表面，以利支撑这些外连接装置，且这些外连接装置设于该可挠性基板的下表面并且位于该芯片的其中两对称侧面的外围。
Description
技术领域
本发明是有关于一种球格阵列封装构造，特别是有关于一种散热型球格阵列封装结构，以适用于高频记忆体芯片。
背景技术
现有习知的球格阵列封装构造采用硬质的印刷电路板作为芯片(芯片即为晶片，以下皆称为芯片)载体，其以单片或单条式逐一输送，进行半导体封装作业，最后在硬质基板上制作焊球，以供对外电性连接，为了增进散热，可在基板的另一表面装设一金属散热板。但目前半导体封装追求高产出率与低封装成本，特别是针对记忆体芯片等大宗半导体产品的封装，以现有习知的球格阵列封装构造则会具有高成本与较差的封装效率的缺陷。
如中国台湾专利公告第570306号“具有散热片的半导体封装构造”，请参阅图1所示，现有习知的散热型球格阵列封装结构100，其主要包括一硬质基板110、一散热片120、一芯片130及一模封胶体150，该芯片130贴设于该硬质基板110的上表面111，在以打线形成的焊线140连接该芯片130与该基板110之后，利用该模封胶体150将该散热片120与该芯片130一同封设于该基板110的上表面111，之后，将多个焊球160安装在该基板110的下表面112，现有习知的能密封散热片的模封胶体150须为压模(molding)形成，该基板110必须是硬质方可供压模模具的抵压，并以条状或平板状输送该基板110，在封装效率上较慢，且整体封装厚度也高，封胶体材料等耗用量又大，不适用于记忆体芯片封装。
另，如中国台湾专利公告第577153号“晶穴朝下型多芯片封装”所揭示，请参阅图2所示，是另一种现有习知的散热型球格阵列封装结构200，其是先将一具有开口213的硬质基板210装设于一散热片220，以粘胶将该基板210的上表面211贴设于该散热片220，现有习知的传输模式为，每一散热片220只能粘贴一封装单元的基板210，并以单颗分离的方式放置一载盘进行封装作业，例如，将芯片230设置于该基板210的开口213内，可粘贴于该散热片220的镂空处，并以打线形成的焊线240连接该芯片230与该基板210，一密封胶体250形成于该开口213，以密封这些焊线240，之后将多个焊球260装设于该基板210的下表面212，这种现有习知的散热型球格阵列封装结构200在封装效率上相当地慢且高封装成本，仅可运用于高单价的微处理器芯片或ASIC芯片，无法提供快速的低成本封装作业。
由此可见，上述现有的散热型球格阵列封装结构在结构与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决散热型球格阵列封装结构存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切的结构能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新型结构的散热型球格阵列封装结构，便成了当前业界极需改进的目标。
有鉴于上述现有的散热型球格阵列封装结构存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新型结构的散热型球格阵列封装结构，能够改进一般现有的散热型球格阵列封装结构，使其更具有实用性。经过不断的研究、设计，并经反复试作样品及改进后，终于创设出确具实用价值的本发明。
发明内容
本发明的目的在于，克服现有的散热型球格阵列封装结构存在的缺陷，而提供一种新型的散热型球格阵列封装结构，所要解决的技术问题是使其主要包括：一可挠性基板、一芯片、一密封胶体、一散热片以及多个外连接装置，芯片装设于该可挠性基板的下表面，该散热片设于该可挠性基板的上表面，以支撑这些外连接装置，而这些外连接装置设于该可挠性基板的下表面并且位于该芯片的其中两对称侧面的外围，可卷带输送且具有散热型封装型态，达到大量快速的低成本封装的功效，从而更加适于实用。
本发明的另一目的在于，提供一种散热型球格阵列封装结构，所要解决的技术问题是使多个外连接装置设于该可挠性基板，再贴于该散热片的另一表面并且位于该芯片的其中两侧面的外围，以保护晶背裸露的芯片并且达到良好散热效果，从而更加适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种散热型球格阵列封装结构，其包括：一可挠性基板，其具有一上表面以及一下表面，并且该可挠性基板包括一线路图案；一芯片，其设于该可挠性基板的下表面，该芯片具有一主动面、一背面以及多个在该主动面与该背面之间的侧面，并且该芯片包括多个在该主动面的焊垫；多个内导接元件，其连接该芯片的这些焊垫至该可挠性基板的线路图案；一密封胶体，其密封这些内导接元件；一散热片，其贴设于该可挠性基板的上表面，以支撑这些外连接装置；及多个外连接装置，其设于该可挠性基板的下表面并且位于该芯片的其中两侧面的外围。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的散热型球格阵列封装结构，其中所述的芯片邻近这些外连接装置的该两侧面是为较长侧面。
前述的散热型球格阵列封装结构，其中所述的芯片是为一频率高于400Mhz的动态随机存取记忆体芯片。
前述的散热型球格阵列封装结构，其中所述的芯片的主动面与该可挠性基板的下表面之间形成有一粘晶胶。
前述的散热型球格阵列封装结构，其中所述的芯片的背面显露于该密封胶体。
前述的散热型球格阵列封装结构，其中这些内导接元件是为凸块或焊线。
前述的散热型球格阵列封装结构，其中所述的可挠性基板具有一开孔，以利这些内导接元件的连接与该密封胶体的形成。
前述的散热型球格阵列封装结构，其中所述的散热片具有一让位槽，对应于该密封胶体。
前述的散热型球格阵列封装结构，其中所述的密封胶体包括导热介面物质(Thermal Interface Material，TIM)，以热耦合连接(thermal coupled)至该散热片。
前述的散热型球格阵列封装结构，其中所述的线路图案是为单层结构，使得该可挠性基板构成为一单层软性印刷电路板。
本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案可知，本发明散热型球格阵列封装结构至少具有下列优点：
本发明散热型球格阵列封装结构主要包括：一可挠性基板、一芯片、一密封胶体、一散热片以及多个外连接装置，芯片装设于该可挠性基板的下表面，该散热片设于该可挠性基板的上表面，可以支撑这些外连接装置，而这些外连接装置设于该可挠性基板的下表面并且位于该芯片的其中两对称侧面的外围，可以卷带输送且具有散热型封装型态，达到大量快速的低成本封装的功效。
综上所述，本发明特殊结构的散热型球格阵列封装结构，其具有上述诸多的优点及实用价值，并在同类产品中未见有类似的结构设计公开发表或使用而确属创新，其不论在产品结构或功能上皆有较大的改进，在技术上有较大的进步，并产生了好用及实用的效果，且较现有的散热型球格阵列封装结构具有增进的多项功效，从而更加适于实用，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1是一种现有习知的散热型球格阵列封装结构的截面示意图。
图2是另一种现有习知的散热型球格阵列封装结构的截面示意图。
图3是依据本发明的第一具体实施例散热型球格阵列封装结构的截面示意图。
图4是依据本发明的第一具体实施例散热型球格阵列封装结构的底面示意图。
图5是依据本发明的第二具体实施例散热型球格阵列封装结构的截面示意图。
100：散热型球格阵列封装结构 110：基板
111：上表面 112：下表面
120：散热片 130：芯片
140：焊线 150：模封胶体
160：焊球 200：散热型球格阵列封装结构
210：基板 211：上表面
212：下表面 213：开口
220：散热片 230：芯片
240：焊线 250：密封胶体
260：焊球 300：散热型球格阵列封装结构
310：可挠性基板 311：上表面
312：下表面 313：开孔
314：线路图案 314a：内导脚
314b：接球垫 315：保护层
320：芯片 321：主动面
322：背面 323：较长侧面
324：较短侧面 325：焊垫
326：粘晶胶 330：内导接元件
340：密封胶体 350：散热片
351：让位部 352：粘着剂
360：外连接装置 400：散热型球格阵列封装结构
410：可挠性基板 411：上表面
412：下表面 413：开孔
414：线路图案 420：芯片
421：主动面 422：背面
423：侧面 424：焊垫
430：内导接元件 440：密封胶体
450：散热片 451：让位部
460：外连接装置
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的散热型球格阵列封装结构其具体实施方式、结构、特征及其功效，详细说明如后。
请参阅图3所示，依本发明的第一具体实施例，该一种散热型球格阵列封装结构300，主要包括一可挠性基板310、一芯片320、多个内导接元件330、一密封胶体340、一散热片350以及多个外连接装置360。该可挠性基板310，具有一上表面311以及一下表面312，且该可挠性基板310包括一线路图案314，以供卷带式封装传输，在本实施例中，该线路图案314是为单层结构并形成于可挠性基板310的上表面311，使得该可挠性基板构成为一种低成本的单层软性印刷电路板，该线路图案314包括相互对应导接的多个内导脚314a与多个接球垫314b，并以一保护层315(cover layer)或是防焊层覆盖该线路图案314，并且，该可挠性基板310具有一开孔313，这些内导脚314a可延伸于该开孔313中或贴附于该可挠性基板310。
该芯片320，可为一种记忆体芯片或其它低端子数(端子数小于100)的半导体芯片，较佳地，该芯片320是为一频率高于400Mhz的动态随机存取记忆体芯片，请参阅图3及图4所示，该芯片320设于该可挠性基板310的下表面312，该芯片320具有一主动面321、一背面322以及多个在该主动面321与背面322之间的侧面(即两对应的较长侧面323与两对应的较短侧面324)，并且该芯片320包括有多个在主动面321的焊垫325，这些焊垫325以单排或多排排列于该主动面321的一中央位置为较佳，在本实施例中，在该芯片320的主动面321与可挠性基板310的下表面312之间形成有一粘晶胶326，以粘着芯片320与可挠性基板310，该粘晶胶326由一B阶固化胶所固化成形为较佳，以达到较低封装成本，此外，这些内导接元件330可为凸块，其是可藉由内导脚接合(Inner Lead Bonding)或是覆晶接合(flip-chip bonding)方式连接该芯片320的这些焊垫325至该可挠性基板310的线路图案314的内导脚314a。
在电性连接之后，该可挠性基板310的开孔313是显露出这些内导接元件330，将该密封胶体340以点涂或印刷方式形成于该开孔313，使该密封胶体340密封这些内导接元件330，较佳地，该芯片320的背面322是为显露于该密封胶体340，而具有良好散热效果，而该密封胶体340可选用具有较佳导热特性的树脂胶体，例如，该密封胶体340可包括一种导热介面物质(Thermal Interface Material，TIM)。该散热片350藉由一粘着剂352贴设于该可挠性基板310的上表面311，以提供一可形成这些外连接装置360的支撑面，以利这些外连接装置360形成于该可挠性基板310的下表面312之下，较佳地，该散热片350具有一让位部351，如凹槽，对应于该密封胶体340的形成位置，并且，该散热片350与该密封胶体340为热耦合连接(thermal coupling)关系为较佳。而这些外连接装置360设于该可挠性基板310的下表面312并且位于该芯片320的其中两侧面323的外围，请参阅图4所示，在本实施例中，这些外连接装置360位于该芯片320的其中两对应较长侧面323外围并呈矩阵排列，但这些外连接装置360亦可位于该芯片320的四侧面323、324外围，而这些外连接装置360可选自于焊球与结线凸块(stud bump)的其中之一，其接合至该可挠性基板310的接球垫314b，以保护该具有显露背面322的芯片320。而在形成这些外连接装置360的过程时，该可挠性基板310应被翻转使其下表面312朝上，并且该可挠性基板310有效被该散热片350所支撑，以利这些外连接装置360的形成。
因此，在上述的散热型球格阵列封装结构300中，可卷带式传输该可挠性基板310进行封装作业，利用该散热片350贴设于该可挠性基板310的上表面311，并且该芯片320与这些外连接装置360装设于该可挠性基板310的下表面312，其中这些外连接装置360位于该芯片320的其中两侧面323外围，可充分使用该可挠性基板310的表面面积，并且由该散热片提供该可挠性基板310的支撑，以利这些外连接装置360的形成，具有散热良好、薄型封装尺寸、高封装效率与低封装成本等功效。
请参阅图5所示，是本发明的第二具体实施例，依本发明的该一种散热型球格阵列封装结构400，主要包括一可挠性基板410、一芯片420、多个内导接元件430、一密封胶体440、一散热片450以及多个外连接装置460，该可挠性基板410，具有一上表面411以及一下表面412，且该可挠性基板410，包括一线路图案414，该线路图案414，包括多个连接指与多个接球垫(图未绘出)，较佳地，该可挠性基板410具有一开孔413。
该芯片420，设于该可挠性基板410的下表面412，该芯片420具有一主动面421、一背面422以及多个在该主动面421与该背面422之间的侧面423，并且该芯片420包括多个在该主动面421的焊垫424，其呈中央排列为较佳。这些内导接元件430连接该芯片420的这些焊垫424与该可挠性基板410的线路图案414，在本实施例中，这些内导接元件430是为打线形成的焊线，其通过该可挠性基板410的开孔413连接该芯片420与该可挠性基板410。
该密封胶体440，以点涂或印刷方式形成于该开孔413，以密封这些内导接元件430。该散热片450，贴设于该可挠性基板410的上表面411，以提供一支撑面，以利这些外连接装置460形成于该可挠性基板410的下表面412之下，而在形成这些外连接装置460的过程时，该可挠性基板410应被翻转使其下表面412朝上，并且该可挠性基板410有效被该散热片450所支撑，以利这些外连接装置460的形成，较佳地，该散热片450具有一让位部451，如通孔，对应于该密封胶体440的形成位置。而这些外连接装置460设于该可挠性基板410的下表面412并且位于该芯片420的其中两侧面423的外围，使得该散热型球格阵列封装结构400在封装过程中可卷带输送且具有散热封装型态，达到大量快速的低成本封装的功效。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
Claims (19)
1.一种散热型球格阵列封装结构，其特征在于其包括：
一可挠性基板，其具有一上表面以及一下表面，并且该可挠性基板包括一线路图案；
一芯片，其设于该可挠性基板的下表面，该芯片具有一主动面、一背面以及多个在该主动面与该背面之间的侧面，并且该芯片包括多个在该主动面的焊垫；
多个内导接元件，其连接该芯片的这些焊垫至该可挠性基板的线路图案；
一密封胶体，其密封这些内导接元件；
一散热片，其贴设于该可挠性基板的上表面；以及
多个焊球，其突出地设于该可挠性基板的下表面并且位于该芯片的其中两侧面的外围，并承载于该散热片上。
2.根据权利要求1所述的散热型球格阵列封装结构，其特征在于其中所述的芯片邻近这些焊球的该两侧面是为较长侧面。
3.根据权利要求1所述的散热型球格阵列封装结构，其特征在于其中所述的芯片是为一频率高于400Mhz的动态随机存取记忆体芯片。
4.根据权利要求1所述的散热型球格阵列封装结构，其特征在于其中所述的芯片的主动面与该可挠性基板的下表面之间形成有一粘晶胶。
5.根据权利要求1所述的散热型球格阵列封装结构，其特征在于其中所述的芯片的背面是显露于该密封胶体。
6.根据权利要求1所述的散热型球格阵列封装结构，其特征在于其中这些内导接元件是为凸块或焊线。
7.根据权利要求1所述的散热型球格阵列封装结构，其特征在于其中所述的可挠性基板具有一开孔，以利这些内导接元件的连接与该密封胶体的形成。
8.根据权利要求1所述的散热型球格阵列封装结构，其特征在于其中所述的散热片具有一让位槽，对应于该密封胶体。
9.根据权利要求1所述的散热型球格阵列封装结构，其特征在于其中所述的密封胶体包括导热介面物质，以热耦合连接至该散热片。
10.根据权利要求1所述的散热型球格阵列封装结构，其特征在于其中所述的线路图案是为单层结构，使得该可挠性基板构成为一单层软性印刷电路板。
11.一种散热型球格阵列封装结构，其特征在于其包括：
一可挠性基板，其具有一上表面以及一下表面，并且该可挠性基板包括一线路图案；
一芯片，其设于该可挠性基板的下表面，该芯片具有一主动面、一背面以及多个在该主动面与该背面之间的侧面，并且该芯片包括多个在该主动面的焊垫；
多个内导接元件，其连接该芯片的这些焊垫至该可挠性基板的线路图案；
一密封胶体，其密封这些内导接元件；
一散热片，其贴设于该可挠性基板的上表面，且具有一让位槽，对应于该密封胶体；以及
多个外连接装置，其设于该可挠性基板的下表面并且位于该芯片的其中两侧面的外围。
12.根据权利要求11所述的散热型球格阵列封装结构，其特征在于其中所述的芯片邻近这些外连接装置的该两侧面是为较长侧面。
13.根据权利要求11所述的散热型球格阵列封装结构，其特征在于其中所述的芯片是为一频率高于400Mhz的动态随机存取记忆体芯片。
14.根据权利要求11所述的散热型球格阵列封装结构，其特征在于其中所述的芯片的主动面与该可挠性基板的下表面之间形成有一粘晶胶。
15.根据权利要求11所述的散热型球格阵列封装结构，其特征在于其中所述的芯片的背面是显露于该密封胶体。
16.根据权利要求11所述的散热型球格阵列封装结构，其特征在于其中这些内导接元件是为凸块或焊线。
17.根据权利要求11所述的散热型球格阵列封装结构，其特征在于其中所述的可挠性基板具有一开孔，以利这些内导接元件的连接与该密封胶体的形成。
18.根据权利要求11所述的散热型球格阵列封装结构，其特征在于其中所述的密封胶体包括导热介面物质，以热耦合连接至该散热片。
19.根据权利要求11所述的散热型球格阵列封装结构，其特征在于其中所述的线路图案是为单层结构，使得该可挠性基板构成为一单层软性印刷电路板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005100931748A CN100403532C (zh) | 2005-08-19 | 2005-08-19 | 散热型球格阵列封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005100931748A CN100403532C (zh) | 2005-08-19 | 2005-08-19 | 散热型球格阵列封装结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1917200A CN1917200A (zh) | 2007-02-21 |
| CN100403532C true CN100403532C (zh) | 2008-07-16 |
Family
ID=37738144
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100931748A Expired - Fee Related CN100403532C (zh) | 2005-08-19 | 2005-08-19 | 散热型球格阵列封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100403532C (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101552245B (zh) * | 2008-04-03 | 2010-12-01 | 南茂科技股份有限公司 | 覆晶封装制程 |
| CN106356341A (zh) * | 2016-08-31 | 2017-01-25 | 华为技术有限公司 | 一种半导体装置及制造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06204355A (ja) * | 1993-01-06 | 1994-07-22 | Shinko Electric Ind Co Ltd | 半導体装置用パッケージ及び半導体装置 |
| CN1215920A (zh) * | 1994-01-28 | 1999-05-05 | 国际商业机器公司 | 带有导热支持元件的电子封装件 |
| JPH11345920A (ja) * | 1998-06-02 | 1999-12-14 | Fujitsu Ltd | 半導体装置 |
| JP2001210984A (ja) * | 2000-01-27 | 2001-08-03 | Hitachi Ltd | 部品の放熱構造 |
| US6678167B1 (en) * | 2000-02-04 | 2004-01-13 | Agere Systems Inc | High performance multi-chip IC package |
-
2005
- 2005-08-19 CN CNB2005100931748A patent/CN100403532C/zh not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06204355A (ja) * | 1993-01-06 | 1994-07-22 | Shinko Electric Ind Co Ltd | 半導体装置用パッケージ及び半導体装置 |
| CN1215920A (zh) * | 1994-01-28 | 1999-05-05 | 国际商业机器公司 | 带有导热支持元件的电子封装件 |
| JPH11345920A (ja) * | 1998-06-02 | 1999-12-14 | Fujitsu Ltd | 半導体装置 |
| JP2001210984A (ja) * | 2000-01-27 | 2001-08-03 | Hitachi Ltd | 部品の放熱構造 |
| US6678167B1 (en) * | 2000-02-04 | 2004-01-13 | Agere Systems Inc | High performance multi-chip IC package |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1917200A (zh) | 2007-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI742517B (zh) | 半導體封裝和印刷電路板 | |
| US7615862B2 (en) | Heat dissipating package structure and method for fabricating the same | |
| CN102738094B (zh) | 用于堆叠的半导体封装构造及其制造方法 | |
| TW461064B (en) | Thin-type semiconductor device having heat sink structure | |
| US8699232B2 (en) | Integrated circuit packaging system with interposer and method of manufacture thereof | |
| CN100438008C (zh) | 高频集成电路封装构造及其制造方法 | |
| JPS6042620B2 (ja) | 半導体装置の封止体 | |
| TWI468088B (zh) | 半導體封裝件及其製法 | |
| CN101241902A (zh) | 多芯片的半导体封装件及其制法 | |
| CN100403532C (zh) | 散热型球格阵列封装结构 | |
| CN101145549A (zh) | 球栅阵列封装结构及其封装方法 | |
| CN101556940B (zh) | 具有散热片的半导体封装结构 | |
| JP2768315B2 (ja) | 半導体装置 | |
| CN101339942A (zh) | 避免基板翘曲引起的焊接缺陷的半导体封装接合构造 | |
| CN201307589Y (zh) | 多平行槽孔的球栅阵列封装构造 | |
| KR101459566B1 (ko) | 히트슬러그, 그 히트슬러그를 포함한 반도체 패키지 및 그 제조방법 | |
| CN101431066B (zh) | 具有可移动外接端子的半导体封装堆叠组合结构 | |
| CN101308832B (zh) | 用于无引线封装的引线框、其封装结构及其制造方法 | |
| TW200836306A (en) | Multi-chip stack package | |
| CN101127332A (zh) | 晶片上引脚球格阵列封装构造 | |
| US20090096070A1 (en) | Semiconductor package and substrate for the same | |
| CN100416783C (zh) | 晶穴朝下型芯片封装构造的制造方法及构造 | |
| KR20020052581A (ko) | 반도체패키지 | |
| TWI855669B (zh) | 電子封裝件及其製法 | |
| CN100593231C (zh) | 多芯片堆栈封装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080716 Termination date: 20200819 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |