JPH0519720B2 - - Google Patents
Info
- Publication number
- JPH0519720B2 JPH0519720B2 JP60069445A JP6944585A JPH0519720B2 JP H0519720 B2 JPH0519720 B2 JP H0519720B2 JP 60069445 A JP60069445 A JP 60069445A JP 6944585 A JP6944585 A JP 6944585A JP H0519720 B2 JPH0519720 B2 JP H0519720B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- digital
- time
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000015654 memory Effects 0.000 claims description 30
- 238000006243 chemical reaction Methods 0.000 claims description 21
- 230000006870 function Effects 0.000 claims description 13
- 238000005070 sampling Methods 0.000 claims description 4
- 230000007423 decrease Effects 0.000 claims description 2
- 238000000034 method Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 9
- 230000003044 adaptive effect Effects 0.000 description 8
- 230000005236 sound signal Effects 0.000 description 3
- 238000010276 construction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/10—Energy storage using batteries
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、記録速度の２倍の速度で音声信号を
再生した時に、音の高さを記録時と同一に復元す
る音程復元装置に関する。
再生した時に、音の高さを記録時と同一に復元す
る音程復元装置に関する。
従来の技術
近年、記録速度とは異なる速度で音声信号を再
生することが重要視されてきた。記録速度の２倍
で再生すれば、本来の半分の時間ですみ、テープ
レコーダやVTRに記録したものを半分の時間で
内容を把握できる。しかし、単純に再生速度を２
倍にしたのでは、音程が高くなり、聞きとりにく
くなると同時に、発音者の特長があらわれない。
そこで音の高さを変えずに、短時間で記録内容を
早聞きする装置が要望されている。
生することが重要視されてきた。記録速度の２倍
で再生すれば、本来の半分の時間ですみ、テープ
レコーダやVTRに記録したものを半分の時間で
内容を把握できる。しかし、単純に再生速度を２
倍にしたのでは、音程が高くなり、聞きとりにく
くなると同時に、発音者の特長があらわれない。
そこで音の高さを変えずに、短時間で記録内容を
早聞きする装置が要望されている。
（例えば、「会話の時間軸を圧縮・伸長するテ
ープレコーダ」日経エレクトロニクス1976.7.26） 以下、図面を参照しながら従来の音程復元装置
について説明を行う。
ープレコーダ」日経エレクトロニクス1976.7.26） 以下、図面を参照しながら従来の音程復元装置
について説明を行う。
第５図は従来の音程復元装置の構成図を示した
ものである。第５図において、１は入力信号をデ
イジタル信号に変換するアナログ・デイジタル変
換回路、２は前記デイジタル信号を記憶するデイ
ジタルメモリ、３はデイジタルメモリ２に書き込
み、読み出しの制御を行う書き込み、読み出し制
御回路、４はデイジタルメモリ２から読み出され
た信号を保持する保持回路、１６は保持回路４の
出力のデイジタル信号をアナログ信号に変換する
デイジタル・アナログ変換回路、１０はアナロ
グ・デイジタル変換回路１を動作させる変調クロ
ツク発生回路、１１はデイジタルメモリ２に書き
込む番地を書き込み・読み出し制御回路３へ供給
する書き込み番地発生回路、１２はデイジタルメ
モリ２から読み出す番地を書き込み・読み出し制
御回路３へ供給する読み出し番地発生回路、１４
はデイジタ・アナログ変換回路１６を動作させる
復調クロツク発生回路、１５は低域通過フイルタ
である。
ものである。第５図において、１は入力信号をデ
イジタル信号に変換するアナログ・デイジタル変
換回路、２は前記デイジタル信号を記憶するデイ
ジタルメモリ、３はデイジタルメモリ２に書き込
み、読み出しの制御を行う書き込み、読み出し制
御回路、４はデイジタルメモリ２から読み出され
た信号を保持する保持回路、１６は保持回路４の
出力のデイジタル信号をアナログ信号に変換する
デイジタル・アナログ変換回路、１０はアナロ
グ・デイジタル変換回路１を動作させる変調クロ
ツク発生回路、１１はデイジタルメモリ２に書き
込む番地を書き込み・読み出し制御回路３へ供給
する書き込み番地発生回路、１２はデイジタルメ
モリ２から読み出す番地を書き込み・読み出し制
御回路３へ供給する読み出し番地発生回路、１４
はデイジタ・アナログ変換回路１６を動作させる
復調クロツク発生回路、１５は低域通過フイルタ
である。
以上のように構成された音程復元装置につい
て、以下その動作を説明する。第６図にその原理
図を示す。記録時と同じ速度で再生する場合、時
刻０ｔ＜2NTにおいて、周期2Tでd0，d1，…
…，dN-1のＮ個の信号が再生されるとする。この
とき、２倍速再生では、０ｔ＜2NTにおいて、
d0，d1，……，d2N-1の信号が再生される。これ
を音程を下げて、記録時と同じ音程にするため
に、第６図ｄに示したように、０ｔ＜2NTに
おいて周期2Tでd0，d1，……，dN-1を再生し、
dN，dN+1，……，d2N-1の信号は再生せず、2NT
ｔ＜4NTでd2N，d2N+1，……，d3N-1を再生す
る。以下同様に再生していく。
て、以下その動作を説明する。第６図にその原理
図を示す。記録時と同じ速度で再生する場合、時
刻０ｔ＜2NTにおいて、周期2Tでd0，d1，…
…，dN-1のＮ個の信号が再生されるとする。この
とき、２倍速再生では、０ｔ＜2NTにおいて、
d0，d1，……，d2N-1の信号が再生される。これ
を音程を下げて、記録時と同じ音程にするため
に、第６図ｄに示したように、０ｔ＜2NTに
おいて周期2Tでd0，d1，……，dN-1を再生し、
dN，dN+1，……，d2N-1の信号は再生せず、2NT
ｔ＜4NTでd2N，d2N+1，……，d3N-1を再生す
る。以下同様に再生していく。
これにより、再生された信号は本来の録音時の
音程に復元される。
音程に復元される。
発明が解決しようとする問題点
しかし、上記のような方法では、dN-1とd2Nで
信号が不連続になり、雑音が発生する。また、
dN，dN+1，……，d2N-1の信号は全く再生されず、
この部分の信号のもつ情報が欠落するという問題
点を有していた。また、連続して長区間の信号が
欠落するのを避けるために、Ｎを小さくすると、
時間あたりの接続点の回数が増加し雑音が増加す
る。
信号が不連続になり、雑音が発生する。また、
dN，dN+1，……，d2N-1の信号は全く再生されず、
この部分の信号のもつ情報が欠落するという問題
点を有していた。また、連続して長区間の信号が
欠落するのを避けるために、Ｎを小さくすると、
時間あたりの接続点の回数が増加し雑音が増加す
る。
本発明は上記問題点に鑑み、入力のすべての信
号を使用し、かつ不連続点の処理を施すことによ
り、情報の欠落が少く、接続点の雑音を低減でき
る音程復元装置を提供するものである。
号を使用し、かつ不連続点の処理を施すことによ
り、情報の欠落が少く、接続点の雑音を低減でき
る音程復元装置を提供するものである。
問題点を解決するための手段
この目的を達成するために本発明の音程復元装
置は、 入力信号を標本化定理を満足する周期Ｔで標本
化してデイジタル信号に変換するアナログ・デイ
ジタル変換回路と、 前記デイジタル信号を記憶するデイジタルメモ
リと、 ある基準時刻ｔ＝０からｔ≦2NTの時間に周
期Ｔの間隔で前記アナログ・デイジタル変換回路
の出力信号d0，d1，d2，……，d2N-1の2N個の信
号を前記デイジタルメモリへ記憶し、信号d0，
d1，d2，……，dN-1のＮ個の信号（系列１）を０
≦ｔ≦2NTの時間に周期2Tの間隔で前記デイジ
タルメモリから読み出し、信号dN，dN+1，dN+2，
……，d2N-1のＮ個の信号（系列２）をNT≦ｔ≦
3NTの時間に周期2Tの間隔で前記デイジタルメ
モリから読み出し、これらのデイジタルメモリの
制御を周期2NTで繰り返して行う書き込み・読
み出し制御回路と、 前記書き込み・読み出し制御回路の制御により
前記デイジタルメモリから読み出された系列１の
各信号に対して、０≦ｔ≦NTの時間に読み出し
たデータに対して単調増加する重み関数W1(t)、
NT≦ｔ≦2NTの時間に読み出したデータに対し
て単調減少する重み関数W2（ｔ−NT）によつて
表される重みを、系列２の各信号に対して、０≦
ｔ≦NTの時間に読み出したデータに対して重み
関数W2(t)、NT≦ｔ≦2NTの時間に読み出しデ
ータに対して重み関数W1（ｔ−NT）によつて表
される重みを信号にかけるための重み関数を発生
し、これを周期2NTで繰り返して行う振幅制御
回路と、 前記振幅制御回路によつて与えられた重み関数
とデイジタルメモリより読み出した信号とを掛け
あわせる第１、第２の乗算回路と、 第１、第２の乗算回路の出力信号を加算する加
算回路と、 加算回路の出力信号をアナログ信号に変換する
ためのデイジタル・アナログ変換回路とを具備
し、 入力信号サンプルのすべてを利用して入力され
る信号の音程を半分に変換するよう構成されたも
のである。
置は、 入力信号を標本化定理を満足する周期Ｔで標本
化してデイジタル信号に変換するアナログ・デイ
ジタル変換回路と、 前記デイジタル信号を記憶するデイジタルメモ
リと、 ある基準時刻ｔ＝０からｔ≦2NTの時間に周
期Ｔの間隔で前記アナログ・デイジタル変換回路
の出力信号d0，d1，d2，……，d2N-1の2N個の信
号を前記デイジタルメモリへ記憶し、信号d0，
d1，d2，……，dN-1のＮ個の信号（系列１）を０
≦ｔ≦2NTの時間に周期2Tの間隔で前記デイジ
タルメモリから読み出し、信号dN，dN+1，dN+2，
……，d2N-1のＮ個の信号（系列２）をNT≦ｔ≦
3NTの時間に周期2Tの間隔で前記デイジタルメ
モリから読み出し、これらのデイジタルメモリの
制御を周期2NTで繰り返して行う書き込み・読
み出し制御回路と、 前記書き込み・読み出し制御回路の制御により
前記デイジタルメモリから読み出された系列１の
各信号に対して、０≦ｔ≦NTの時間に読み出し
たデータに対して単調増加する重み関数W1(t)、
NT≦ｔ≦2NTの時間に読み出したデータに対し
て単調減少する重み関数W2（ｔ−NT）によつて
表される重みを、系列２の各信号に対して、０≦
ｔ≦NTの時間に読み出したデータに対して重み
関数W2(t)、NT≦ｔ≦2NTの時間に読み出しデ
ータに対して重み関数W1（ｔ−NT）によつて表
される重みを信号にかけるための重み関数を発生
し、これを周期2NTで繰り返して行う振幅制御
回路と、 前記振幅制御回路によつて与えられた重み関数
とデイジタルメモリより読み出した信号とを掛け
あわせる第１、第２の乗算回路と、 第１、第２の乗算回路の出力信号を加算する加
算回路と、 加算回路の出力信号をアナログ信号に変換する
ためのデイジタル・アナログ変換回路とを具備
し、 入力信号サンプルのすべてを利用して入力され
る信号の音程を半分に変換するよう構成されたも
のである。
作 用
本発明は、上記した構成により、ある基準時刻
ｔ＝０から周期Ｔで信号d0，d1，d2，……，
d2N-1の2N個の信号をデイジタルメモリへ記憶
し、第１の保持回路では、０ｔ＜2NTの時間
に周期2Tで信号d0，d1，d2，……，dN-1のＮ個
の信号をデイジタルメモリから読み出して保持
し、第２の保持回路では、NTｔ＜3NTの時間
に周期2Tで信号dN，dN+1，dN+2，……，d2N-1の
Ｎ個の信号をデイジタルメモリから読み出してラ
ツチし、また、第１の保持回路の出力信号に第１
の乗算回路で、０ｔ＜NTに対しW1(t)を、NT
ｔ2NTに対しW2（ｔ−NT）をそれぞれ掛け
あわせ、第２の保持回路の出力信号に第２の乗算
回路で、０ｔNTに対しW2(t)を、NTｔ
2NTに対しW1（ｔ−NT）をそれぞれ掛けあわせ
かつ、上述の書き込み、読み出し、振幅制御を周
期2NTで繰りかえすことにより音程の復元をは
かるものである。
ｔ＝０から周期Ｔで信号d0，d1，d2，……，
d2N-1の2N個の信号をデイジタルメモリへ記憶
し、第１の保持回路では、０ｔ＜2NTの時間
に周期2Tで信号d0，d1，d2，……，dN-1のＮ個
の信号をデイジタルメモリから読み出して保持
し、第２の保持回路では、NTｔ＜3NTの時間
に周期2Tで信号dN，dN+1，dN+2，……，d2N-1の
Ｎ個の信号をデイジタルメモリから読み出してラ
ツチし、また、第１の保持回路の出力信号に第１
の乗算回路で、０ｔ＜NTに対しW1(t)を、NT
ｔ2NTに対しW2（ｔ−NT）をそれぞれ掛け
あわせ、第２の保持回路の出力信号に第２の乗算
回路で、０ｔNTに対しW2(t)を、NTｔ
2NTに対しW1（ｔ−NT）をそれぞれ掛けあわせ
かつ、上述の書き込み、読み出し、振幅制御を周
期2NTで繰りかえすことにより音程の復元をは
かるものである。
実施例
以下、本発明の一実施例について図面を参照し
ながら説明する。
ながら説明する。
第１図は本発明の一実施例における音程復元装
置の構成図を示すものである。
置の構成図を示すものである。
１は変調クロツク発生回路１０のクロツクによ
つて入力信号を標本化定理を満足する周期Ｔで標
本化して、デイジタル信号に変換しこのデイジタ
ル信号を記憶するデイジタルメモリ（RAM）２
に出力するアナログ・デイジタル変換回路、３は
書き込み番地発生回路１１と第１、第２の読み出
し番地発生回路１２，１３とで発生するアドレ
ス・データを入力データとしデイジタルメモリ２
の書き込み、読み出しの番地を指定し、書き込
み、読み出しの制御信号を発生する書き込み、読
み出し制御回路、４，５は第１、第２の読み出し
番地によつてデイジタルメモリ２から読み出され
る各々の信号を周期2Tでラツチする第１、第２
の保持回路、６，７は第１、第２の保持回路４，
５でラツチされた各々の信号に対して、単調増加
する重み関数W1(x)（０ｘNT，０W1(x)
１）または単調減少する重み関数W2(x)，（０ｘ
NT，０W2(x)１）を掛けあわせる第１、
第２の乗算回路、８は第１、第２の乗算回路６，
７の出力信号を加算する加算回路、９は第１、第
２の乗算回路６，７を制御する振幅制御回路で、
ある基準時刻ｔ＝０から周期Ｔで信号d0，d1，
d2，……d2N-1の2N個の信号をデイジタルメモリ
２へ記憶し、第１の保持回路４で、０ｔ＜
2NTの時間に周期2Tで信号d0，d1，d2，……，
dN-1のＮ個の信号をデイジタルメモリ２から読み
出して保持し、第２の保持回路５では、NTｔ
＜3NTの時間に周期2Tで信号dN，dN+1，dN+2，
……，d2N-1のＮ個の信号をデイジタルメモリ２
から読み出して保持し、また、第１の保持回路４
の出力信号に第１の乗算回路６で、０ｔNT
に対しW1(t)を、NTｔ2NTに対しW2（ｔ−
NT）をそれぞれ掛けあわせ、第２の保持回路５
の出力信号に第２の乗算回路７で、０ｔNT
に対しW2(t)を、NTｔ2NTに対しW1（ｔ−
NT）をそれぞれ掛けあわせる。１６は加算回路
８の出力信号をアナログ信号に変換するためのデ
イジタル・アナログ変換回路である。尚、各図に
おいて、同一部には同一番号を付している。
つて入力信号を標本化定理を満足する周期Ｔで標
本化して、デイジタル信号に変換しこのデイジタ
ル信号を記憶するデイジタルメモリ（RAM）２
に出力するアナログ・デイジタル変換回路、３は
書き込み番地発生回路１１と第１、第２の読み出
し番地発生回路１２，１３とで発生するアドレ
ス・データを入力データとしデイジタルメモリ２
の書き込み、読み出しの番地を指定し、書き込
み、読み出しの制御信号を発生する書き込み、読
み出し制御回路、４，５は第１、第２の読み出し
番地によつてデイジタルメモリ２から読み出され
る各々の信号を周期2Tでラツチする第１、第２
の保持回路、６，７は第１、第２の保持回路４，
５でラツチされた各々の信号に対して、単調増加
する重み関数W1(x)（０ｘNT，０W1(x)
１）または単調減少する重み関数W2(x)，（０ｘ
NT，０W2(x)１）を掛けあわせる第１、
第２の乗算回路、８は第１、第２の乗算回路６，
７の出力信号を加算する加算回路、９は第１、第
２の乗算回路６，７を制御する振幅制御回路で、
ある基準時刻ｔ＝０から周期Ｔで信号d0，d1，
d2，……d2N-1の2N個の信号をデイジタルメモリ
２へ記憶し、第１の保持回路４で、０ｔ＜
2NTの時間に周期2Tで信号d0，d1，d2，……，
dN-1のＮ個の信号をデイジタルメモリ２から読み
出して保持し、第２の保持回路５では、NTｔ
＜3NTの時間に周期2Tで信号dN，dN+1，dN+2，
……，d2N-1のＮ個の信号をデイジタルメモリ２
から読み出して保持し、また、第１の保持回路４
の出力信号に第１の乗算回路６で、０ｔNT
に対しW1(t)を、NTｔ2NTに対しW2（ｔ−
NT）をそれぞれ掛けあわせ、第２の保持回路５
の出力信号に第２の乗算回路７で、０ｔNT
に対しW2(t)を、NTｔ2NTに対しW1（ｔ−
NT）をそれぞれ掛けあわせる。１６は加算回路
８の出力信号をアナログ信号に変換するためのデ
イジタル・アナログ変換回路である。尚、各図に
おいて、同一部には同一番号を付している。
ここで、第３図を用いて、本発明の原理につい
て説明する。
て説明する。
第３図は本発明の原理図を示すものである。倍
速再生時には、時刻０ｔ＜2NTの間にd0，d1，
……，d2N-1の2Nコの信号が入力され、デイジタ
ルメモリ２に書き込まれる。このとき、第１の読
み出し番地発生回路１２で与えられた番地によ
り、第１の保持回路４には０ｔ＜2NTの間に、
d0，d1，……，dN-1の信号が読み出され、第２の
読み出し番地発生回路１３で与えられた番地によ
り、従来欠落していたdN，dN+1，……，d2N-1の
信号は、時刻NTｔ＜3NTの間に第２の保持回
路５へ読み出される。第１の保持回路４と第２の
保持回路５に読みだされた２つの信号は不連続点
があるので、各々の信号に対して不連続点の影響
をなくすように振幅制御T1，T2を加える。第１
の保持回路４に読みだされた信号に対しては、第
３図ｆに示すように振幅制御T1により、第２の
保持回路５に読み出された信号に対しては第３図
ｇに示すように振幅制御T2により不連続点の周
期と同期して直線状に振幅変調を加える。この振
幅変調を加える方法を次に示す。すなわち、第１
の保持回路と第２の保持回路の出力に対して振幅
制御回路９によつて第１の乗算回路６と第２の乗
算回路７の乗算係数を０〜１に変化させることに
より、振幅制御T1，T2を行う。または、振幅制
御回路９によつて第１と第２の１ビツト適応形デ
イジタル・アナログ変換回路１６を制御すること
により、振幅制御T1，T2を行つてもよい。以上
で記した、２つの読み出された信号を加算回路８
で加算したものを出力とすることにより、情報の
欠落の少い、接続点の雑音の少い音程復元された
音が得られることになる。
速再生時には、時刻０ｔ＜2NTの間にd0，d1，
……，d2N-1の2Nコの信号が入力され、デイジタ
ルメモリ２に書き込まれる。このとき、第１の読
み出し番地発生回路１２で与えられた番地によ
り、第１の保持回路４には０ｔ＜2NTの間に、
d0，d1，……，dN-1の信号が読み出され、第２の
読み出し番地発生回路１３で与えられた番地によ
り、従来欠落していたdN，dN+1，……，d2N-1の
信号は、時刻NTｔ＜3NTの間に第２の保持回
路５へ読み出される。第１の保持回路４と第２の
保持回路５に読みだされた２つの信号は不連続点
があるので、各々の信号に対して不連続点の影響
をなくすように振幅制御T1，T2を加える。第１
の保持回路４に読みだされた信号に対しては、第
３図ｆに示すように振幅制御T1により、第２の
保持回路５に読み出された信号に対しては第３図
ｇに示すように振幅制御T2により不連続点の周
期と同期して直線状に振幅変調を加える。この振
幅変調を加える方法を次に示す。すなわち、第１
の保持回路と第２の保持回路の出力に対して振幅
制御回路９によつて第１の乗算回路６と第２の乗
算回路７の乗算係数を０〜１に変化させることに
より、振幅制御T1，T2を行う。または、振幅制
御回路９によつて第１と第２の１ビツト適応形デ
イジタル・アナログ変換回路１６を制御すること
により、振幅制御T1，T2を行つてもよい。以上
で記した、２つの読み出された信号を加算回路８
で加算したものを出力とすることにより、情報の
欠落の少い、接続点の雑音の少い音程復元された
音が得られることになる。
以上のように構成された音程復元装置について
以下その動作について説明する。
以下その動作について説明する。
アナログ・デイジタル変換回路１は入力信号を
標本化定理を満足する周期Ｔで、標本化してデイ
ジタル信号に変換する。この出力であるデイジタ
ル信号は、書き込み、読み出し制御回路３で第６
図ａのタイミングで周期Ｔごとにデイジタル・メ
モリ２（以後RAMと呼ぶ）に書き込まれる。デ
イジタルメモリ２に書き込まれる番地、読み出さ
れる番地は第４図ｂに一例を示したように、一定
時間が来ると、リセツトされる。この書き込み番
地、第１の読み出し番地、第２の読み出し番地は
各々書き込み番地発生回路１１、第１の読み出し
番地発生回路１２、第２の読み出し番地発生回路
１３によつて発生し、書き込み・読み出し制御回
路３で、第４図ａのタイミングでデイジタルメモ
リ２に与えられる。第１の保持回路４は、第４図
ａの読み出しD1の時刻に読み出される信号を2T
時間保持し、第２の保持回路５は、読み出しD2
の時刻に読み出される信号を2T時間保持する。
第１の乗算回路６は、第３図ｆに示した振幅を、
振幅制御回路９によつて乗算係数を変え、これを
保持回路４にかけあわせることにより振幅の変化
をもたらす。第２の乗算回路７も同様に、第３図
ｇに示した振幅制御T2をかけるものである。加
算回路８は、第１の乗算回路６の出力と第２の乗
算回路７の出力を加算し、デイジタル・アナログ
変換器１６と低域通過フイルタ１５を通つてアナ
ログ信号に戻して出力信号とする。尚、第４図は
本実施例における各部の動作を示すタイミングチ
ヤートである。
標本化定理を満足する周期Ｔで、標本化してデイ
ジタル信号に変換する。この出力であるデイジタ
ル信号は、書き込み、読み出し制御回路３で第６
図ａのタイミングで周期Ｔごとにデイジタル・メ
モリ２（以後RAMと呼ぶ）に書き込まれる。デ
イジタルメモリ２に書き込まれる番地、読み出さ
れる番地は第４図ｂに一例を示したように、一定
時間が来ると、リセツトされる。この書き込み番
地、第１の読み出し番地、第２の読み出し番地は
各々書き込み番地発生回路１１、第１の読み出し
番地発生回路１２、第２の読み出し番地発生回路
１３によつて発生し、書き込み・読み出し制御回
路３で、第４図ａのタイミングでデイジタルメモ
リ２に与えられる。第１の保持回路４は、第４図
ａの読み出しD1の時刻に読み出される信号を2T
時間保持し、第２の保持回路５は、読み出しD2
の時刻に読み出される信号を2T時間保持する。
第１の乗算回路６は、第３図ｆに示した振幅を、
振幅制御回路９によつて乗算係数を変え、これを
保持回路４にかけあわせることにより振幅の変化
をもたらす。第２の乗算回路７も同様に、第３図
ｇに示した振幅制御T2をかけるものである。加
算回路８は、第１の乗算回路６の出力と第２の乗
算回路７の出力を加算し、デイジタル・アナログ
変換器１６と低域通過フイルタ１５を通つてアナ
ログ信号に戻して出力信号とする。尚、第４図は
本実施例における各部の動作を示すタイミングチ
ヤートである。
以上のように本実施例によれば、一単位時間に
第４図のように２度の読み出しを行い、異なる時
間に記憶された信号を読み出し、これに振幅制御
をして加算したことにより、音程復元した音声の
情報の欠落が少く、かつ接続点の雑音を少くする
ことができる。
第４図のように２度の読み出しを行い、異なる時
間に記憶された信号を読み出し、これに振幅制御
をして加算したことにより、音程復元した音声の
情報の欠落が少く、かつ接続点の雑音を少くする
ことができる。
なお、本実施例では、振幅制御をデイジタル信
号に対して行なつているが、デイジタル・アナロ
グ変換後に行なつて、その後に加算してもよい。
号に対して行なつているが、デイジタル・アナロ
グ変換後に行なつて、その後に加算してもよい。
次に他の実施例について図面を参照しながら説
明する。第２図は、本発明の第２の実施例の構成
を示すものである。
明する。第２図は、本発明の第２の実施例の構成
を示すものである。
本実施例では前記第１の実施例と同じ構成には
同一の番号を付した。本実施例は、アナログ・デ
イジタル変換に適応形デルタ変調方式を用いるた
め、第１図の構成とは異つている。第２図におい
て２１は、１ビツト適応形アナログ・デイジタル
変換回路、２６，２７は１ビツト適応形デイジタ
ル・アナログ変換回路、２８はアナログ信号に対
する加算回路、２９は１ビツト適応形デイジタ
ル・アナログ変換回路２６，２７の量子化幅を制
御することによつて振幅を変化させるための振幅
制御回路である。適応形デルタ変調方式で振幅を
変化させる方法としては特願昭59−245141号など
が参考としてあげられる。
同一の番号を付した。本実施例は、アナログ・デ
イジタル変換に適応形デルタ変調方式を用いるた
め、第１図の構成とは異つている。第２図におい
て２１は、１ビツト適応形アナログ・デイジタル
変換回路、２６，２７は１ビツト適応形デイジタ
ル・アナログ変換回路、２８はアナログ信号に対
する加算回路、２９は１ビツト適応形デイジタ
ル・アナログ変換回路２６，２７の量子化幅を制
御することによつて振幅を変化させるための振幅
制御回路である。適応形デルタ変調方式で振幅を
変化させる方法としては特願昭59−245141号など
が参考としてあげられる。
以上のように本実施例では、アナログ・デイジ
タル変換方式に適応形デルタ変調方式を用いたた
め、回路規模を小さく、安価に音程復元装置を構
成できる。
タル変換方式に適応形デルタ変調方式を用いたた
め、回路規模を小さく、安価に音程復元装置を構
成できる。
発明の効果
以上のように本発明によれば、波形の接続点で
の不連続性を改善することのみならず、入力信号
に含まれている情報の欠落が従来に比べて少なく
できる。これは、全ての入力信号サンプルを用い
て音程復元音声を求めているため、入力信号の部
分的な時間軸伸長を行つていた従来の装置では完
全に捨てられてしまう可能性のある音声信号の子
音の特徴部に関しても、良好に復元できるもので
ある。
の不連続性を改善することのみならず、入力信号
に含まれている情報の欠落が従来に比べて少なく
できる。これは、全ての入力信号サンプルを用い
て音程復元音声を求めているため、入力信号の部
分的な時間軸伸長を行つていた従来の装置では完
全に捨てられてしまう可能性のある音声信号の子
音の特徴部に関しても、良好に復元できるもので
ある。
すなわち、音程復元した音声の明瞭度が従来例
より向上し、滑らかな波形接続を再生することに
よる自然性の向上のみならず、再生音の了解性を
も向上することができ、高品質な再生音を得るこ
とができるという優れた音程復元装置を実現でき
るものである。
より向上し、滑らかな波形接続を再生することに
よる自然性の向上のみならず、再生音の了解性を
も向上することができ、高品質な再生音を得るこ
とができるという優れた音程復元装置を実現でき
るものである。
また、アナログ・デイジタル変換方式に適応形
デルタ変調方式を用いれば、回路規模を小さく安
価に音程復元装置を実現できるものである。
デルタ変調方式を用いれば、回路規模を小さく安
価に音程復元装置を実現できるものである。
第１図は本発明の一実施例における音程復元装
置の構成を示すブロツク図、第２図は同他の実施
例における音程復元装置の構成を示すブロツク
図、第３図は本発明の音程復元の原理図、第４図
は本発明の一実施例におけるデイジタルメモリの
動作を示すタイミングチヤート、第５図は従来例
における音程復元装置のブロツク図、第６図は従
来例における音程復元の原理図である。 １……アナログ・デイジタル変換回路、２……
デイジタル・メモリ、３……書き込み・読み出し
制御回路、４……第１の保持回路、５……第２の
保持回路、６……第１の乗算回路、７……第２の
乗算回路、８……加算回路、９……振幅制御回
路、１０……変調クロツク発生回路、１１……書
き込み番地発生回路、１２……第１の読み出し番
地発生回路、１３……第２の読み出し番地発生回
路、１４……復調クロツク発生回路、１５……低
域通過フイルタ、１６……デイジタル・アナログ
変換回路。
置の構成を示すブロツク図、第２図は同他の実施
例における音程復元装置の構成を示すブロツク
図、第３図は本発明の音程復元の原理図、第４図
は本発明の一実施例におけるデイジタルメモリの
動作を示すタイミングチヤート、第５図は従来例
における音程復元装置のブロツク図、第６図は従
来例における音程復元の原理図である。 １……アナログ・デイジタル変換回路、２……
デイジタル・メモリ、３……書き込み・読み出し
制御回路、４……第１の保持回路、５……第２の
保持回路、６……第１の乗算回路、７……第２の
乗算回路、８……加算回路、９……振幅制御回
路、１０……変調クロツク発生回路、１１……書
き込み番地発生回路、１２……第１の読み出し番
地発生回路、１３……第２の読み出し番地発生回
路、１４……復調クロツク発生回路、１５……低
域通過フイルタ、１６……デイジタル・アナログ
変換回路。
Claims (1)
- 【特許請求の範囲】 １ 標本化定理を満足する周期Ｔで入力信号を標
本化してデイジタル信号に変換するアナログ・デ
イジタル変換回路と、 前記デイジタル信号を記憶するデイジタルメモ
リと、 ある基準時刻ｔ＝０からｔ≦2NTの時間に周
期Ｔの間隔で前記アナログ・デイジタル変換回路
の出力信号d0，d1，d2，……，d2N-1の2N個の信
号を前記デイジタルメモリへ記憶し、信号d0，
d1，d2，，……，dN-1のＮ個の信号（系列１）を
０≦ｔ≦2NTの時間に周期2Tの間隔で前記デイ
ジタルメモリから読み出し、信号dN，dN+1，
dN+2，……，d2N-1のＮ個の信号（系列２）をNT
≦ｔ≦3NTの時間に周期2Tの間隔で前記デイジ
タルメモリから読み出し、これらのデイジタルメ
モリの制御を周期2NTで繰り返して行う書き込
み・読み出し制御回路と、 前記書き込み・読み出し制御回路の制御により
前記デイジタルメモリから読み出された系列１の
各信号に対して、０≦ｔ≦NTの時間に読み出し
たデータに対して単調増加する重み関数W1(t)、
NT≦ｔ≦2NTの時間に読み出したデータに対し
て単調減少する重み関数W2（ｔ−NT）によつて
表される重みを、系列２の各信号に対して、 ０≦ｔ≦NTの時間に読み出したデータに対し
て重み関数W2(t)、NT≦ｔ≦2NTの時間に読み
出したデータに対して重み関数W1（ｔ−NT）に
よつて表される重みを信号にかけるための重み関
数を発生し、これを周期2NTで繰り返して行う
振幅制御回路と、 前記振幅制御回路によつて与えられた重み関数
と前記デイジタルメモリより読み出した信号とを
掛けあわせる第１、第２の乗算回路と、 前記第１、第２の乗算回路の出力信号を加算す
る加算回路と、 前記加算回路の出力信号をアナログ信号に変換
するためのデイジタル・アナログ変換回路とを具
備し、 入力信号サンプルのすべてを利用して入力され
る信号の音程を半分に変換することを特徴とする
音程復元装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60069445A JPS61228499A (ja) | 1985-04-02 | 1985-04-02 | 音程復元装置 |
| US06/846,907 US4722009A (en) | 1985-04-02 | 1986-04-01 | Tone restoring apparatus |
| KR1019860002465A KR900001591B1 (ko) | 1985-04-02 | 1986-04-01 | 음정복원장치 |
| DE8686302439T DE3674041D1 (de) | 1985-04-02 | 1986-04-02 | Tonwiederherstellungsgeraet. |
| EP86302439A EP0197758B1 (en) | 1985-04-02 | 1986-04-02 | Tone restoring apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60069445A JPS61228499A (ja) | 1985-04-02 | 1985-04-02 | 音程復元装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61228499A JPS61228499A (ja) | 1986-10-11 |
| JPH0519720B2 true JPH0519720B2 (ja) | 1993-03-17 |
Family
ID=13402841
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60069445A Granted JPS61228499A (ja) | 1985-04-02 | 1985-04-02 | 音程復元装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61228499A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58216300A (ja) * | 1982-06-11 | 1983-12-15 | 日本コロムビア株式会社 | 周波数スペクトル圧縮伸長装置 |
-
1985
- 1985-04-02 JP JP60069445A patent/JPS61228499A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58216300A (ja) * | 1982-06-11 | 1983-12-15 | 日本コロムビア株式会社 | 周波数スペクトル圧縮伸長装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61228499A (ja) | 1986-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06232755A (ja) | 信号処理システムおよび処理方法 | |
| JPS6044837A (ja) | 波形再生装置 | |
| JP2701364B2 (ja) | Ｐｃｍオーディオデータ記録再生装置 | |
| US4722009A (en) | Tone restoring apparatus | |
| JPH0519720B2 (ja) | ||
| JPH0549132B2 (ja) | ||
| JP3339315B2 (ja) | ディジタル信号処理装置、記録装置及び再生装置 | |
| JPH0651778A (ja) | 波形生成装置 | |
| JPS6391873A (ja) | 音声録音再生装置 | |
| JPH0583985B2 (ja) | ||
| JP3974408B2 (ja) | 標本化信号生成装置及び標本化信号再生装置並びにその方法 | |
| JPH09185379A (ja) | サンプリング音源装置 | |
| JPH0331287B2 (ja) | ||
| JPS61186999A (ja) | 音程制御装置 | |
| JP2824731B2 (ja) | 信号再生方法および信号記録再生方法 | |
| JP3336823B2 (ja) | 音響信号処理装置 | |
| JPS58178395A (ja) | 音声信号の時間軸伸長方法 | |
| JPH07169189A (ja) | 信号記録方法、信号再生方法および信号記録再生方法 | |
| JP2850721B2 (ja) | 音響信号処理装置 | |
| JP2822388B2 (ja) | ディジタルフィルタ | |
| JPS5850608A (ja) | 音響信号の再生装置 | |
| JPH09198045A (ja) | 音源装置 | |
| JPS6045297A (ja) | 波形再生装置 | |
| JPH03219462A (ja) | 音声速度変換装置 | |
| JPS612199A (ja) | 音程シフト回路装置 |