JPH05175191A - 積層導電配線 - Google Patents
積層導電配線Info
- Publication number
- JPH05175191A JPH05175191A JP4152044A JP15204492A JPH05175191A JP H05175191 A JPH05175191 A JP H05175191A JP 4152044 A JP4152044 A JP 4152044A JP 15204492 A JP15204492 A JP 15204492A JP H05175191 A JPH05175191 A JP H05175191A
- Authority
- JP
- Japan
- Prior art keywords
- conductive wiring
- laminated
- groove
- layer
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Layout of the interconnection structure
- H01L23/5283—Cross-sectional geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 導電性を損なうことなく、ストレスに起因す
るすべり現象による破壊の生じない積層導電配線を提供
する。 【構成】 複数の導電層を積層して形成され、少なくと
も１つの導電層に、ストレスの方向に直交する方向に延
びるようにスリット状の溝を有する。この溝において、
他の導電層の凸部あるいは絶縁被覆層の凸部が嵌合する
ことにより、ストレスに起因する層間のすべり現象の歯
止めを生じさせることができる。
るすべり現象による破壊の生じない積層導電配線を提供
する。 【構成】 複数の導電層を積層して形成され、少なくと
も１つの導電層に、ストレスの方向に直交する方向に延
びるようにスリット状の溝を有する。この溝において、
他の導電層の凸部あるいは絶縁被覆層の凸部が嵌合する
ことにより、ストレスに起因する層間のすべり現象の歯
止めを生じさせることができる。
Description
【０００１】
【産業上の利用分野】本発明は、２層以上の導電層の接
合により形成された積層導電配線に関し、特に、導電性
を損なうことなく、ストレスマイグレーションなどの生
じない信頼性の高い積層導電配線に関するものである。
合により形成された積層導電配線に関し、特に、導電性
を損なうことなく、ストレスマイグレーションなどの生
じない信頼性の高い積層導電配線に関するものである。
【０００２】
【従来の技術】以下従来の技術を、図面を参照しながら
説明する。
説明する。
【０００３】従来の積層導電配線には、たとえば図１６
に示すような３層構造のものがあった。図１６を参照し
て、この従来の積層導電配線は、１０００Å程度の厚さ
を有し、ＴｉＮやＴｉＷなどからなるバリアメタル層１
と、その表面にスパッタリングなどによって形成され
た、５０００Å〜１００００Åの厚さを有し、Ａｌ−Ｓ
ｉ−ＣｕやＡｌ−Ｃｕなどからなるアルミニウム系合金
層２と、その表面にやはりスパッタリングなどで形成さ
れた、１０００Å程度の厚さを有し、Ｔｉ，Ｍｏ，Ｗな
どからなる金属層３とからなっていて、この上に図示し
ない層間絶縁膜が形成されている。
に示すような３層構造のものがあった。図１６を参照し
て、この従来の積層導電配線は、１０００Å程度の厚さ
を有し、ＴｉＮやＴｉＷなどからなるバリアメタル層１
と、その表面にスパッタリングなどによって形成され
た、５０００Å〜１００００Åの厚さを有し、Ａｌ−Ｓ
ｉ−ＣｕやＡｌ−Ｃｕなどからなるアルミニウム系合金
層２と、その表面にやはりスパッタリングなどで形成さ
れた、１０００Å程度の厚さを有し、Ｔｉ，Ｍｏ，Ｗな
どからなる金属層３とからなっていて、この上に図示し
ない層間絶縁膜が形成されている。
【０００４】このような積層導電配線は、主として、た
とえばＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒ
ａｔｅｄ Ｃｉｒｃｕｉｔ）の電源配線のように、大電
流が流れるとともに、幅を狭くすることが要求される導
電配線に用いられる。
とえばＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒ
ａｔｅｄ Ｃｉｒｃｕｉｔ）の電源配線のように、大電
流が流れるとともに、幅を狭くすることが要求される導
電配線に用いられる。
【０００５】アルミニウム系合金層２表面上にＴｉなど
の金属層３を形成して３層構造にするのは、アルミニウ
ム系合金層２表面、すなわち金属層３を有しない２層構
造の配線の表面に直接層間絶縁膜を形成した場合に、次
のような問題点が生じるからである。
の金属層３を形成して３層構造にするのは、アルミニウ
ム系合金層２表面、すなわち金属層３を有しない２層構
造の配線の表面に直接層間絶縁膜を形成した場合に、次
のような問題点が生じるからである。
【０００６】まず、図１９に示すように、シリコン基板
４１上に絶縁層４２を形成して生じた段差部の表面を覆
うように、アルミニウム系合金からなる導電配線４３を
形成し、その上にさらにＳｉＯ2 からなる層間絶縁膜４
４を形成した場合を考える。段差部上方において層間絶
縁膜４４にヴィアホールを形成するため、ポジ型のレジ
スト膜４５を塗布し、これに写真製版を施すと、その露
光時にレジスト膜４５と層間絶縁膜４４を透過した光
が、反射率の高い導電配線４３表面で矢印Ｂ，Ｃのよう
に乱反射する。その結果二点鎖線で示す幅の開口４６を
形成しようとする場合に、破線で示す部分４６ａまで過
剰にレジストが現像されて、除去されてしまう。そのた
め、その後エッチングされる層間絶縁膜４４の領域が、
所望のヴィアホールの開口面積よりも大きくなってしま
うという問題がある。これはいわゆるノッチング現象と
言われるものである。それに対して、図１６に示すよう
に、アルミニウム系合金層２上に、Ｔｉのようにアルミ
ニウム系合金よりも光の反射率の小さい金属層３を形成
することにより、写真製版の露光時の光の反射によるノ
ッチング現象が防止される。
４１上に絶縁層４２を形成して生じた段差部の表面を覆
うように、アルミニウム系合金からなる導電配線４３を
形成し、その上にさらにＳｉＯ2 からなる層間絶縁膜４
４を形成した場合を考える。段差部上方において層間絶
縁膜４４にヴィアホールを形成するため、ポジ型のレジ
スト膜４５を塗布し、これに写真製版を施すと、その露
光時にレジスト膜４５と層間絶縁膜４４を透過した光
が、反射率の高い導電配線４３表面で矢印Ｂ，Ｃのよう
に乱反射する。その結果二点鎖線で示す幅の開口４６を
形成しようとする場合に、破線で示す部分４６ａまで過
剰にレジストが現像されて、除去されてしまう。そのた
め、その後エッチングされる層間絶縁膜４４の領域が、
所望のヴィアホールの開口面積よりも大きくなってしま
うという問題がある。これはいわゆるノッチング現象と
言われるものである。それに対して、図１６に示すよう
に、アルミニウム系合金層２上に、Ｔｉのようにアルミ
ニウム系合金よりも光の反射率の小さい金属層３を形成
することにより、写真製版の露光時の光の反射によるノ
ッチング現象が防止される。
【０００７】また、アルミニウム系合金層表面が露出し
た導電配線上にＳｉＯ2 などの絶縁膜を堆積させて、こ
れにヴィアホールを形成する場合、特にメガビットクラ
スのＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃ
ｅｓｓ Ｍｅｍｏｒｙ）などでは、サブミクロンレベル
のヴィアホールを微細加工する際、数１０％程度のオー
バエッチングを必要とする。このオーバエッチングは、
ヴィアホールの底のアルミニウム系合金層表面が露出し
た状態で行なわれるため、このアルミニウム系合金，レ
ジストおよび酸化膜をエッチングするガスを含んだプラ
ズマによって、ポリマが合成される。このポリマは、ヴ
ィアホールの内壁に付着することにより、後工程でヴィ
アホールを介して導電配線を接続するときの断線や、カ
バレッジ不良の原因となりやすい。
た導電配線上にＳｉＯ2 などの絶縁膜を堆積させて、こ
れにヴィアホールを形成する場合、特にメガビットクラ
スのＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃ
ｅｓｓ Ｍｅｍｏｒｙ）などでは、サブミクロンレベル
のヴィアホールを微細加工する際、数１０％程度のオー
バエッチングを必要とする。このオーバエッチングは、
ヴィアホールの底のアルミニウム系合金層表面が露出し
た状態で行なわれるため、このアルミニウム系合金，レ
ジストおよび酸化膜をエッチングするガスを含んだプラ
ズマによって、ポリマが合成される。このポリマは、ヴ
ィアホールの内壁に付着することにより、後工程でヴィ
アホールを介して導電配線を接続するときの断線や、カ
バレッジ不良の原因となりやすい。
【０００８】図１７（ａ）ないし（ｄ）を用いて、ポリ
マ合成に起因するヴィアホールでの導電配線接続の断線
発生のメカニズムを説明する。
マ合成に起因するヴィアホールでの導電配線接続の断線
発生のメカニズムを説明する。
【０００９】まず図１７（ａ）を参照して、絶縁層３０
上に形成されたアルミニウム系合金配線層３１上にＣＶ
Ｄ法によってシリコン酸化膜３２を形成し、さらにその
上に、開口３５ａを設けたレジスト膜３３を形成した後
に、シリコン酸化膜３２にヴィアホール３５ｂを形成す
るためのエッチングを行なうと、アルミニウム系合金配
線層３１がオーバーエッチングされる際に、アルミニウ
ム合金、レジストおよび酸化膜エッチング用ガスの３つ
の条件がそろうため、図１７（ｂ）に示すように、ヴィ
アホール３５ｂおよび開口３５ａの内壁にポリマ３６が
堆積される。その後レジスト膜３３を除去した後も、ポ
リマ３６の上端部分が図１７（ｃ）に示すように残存す
る。したがって、次にヴィアホール３５ｂにおいてアル
ミニウム系合金層３１と配線接続するためのアルミニウ
ムなどの導電性金属層３７ａ，３７ｂをスパッタリング
などによって堆積させると、図１２（ｄ）に示すよう
に、ポリマ３６の存在によって導電金属層３７ａ，３７
ｂが分断され、断線状態となってしまう。
上に形成されたアルミニウム系合金配線層３１上にＣＶ
Ｄ法によってシリコン酸化膜３２を形成し、さらにその
上に、開口３５ａを設けたレジスト膜３３を形成した後
に、シリコン酸化膜３２にヴィアホール３５ｂを形成す
るためのエッチングを行なうと、アルミニウム系合金配
線層３１がオーバーエッチングされる際に、アルミニウ
ム合金、レジストおよび酸化膜エッチング用ガスの３つ
の条件がそろうため、図１７（ｂ）に示すように、ヴィ
アホール３５ｂおよび開口３５ａの内壁にポリマ３６が
堆積される。その後レジスト膜３３を除去した後も、ポ
リマ３６の上端部分が図１７（ｃ）に示すように残存す
る。したがって、次にヴィアホール３５ｂにおいてアル
ミニウム系合金層３１と配線接続するためのアルミニウ
ムなどの導電性金属層３７ａ，３７ｂをスパッタリング
などによって堆積させると、図１２（ｄ）に示すよう
に、ポリマ３６の存在によって導電金属層３７ａ，３７
ｂが分断され、断線状態となってしまう。
【００１０】図１６に示した積層構造の導電配線では、
そのオーバエッチング時には、アルミニウム系合金層２
表面が露出した状態では進行せずに、このようなポリマ
発生に起因する問題は生ずることがない。
そのオーバエッチング時には、アルミニウム系合金層２
表面が露出した状態では進行せずに、このようなポリマ
発生に起因する問題は生ずることがない。
【００１１】しかしながら、図１６に示す従来の積層構
造の導電配線には、次のような問題があった。
造の導電配線には、次のような問題があった。
【００１２】図１６に示すような従来の積層導電配線
を、論理回路を含むＬＳＩなどにおいて、長方形の半導
体チップ上に形成された半導体素子領域の周辺部に、パ
ッシベーション膜で覆って配設した場合、この上をさら
に樹脂で封止すると、熱処理において加熱された際のモ
ールド樹脂とパーシベーション膜との脱水による収縮量
の相違等の理由により、特にチップ周辺の四隅部に強い
ストレスが集中して作用しやすい。そのため、この部分
でパッシベーション膜のクラックが生じるとともに、積
層導電配線の各層の接合面ですべりが生じ、配線が破壊
するという問題があった。
を、論理回路を含むＬＳＩなどにおいて、長方形の半導
体チップ上に形成された半導体素子領域の周辺部に、パ
ッシベーション膜で覆って配設した場合、この上をさら
に樹脂で封止すると、熱処理において加熱された際のモ
ールド樹脂とパーシベーション膜との脱水による収縮量
の相違等の理由により、特にチップ周辺の四隅部に強い
ストレスが集中して作用しやすい。そのため、この部分
でパッシベーション膜のクラックが生じるとともに、積
層導電配線の各層の接合面ですべりが生じ、配線が破壊
するという問題があった。
【００１３】ここで、層間のすべり現象発生の要因につ
いて、図２１を参照しながら説明する。図２１に示した
断面構造は、図１６に示した従来の積層導電配線上にパ
ッシベーション膜８１を形成し、さらにその上をモール
ド８２で覆ったものである。まず、モールド８２とパッ
シベーション膜８１との界面Ｓ1 においては、モールド
８２とパッシベーション膜８１との間に、熱処理時の熱
収縮量の差が大きい場合に、それに起因するストレスに
よってすべりが発生する。界面Ｓ1 にすべりが生じず、
かつパッシベーション膜８１と金属層３との間の熱収縮
量の差が比較的大きい場合には、界面Ｓ2 においてすべ
りが生じる。この場合に、界面Ｓ2 ですべりが生じず
に、界面Ｓ3 または界面Ｓ4 ですべりが生じることもあ
る。また、界面Ｓ3 や界面Ｓ4 においては、金属層３と
アルミニウム係合金属２の間あるいはアルミニウム合金
層２とバリヤメタル層１との間における、電気抵抗の相
違に起因する通電時の温度上昇の度合の相違によって
も、すべりが発生する場合がある。
いて、図２１を参照しながら説明する。図２１に示した
断面構造は、図１６に示した従来の積層導電配線上にパ
ッシベーション膜８１を形成し、さらにその上をモール
ド８２で覆ったものである。まず、モールド８２とパッ
シベーション膜８１との界面Ｓ1 においては、モールド
８２とパッシベーション膜８１との間に、熱処理時の熱
収縮量の差が大きい場合に、それに起因するストレスに
よってすべりが発生する。界面Ｓ1 にすべりが生じず、
かつパッシベーション膜８１と金属層３との間の熱収縮
量の差が比較的大きい場合には、界面Ｓ2 においてすべ
りが生じる。この場合に、界面Ｓ2 ですべりが生じず
に、界面Ｓ3 または界面Ｓ4 ですべりが生じることもあ
る。また、界面Ｓ3 や界面Ｓ4 においては、金属層３と
アルミニウム係合金属２の間あるいはアルミニウム合金
層２とバリヤメタル層１との間における、電気抵抗の相
違に起因する通電時の温度上昇の度合の相違によって
も、すべりが発生する場合がある。
【００１４】パッシベーション膜のクラックは、特に導
電配線の上方およびその周辺で発生しやすく、また、導
電配線の幅が大きいほど発生の度合いが著しいことが、
実験的に確かめられている。その理由は、パッシベーシ
ョン膜やモールド樹脂が、熱処理に伴なう脱水などによ
り大きく収縮するのに対し、アルミニウム合金などは変
形が小さく、それらの界面においてストレスによる力が
作用し、この力は、その界面の面積が大きいほど大きく
なるからであると考えられる。
電配線の上方およびその周辺で発生しやすく、また、導
電配線の幅が大きいほど発生の度合いが著しいことが、
実験的に確かめられている。その理由は、パッシベーシ
ョン膜やモールド樹脂が、熱処理に伴なう脱水などによ
り大きく収縮するのに対し、アルミニウム合金などは変
形が小さく、それらの界面においてストレスによる力が
作用し、この力は、その界面の面積が大きいほど大きく
なるからであると考えられる。
【００１５】このようなチップ周辺のストレス発生によ
る問題点の解消を目的とする対策として、たとえば特開
昭５７−４５２５９号公報に示されるものがある。同公
報に記載の半導体装置は、図１８（ａ）（ｂ）を参照し
て、第１導電型のシリコン基板１１上に、フィールド絶
縁膜１２で素子分離された半導体素子領域１３が形成さ
れている。この半導体素子領域１３の表面は薄い第１の
表面絶縁膜１４で覆われ、第１の表面絶縁膜１４および
フィールド絶縁膜１２の表面は、さらに第２の表面絶縁
膜１５で覆われている。第２の表面絶縁膜１５表面に
は、アルミニウム配線１６、ボンディングパッド１７、
およびガードリング１８が形成されている。アルミニウ
ム配線１６は、第１および第２の表面絶縁膜１４，１５
に設けられたスルーホール１９において、半導体素子領
域１３とオーミックコンタクトする。ガードリング１８
は、アルミニウム膜からなり、シリコン基板１１の周辺
に沿って形成されるとともに、接地端子に接続されるこ
とにより、反転層の発生を防止する機能を有する。ガー
ドリング１８のコーナー部には、スリット２０が設けら
れており、このスリット２０の幅の分だけガードリング
１８の幅が小さくなるため、コーナー部におけるストレ
ス集中の影響が緩和される。その結果、パッシベーショ
ン膜２１のクラックの発生が抑制される。
る問題点の解消を目的とする対策として、たとえば特開
昭５７−４５２５９号公報に示されるものがある。同公
報に記載の半導体装置は、図１８（ａ）（ｂ）を参照し
て、第１導電型のシリコン基板１１上に、フィールド絶
縁膜１２で素子分離された半導体素子領域１３が形成さ
れている。この半導体素子領域１３の表面は薄い第１の
表面絶縁膜１４で覆われ、第１の表面絶縁膜１４および
フィールド絶縁膜１２の表面は、さらに第２の表面絶縁
膜１５で覆われている。第２の表面絶縁膜１５表面に
は、アルミニウム配線１６、ボンディングパッド１７、
およびガードリング１８が形成されている。アルミニウ
ム配線１６は、第１および第２の表面絶縁膜１４，１５
に設けられたスルーホール１９において、半導体素子領
域１３とオーミックコンタクトする。ガードリング１８
は、アルミニウム膜からなり、シリコン基板１１の周辺
に沿って形成されるとともに、接地端子に接続されるこ
とにより、反転層の発生を防止する機能を有する。ガー
ドリング１８のコーナー部には、スリット２０が設けら
れており、このスリット２０の幅の分だけガードリング
１８の幅が小さくなるため、コーナー部におけるストレ
ス集中の影響が緩和される。その結果、パッシベーショ
ン膜２１のクラックの発生が抑制される。
【００１６】
【発明が解決しようとする課題】しかしながら、上記従
来の技術を適用して、チップ周辺部の導電配線にスリッ
トを設けると、その部分の導電配線の横断面積がスリッ
トの分だけ小さくなってしまうため、それに比例して、
導電配線としての電気抵抗が増加する。また、スリット
を形成した部分のスリットを挟む両側の導体部（図１８
（ａ）においてはスリット２０が形成された位置のガー
ドリング１８の平行に延びる導電体配線部分１８ａ，１
８ｂ）は、その横断面の幅が同一であったとしても、外
側の部分（図１８（ａ）では導電体配線部分１８ａ）の
方が内側の部分（図１８では導電配線部分１８ｂ）より
もかなり長くなる。したがって、両者の抵抗値に差が生
じ、電流が流れる際のジュール熱の発生の分布も異なる
ことになる。そのため、温度分布が均一でないことに伴
なう局部的な熱応力が発生シ、断線が生ずるに至るとい
う問題もあった。
来の技術を適用して、チップ周辺部の導電配線にスリッ
トを設けると、その部分の導電配線の横断面積がスリッ
トの分だけ小さくなってしまうため、それに比例して、
導電配線としての電気抵抗が増加する。また、スリット
を形成した部分のスリットを挟む両側の導体部（図１８
（ａ）においてはスリット２０が形成された位置のガー
ドリング１８の平行に延びる導電体配線部分１８ａ，１
８ｂ）は、その横断面の幅が同一であったとしても、外
側の部分（図１８（ａ）では導電体配線部分１８ａ）の
方が内側の部分（図１８では導電配線部分１８ｂ）より
もかなり長くなる。したがって、両者の抵抗値に差が生
じ、電流が流れる際のジュール熱の発生の分布も異なる
ことになる。そのため、温度分布が均一でないことに伴
なう局部的な熱応力が発生シ、断線が生ずるに至るとい
う問題もあった。
【００１７】本発明は、上記従来の問題点に鑑み、ポリ
マ合成による断線が生じることなく、しかも電気抵抗を
増加させることなく、ストレスマイグレーションによる
層間接合面での滑り現象を防止し、ストレスに対する十
分な強度を有する積層導電配線を提供することを目的と
する。
マ合成による断線が生じることなく、しかも電気抵抗を
増加させることなく、ストレスマイグレーションによる
層間接合面での滑り現象を防止し、ストレスに対する十
分な強度を有する積層導電配線を提供することを目的と
する。
【００１８】
【課題を解決するための手段】上記課題を解決するため
本発明の積層導電配線は、少なくとも、互いに接合され
た第１の導電層と第２の導電層とを含む２層以上の積層
配線を有し、第１の導電層の第２の導電層との接合面か
ら所定の深さにかけて、所定形状の溝が形成されてい
る。その溝は、第２の導電層に設けられた凸が嵌合する
構造を備えている。
本発明の積層導電配線は、少なくとも、互いに接合され
た第１の導電層と第２の導電層とを含む２層以上の積層
配線を有し、第１の導電層の第２の導電層との接合面か
ら所定の深さにかけて、所定形状の溝が形成されてい
る。その溝は、第２の導電層に設けられた凸が嵌合する
構造を備えている。
【００１９】第１の導電層に形成される溝は、好ましく
は、積層導電配線が受ける応力の方向に対して略直交す
る方向に延びるように形成される。
は、積層導電配線が受ける応力の方向に対して略直交す
る方向に延びるように形成される。
【００２０】また、本発明の積層導電配線には、さら
に、第１の導電層の、第２の導電層との接合面と反対側
の面が、絶縁用の酸化膜で覆われており、溝が形成され
ていない領域においてのみ、その酸化膜に、第１の導電
層と他の導電配線とを電気的に接続するためのヴィアホ
ールを形成したものも含まれる。
に、第１の導電層の、第２の導電層との接合面と反対側
の面が、絶縁用の酸化膜で覆われており、溝が形成され
ていない領域においてのみ、その酸化膜に、第１の導電
層と他の導電配線とを電気的に接続するためのヴィアホ
ールを形成したものも含まれる。
【００２１】本発明の積層導電配線は、他の局面におい
ては、少なくとも、互いに接合された第１の導電層と第
２の導電層とを含む２層以上の積層配線を有し、第１の
導電層の第２の導電層との接合面から所定の深さにかけ
て形成された所定形状の溝に、他の導電配線との絶縁性
を確保するための絶縁被覆層に設けられた凸部が嵌合す
る構造を備えている。
ては、少なくとも、互いに接合された第１の導電層と第
２の導電層とを含む２層以上の積層配線を有し、第１の
導電層の第２の導電層との接合面から所定の深さにかけ
て形成された所定形状の溝に、他の導電配線との絶縁性
を確保するための絶縁被覆層に設けられた凸部が嵌合す
る構造を備えている。
【００２２】
【作用】本発明の積層導電配線によれば、アルミニウム
系合金層の上面にアルミニウム合金層よりも光反射率の
低い金属層が接合されているため、写真製版における露
光時に生じる、光の反射に伴なういわゆるノッチング現
象を防止することができる。また、第１の導電層に形成
された溝と、第２の導電層に設けられた凸部とが嵌合す
ることにより、第１および第２の導電層の接合面におい
て、ストレスが発生したとしてもすべり現象が防止され
る。しかも、溝に導電物質が満たされることになるた
め、溝を形成したことによる断面積の実質的な減少が生
じることがない。したがって導電配線としての電気抵抗
の上昇が抑制される。
系合金層の上面にアルミニウム合金層よりも光反射率の
低い金属層が接合されているため、写真製版における露
光時に生じる、光の反射に伴なういわゆるノッチング現
象を防止することができる。また、第１の導電層に形成
された溝と、第２の導電層に設けられた凸部とが嵌合す
ることにより、第１および第２の導電層の接合面におい
て、ストレスが発生したとしてもすべり現象が防止され
る。しかも、溝に導電物質が満たされることになるた
め、溝を形成したことによる断面積の実質的な減少が生
じることがない。したがって導電配線としての電気抵抗
の上昇が抑制される。
【００２３】また、第１の導電層に設ける溝を、積層導
電配線が受けるストレスの方向に対して直交するように
配列することにより、ストレスを効率よく吸収すること
ができる。
電配線が受けるストレスの方向に対して直交するように
配列することにより、ストレスを効率よく吸収すること
ができる。
【００２４】さらに、積層導電配線の上面を覆う酸化膜
へのヴィアホールの形成を、溝が形成されていない領域
のみに限ることにより、ヴィアホール形成時においてア
ルミニウム合金層表面が露出することがなく、したがっ
てポリマ合成の発生が防止される。
へのヴィアホールの形成を、溝が形成されていない領域
のみに限ることにより、ヴィアホール形成時においてア
ルミニウム合金層表面が露出することがなく、したがっ
てポリマ合成の発生が防止される。
【００２５】本発明の積層導電配線の他の局面におい
て、他の導電配線との絶縁性を確保するための絶縁被覆
層に設けられた凸部が溝に嵌合する場合においては、溝
を満たすのは絶縁性物質であるために、電気抵抗の上昇
を抑制する効果はないが、ストレス発生時の絶縁被覆層
と積層導電配線との間のすべり現象防止やストレス吸収
による絶縁被覆層のクラック発生防止の作用を有する。
て、他の導電配線との絶縁性を確保するための絶縁被覆
層に設けられた凸部が溝に嵌合する場合においては、溝
を満たすのは絶縁性物質であるために、電気抵抗の上昇
を抑制する効果はないが、ストレス発生時の絶縁被覆層
と積層導電配線との間のすべり現象防止やストレス吸収
による絶縁被覆層のクラック発生防止の作用を有する。
【００２６】
【実施例】以下本発明の第１の実施例について、図１な
いし図３に基づいて説明する。
いし図３に基づいて説明する。
【００２７】本実施例の積層導電配線は、図１（ａ）を
参照して、長手方向に延びる複数のスリット状の溝４が
表裏面を貫通して形成されたバリヤメタル層１上に、ア
ルミニウム系合金層２が積層形成されている。溝４に
は、アルミニウム系合金層２のバリアメタル層１との接
合面に形成された凸部がちょうど嵌合している。すなわ
ち、溝４は導電体であるアルミニウム合金が埋め込まれ
た状態になっている。アルミニウム系合金層２表面上に
は、ノッチング防止のため、アルミニウム系合金よりも
光の反射率の小さい合金層３が積層形成されている。金
属層３の溝４に対応する位置には、窪み５が生じてい
る。金属層３の材質としては、たとえばタングステンな
どの高融点金属が用いられる。
参照して、長手方向に延びる複数のスリット状の溝４が
表裏面を貫通して形成されたバリヤメタル層１上に、ア
ルミニウム系合金層２が積層形成されている。溝４に
は、アルミニウム系合金層２のバリアメタル層１との接
合面に形成された凸部がちょうど嵌合している。すなわ
ち、溝４は導電体であるアルミニウム合金が埋め込まれ
た状態になっている。アルミニウム系合金層２表面上に
は、ノッチング防止のため、アルミニウム系合金よりも
光の反射率の小さい合金層３が積層形成されている。金
属層３の溝４に対応する位置には、窪み５が生じてい
る。金属層３の材質としては、たとえばタングステンな
どの高融点金属が用いられる。
【００２８】本実施例における積層導電配線の各部の好
ましい寸法は、図１（ｂ）に示した各寸法記号に対応
し、表１のように与えられる。
ましい寸法は、図１（ｂ）に示した各寸法記号に対応
し、表１のように与えられる。
【００２９】
【表１】
【００３０】図１に示した積層導電配線は、図２に示す
工程で形成される。すなわち、下地となる絶縁層６上全
面に、まず、ＴｉＮ，ＴｉＷなどをスパッタリングによ
って堆積させ、１０００Å程度の厚さのバリヤメタル層
１を形成する（図２Ａ（ａ））。その後、写真製版およ
びエッチングにより、バリアメタル層１の所定位置に溝
４を形成する（図２（ｂ））。次に、たとえばＡｌ−Ｓ
ｉ（１％）−Ｃｕ（０．５％），Ａｌ−Ｃｕなどのアル
ミニウム系合金を、やはりスパッタリングによって堆積
し、５０００Å〜１００００Å程度の厚さのアルミニウ
ム系合金層２を積層形成する（図２（ｃ））。その後、
Ｗ，Ｍｏ，Ｔｉ，Ｎｂなどのうちのいずれかをスパッタ
リングなどによって堆積し、１０００Å程度の厚さの金
属層３を積層形成する（図２（ｄ））。
工程で形成される。すなわち、下地となる絶縁層６上全
面に、まず、ＴｉＮ，ＴｉＷなどをスパッタリングによ
って堆積させ、１０００Å程度の厚さのバリヤメタル層
１を形成する（図２Ａ（ａ））。その後、写真製版およ
びエッチングにより、バリアメタル層１の所定位置に溝
４を形成する（図２（ｂ））。次に、たとえばＡｌ−Ｓ
ｉ（１％）−Ｃｕ（０．５％），Ａｌ−Ｃｕなどのアル
ミニウム系合金を、やはりスパッタリングによって堆積
し、５０００Å〜１００００Å程度の厚さのアルミニウ
ム系合金層２を積層形成する（図２（ｃ））。その後、
Ｗ，Ｍｏ，Ｔｉ，Ｎｂなどのうちのいずれかをスパッタ
リングなどによって堆積し、１０００Å程度の厚さの金
属層３を積層形成する（図２（ｄ））。
【００３１】次に、写真製版とエッチングにより、バリ
ヤメタル層１，アルミニウム系合金層２および金属層３
の不要部分を除去し、所望の導電配線パターンが得られ
る（図２（ｅ））。
ヤメタル層１，アルミニウム系合金層２および金属層３
の不要部分を除去し、所望の導電配線パターンが得られ
る（図２（ｅ））。
【００３２】このようにして形成された積層導電配線
と、図１６に示した従来の積層導電配線との作用効果の
違いは、図３（ａ）（ｂ）を用いて次のように説明され
る。従来の積層導電配線では、図３（ａ）にその断面を
示すように、矢印方向にストレスが作用した場合に、各
層間の接合面においてすべり現象が発生しやすいが、本
実施例の積層導電配線においては、図３（ｂ）に示すよ
うに溝４および窪み５が、すべり現象の歯止めとなる。
したがって、溝４の長手方向に垂直な方向にストレスが
作用した場合に、すべりによる積層構造の破壊が生じに
くい。しかも、溝４を導電材料で満たすことになるた
め、積層導電配線の電気抵抗が増加しない。
と、図１６に示した従来の積層導電配線との作用効果の
違いは、図３（ａ）（ｂ）を用いて次のように説明され
る。従来の積層導電配線では、図３（ａ）にその断面を
示すように、矢印方向にストレスが作用した場合に、各
層間の接合面においてすべり現象が発生しやすいが、本
実施例の積層導電配線においては、図３（ｂ）に示すよ
うに溝４および窪み５が、すべり現象の歯止めとなる。
したがって、溝４の長手方向に垂直な方向にストレスが
作用した場合に、すべりによる積層構造の破壊が生じに
くい。しかも、溝４を導電材料で満たすことになるた
め、積層導電配線の電気抵抗が増加しない。
【００３３】次に、本発明の第２の実施例を、図４に基
づいて説明する。本実施例の積層導電配線は、図４を参
照して、バリヤメタル１には溝を設けずに、アルミニウ
ム系合金層２にスリット状の溝１４を上下に貫通して形
成し、その上に金属層３を積層形成している。溝１４内
には、金属層３をスパッタリングなどによって形成する
際に、金属層３と同じ材質が埋め込まれた状態になって
いる。したがって、上記第１の実施例と同様に、接合面
でのすべりの歯止め作用を有する。積層導電配線の電気
抵抗を増加させない点は、上記第１の実施例と同様であ
る。
づいて説明する。本実施例の積層導電配線は、図４を参
照して、バリヤメタル１には溝を設けずに、アルミニウ
ム系合金層２にスリット状の溝１４を上下に貫通して形
成し、その上に金属層３を積層形成している。溝１４内
には、金属層３をスパッタリングなどによって形成する
際に、金属層３と同じ材質が埋め込まれた状態になって
いる。したがって、上記第１の実施例と同様に、接合面
でのすべりの歯止め作用を有する。積層導電配線の電気
抵抗を増加させない点は、上記第１の実施例と同様であ
る。
【００３４】なお、本実施例を含めて、以下の各実施例
において、同一符号を付した要素は、材質，形成方法な
どについては上記第１の実施例と同様である。
において、同一符号を付した要素は、材質，形成方法な
どについては上記第１の実施例と同様である。
【００３５】次に、本発明の第３の実施例を、図５に基
づいて説明する。本実施例の積層導電配線は、図５を参
照して、バリヤメタル層１とアルミニウム系合金層２の
双方を貫通して、スリット状の溝２４を形成し、その上
に金属層３を積層形成している。本実施例においても上
記第２の実施例と同様に、金属層３をスパッタリング等
によって形成する際に、金属層３と同じ材質の金属が溝
２４に埋め込まれた状態となっている。
づいて説明する。本実施例の積層導電配線は、図５を参
照して、バリヤメタル層１とアルミニウム系合金層２の
双方を貫通して、スリット状の溝２４を形成し、その上
に金属層３を積層形成している。本実施例においても上
記第２の実施例と同様に、金属層３をスパッタリング等
によって形成する際に、金属層３と同じ材質の金属が溝
２４に埋め込まれた状態となっている。
【００３６】次に、本発明の第４の実施例を、図６に基
づいて説明する。本実施例の積層導電配線は、図６を参
照して、アルミニウム系合金層２の上面から所定の深さ
にかけて、溝３４を形成し、その上に金属層３を接続形
成している。本実施例においても、金属層３をスパッタ
リングなどによって形成する際に、金属層３と同じ材質
の金属が溝３４内に埋め込まれた状態となっている。本
実施例においては、上記第１ないし第３の実施例と対比
すると、溝３４を形成する際のエッチング工程におい
て、溝３４の深さを制御する必要があるという違いがあ
る。
づいて説明する。本実施例の積層導電配線は、図６を参
照して、アルミニウム系合金層２の上面から所定の深さ
にかけて、溝３４を形成し、その上に金属層３を接続形
成している。本実施例においても、金属層３をスパッタ
リングなどによって形成する際に、金属層３と同じ材質
の金属が溝３４内に埋め込まれた状態となっている。本
実施例においては、上記第１ないし第３の実施例と対比
すると、溝３４を形成する際のエッチング工程におい
て、溝３４の深さを制御する必要があるという違いがあ
る。
【００３７】上記第３および第４の実施例においても、
溝２４，３４内に金属層３と同じ材質の導電性の金属が
埋め込まれているため、溝を設けたことによってその部
分の電気抵抗が増加することはない。
溝２４，３４内に金属層３と同じ材質の導電性の金属が
埋め込まれているため、溝を設けたことによってその部
分の電気抵抗が増加することはない。
【００３８】次に、本発明の第５の実施例を、図７に基
づいて説明する。本実施例の積層導電配線は、図７
（ａ）を参照して、上記第１の実施例と同様にバリヤメ
タル層１に溝４を設けるとともに、金属層３にも溝４４
を溝４と対応する位置に形成している。本実施例におい
ては、この積層導電配線を形成した後に、それを覆う層
間絶縁膜あるいはパッシベーション膜を形成する際に、
溝４４内を層間絶縁膜あるいはパッシベーション膜が埋
め込まれることになる。したがって、各溝４４の直下に
存在する窪み５をも、層間絶縁膜あるいはパッシベーシ
ョン膜の材料が埋め込まれ、この部分においてすべりに
対する歯止め作用を生じることになる。図７（ｂ）は、
本実施例の積層導電配線を、溝４４の内部を含んで層間
絶縁膜７で覆った状態の断面を示している。本実施例の
場合、溝４４に埋め込まれるのは導電性金属ではなく、
絶縁性の物質になるため、溝４４の横断面積分だけ電気
抵抗が増加するが、積層導電配線の全断面積に対してご
くわずかの割合を占めるにすぎないため、電気抵抗の増
加はごくわずかである。
づいて説明する。本実施例の積層導電配線は、図７
（ａ）を参照して、上記第１の実施例と同様にバリヤメ
タル層１に溝４を設けるとともに、金属層３にも溝４４
を溝４と対応する位置に形成している。本実施例におい
ては、この積層導電配線を形成した後に、それを覆う層
間絶縁膜あるいはパッシベーション膜を形成する際に、
溝４４内を層間絶縁膜あるいはパッシベーション膜が埋
め込まれることになる。したがって、各溝４４の直下に
存在する窪み５をも、層間絶縁膜あるいはパッシベーシ
ョン膜の材料が埋め込まれ、この部分においてすべりに
対する歯止め作用を生じることになる。図７（ｂ）は、
本実施例の積層導電配線を、溝４４の内部を含んで層間
絶縁膜７で覆った状態の断面を示している。本実施例の
場合、溝４４に埋め込まれるのは導電性金属ではなく、
絶縁性の物質になるため、溝４４の横断面積分だけ電気
抵抗が増加するが、積層導電配線の全断面積に対してご
くわずかの割合を占めるにすぎないため、電気抵抗の増
加はごくわずかである。
【００３９】したがって本実施例においては、電気抵抗
値をほとんど増加させることなく、特に層間絶縁膜ある
いはパッシベーション膜と積層導電配線との間のすべり
現象の歯止め作用を有するという効果がある。その結
果、パッシベーション膜のクラックも生じにくくなる。
値をほとんど増加させることなく、特に層間絶縁膜ある
いはパッシベーション膜と積層導電配線との間のすべり
現象の歯止め作用を有するという効果がある。その結
果、パッシベーション膜のクラックも生じにくくなる。
【００４０】次に、本発明の第６の実施例を、図８に基
づいて説明する。本実施例の積層導電配線は、図８を参
照して、導電配線の長手方向に対して直交する方向に延
びるように、スリット状の溝４が、バリヤメタル層１に
貫通して形成されている。本実施例の積層導電配線は、
導電配線の長手方向、すなわち図８に矢印Ｂで示す方向
にストレスが作用する場合に適用される。このように、
ストレスが作用する方向に直交する方向に延びるよう
に、スリット状の溝をバリヤメタル層１に形成すること
により、ストレスに起因する層間のすべり現象に対する
歯止めを生じさせることができる。この考え方は、上記
第２ないし第５の実施例に適用して、溝１４，２４，３
４，４４の形成方向を変えることによっても、同様の作
用効果を得ることができる。
づいて説明する。本実施例の積層導電配線は、図８を参
照して、導電配線の長手方向に対して直交する方向に延
びるように、スリット状の溝４が、バリヤメタル層１に
貫通して形成されている。本実施例の積層導電配線は、
導電配線の長手方向、すなわち図８に矢印Ｂで示す方向
にストレスが作用する場合に適用される。このように、
ストレスが作用する方向に直交する方向に延びるよう
に、スリット状の溝をバリヤメタル層１に形成すること
により、ストレスに起因する層間のすべり現象に対する
歯止めを生じさせることができる。この考え方は、上記
第２ないし第５の実施例に適用して、溝１４，２４，３
４，４４の形成方向を変えることによっても、同様の作
用効果を得ることができる。
【００４１】次に、本発明の第７の実施例を、図９に基
づいて説明する。本実施例の積層導電配線は、図９を参
照して、導電配線が延びる方向にスリット状の溝４がバ
リヤメタル層１に形成されている点は、上記第１の実施
例と同様である。本実施例が上記第１の実施例と異なる
のは、図９に矢印Ｃで示したストレスの強度分布に応じ
て、溝４の本数を変えている点である。すなわち、スト
レスが強い位置には３列、弱い位置には２列の溝４を、
バリヤメタル層１に形成することにより、ストレスが強
いためにすべりの生じやすい位置に、より強固な歯止め
を生じさせるようにしたものである。
づいて説明する。本実施例の積層導電配線は、図９を参
照して、導電配線が延びる方向にスリット状の溝４がバ
リヤメタル層１に形成されている点は、上記第１の実施
例と同様である。本実施例が上記第１の実施例と異なる
のは、図９に矢印Ｃで示したストレスの強度分布に応じ
て、溝４の本数を変えている点である。すなわち、スト
レスが強い位置には３列、弱い位置には２列の溝４を、
バリヤメタル層１に形成することにより、ストレスが強
いためにすべりの生じやすい位置に、より強固な歯止め
を生じさせるようにしたものである。
【００４２】本実施例は、たとえば、上記従来技術の記
載において図１８を用いて説明したチップ周辺部の導電
配線であるガードリング１８に対して、有効に適用可能
である。すなわち、図２３（ａ）（ｂ）に示すように、
チップ基板１０上の絶縁層６表面に形成されたガードリ
ング１８を本実施例と同様の３層構造で形成し、チップ
の４つのコーナ部に近い部分において熱応力（図２３
（ａ）中に矢印で示す）の分布が大きくなるのに対応し
て、ガードリング１８の４つのコーナ部のみ「く」の字
形のスリット（図示せず）が形成されている。また、ガ
ードリング１８の４つのコーナ部以外は、熱応力分布が
小さくなるのに対応して、スリットの本数も２本ないし
１本に減少している。これらのスリットの位置に対応す
る金属層３表面には、窪み５が形成されている。このよ
うに、ガードリング１８の４つのコーナ部にスリットが
多く形成されることにより、熱応力の発生しやすいこの
部分でのすべり現象が防止される。
載において図１８を用いて説明したチップ周辺部の導電
配線であるガードリング１８に対して、有効に適用可能
である。すなわち、図２３（ａ）（ｂ）に示すように、
チップ基板１０上の絶縁層６表面に形成されたガードリ
ング１８を本実施例と同様の３層構造で形成し、チップ
の４つのコーナ部に近い部分において熱応力（図２３
（ａ）中に矢印で示す）の分布が大きくなるのに対応し
て、ガードリング１８の４つのコーナ部のみ「く」の字
形のスリット（図示せず）が形成されている。また、ガ
ードリング１８の４つのコーナ部以外は、熱応力分布が
小さくなるのに対応して、スリットの本数も２本ないし
１本に減少している。これらのスリットの位置に対応す
る金属層３表面には、窪み５が形成されている。このよ
うに、ガードリング１８の４つのコーナ部にスリットが
多く形成されることにより、熱応力の発生しやすいこの
部分でのすべり現象が防止される。
【００４３】次に本発明の第８の実施例について、図１
０に基づいて説明する。本実施例の積層導電配線は、上
記第１の実施例と、上記第２の実施例とを併用したもの
である。すなわち、本実施例の積層導電配線において
は、図１０を参照して、導電配線が延びる方向に、バリ
ヤメタル層１には溝４が、アルミニウム系合金層２には
溝１４がそれぞれ貫通して形成され、溝４にはアルミニ
ウム系合金が、溝１４には金属層３と同じ材質の金属が
埋め込まれている。この場合の窪み５は、溝４および溝
１４の両方に対応する位置に形成される。本実施例によ
れば、導電配線の長手方向に対して直交する方向に作用
するストレスに対してより強い歯止め作用を有する積層
導電配線を形成することができる。
０に基づいて説明する。本実施例の積層導電配線は、上
記第１の実施例と、上記第２の実施例とを併用したもの
である。すなわち、本実施例の積層導電配線において
は、図１０を参照して、導電配線が延びる方向に、バリ
ヤメタル層１には溝４が、アルミニウム系合金層２には
溝１４がそれぞれ貫通して形成され、溝４にはアルミニ
ウム系合金が、溝１４には金属層３と同じ材質の金属が
埋め込まれている。この場合の窪み５は、溝４および溝
１４の両方に対応する位置に形成される。本実施例によ
れば、導電配線の長手方向に対して直交する方向に作用
するストレスに対してより強い歯止め作用を有する積層
導電配線を形成することができる。
【００４４】また本実施例においては、溝４と溝１４と
の位置が互いにずらして配置されている。したがって、
たとえばバリアメタル層１とアルミニウム系合金層２と
の境界面よりもアルミニウム系合金層２と金属層３との
境界面の方がすべりやすい状態にある場合に、その度合
いに応じて溝１４の数を溝４の数よりも多く形成するこ
とが可能である。その結果、溝４，１４によるすべり防
止が、より実情に即した形で効果的に図られることにな
る。
の位置が互いにずらして配置されている。したがって、
たとえばバリアメタル層１とアルミニウム系合金層２と
の境界面よりもアルミニウム系合金層２と金属層３との
境界面の方がすべりやすい状態にある場合に、その度合
いに応じて溝１４の数を溝４の数よりも多く形成するこ
とが可能である。その結果、溝４，１４によるすべり防
止が、より実情に即した形で効果的に図られることにな
る。
【００４５】次に、本発明の第９の実施例について、図
１１に基づいて説明する。本実施例の積層導電配線は、
上記第２の実施例と上記第６の実施例を併用したもので
ある。すなわち、本実施例の積層導電配線においては、
図１１を参照して、バリヤメタル層１には導電配線の長
手方向に直交する方向に溝４が、アルミニウム系合金層
２には導電配線の長手方向に延びる方向に溝１４が貫通
して形成されている。本実施例においても、窪み５は、
溝４と溝１４の両方に対応する位置に形成される。本実
施例の溝４および溝１４の配置構成により、上記第１の
実施例と第６の実施例の両方の作用効果を同時に生じさ
せることができる。すなわち、導電配線の長手方向およ
びその方向に直交する方向の両方のストレスが作用する
場合において、それぞれのストレスに起因するすべり現
象に対する歯止めを生じさせることができる。
１１に基づいて説明する。本実施例の積層導電配線は、
上記第２の実施例と上記第６の実施例を併用したもので
ある。すなわち、本実施例の積層導電配線においては、
図１１を参照して、バリヤメタル層１には導電配線の長
手方向に直交する方向に溝４が、アルミニウム系合金層
２には導電配線の長手方向に延びる方向に溝１４が貫通
して形成されている。本実施例においても、窪み５は、
溝４と溝１４の両方に対応する位置に形成される。本実
施例の溝４および溝１４の配置構成により、上記第１の
実施例と第６の実施例の両方の作用効果を同時に生じさ
せることができる。すなわち、導電配線の長手方向およ
びその方向に直交する方向の両方のストレスが作用する
場合において、それぞれのストレスに起因するすべり現
象に対する歯止めを生じさせることができる。
【００４６】次に、本発明の第１０の実施例について、
図１２に基づいて説明する。本実施例の積層導電配線
は、図１２を参照して、バリヤメタル１の上面に、導電
配線の長手方向に延びるように、凸部５４が連続して形
成されている。バリヤメタル１の上面にはアルミニウム
系合金層２が積層形成され、２つの凸部５４で挟まれる
領域および外側の領域には、アルミニウム系合金層２が
埋め込まれている。アルミニウム系合金層２の上面に形
成された金属層３には、凸部５４の位置に対応して、導
電配線の長手方向に延びる隆起５５が生じている。本実
施例の積層導電配線の構造は、バリヤメタル層１に凸部
５４が形成されていると考える代わりに、アルミニウム
系合金層２を下面に所定深さのスリット状の溝が形成さ
れ、その溝にバリヤメタル層が埋め込まれていると考え
ることもできる。
図１２に基づいて説明する。本実施例の積層導電配線
は、図１２を参照して、バリヤメタル１の上面に、導電
配線の長手方向に延びるように、凸部５４が連続して形
成されている。バリヤメタル１の上面にはアルミニウム
系合金層２が積層形成され、２つの凸部５４で挟まれる
領域および外側の領域には、アルミニウム系合金層２が
埋め込まれている。アルミニウム系合金層２の上面に形
成された金属層３には、凸部５４の位置に対応して、導
電配線の長手方向に延びる隆起５５が生じている。本実
施例の積層導電配線の構造は、バリヤメタル層１に凸部
５４が形成されていると考える代わりに、アルミニウム
系合金層２を下面に所定深さのスリット状の溝が形成さ
れ、その溝にバリヤメタル層が埋め込まれていると考え
ることもできる。
【００４７】本実施例によれば、上記第１の実施例など
と同様に、導電配線の長さ方向に直交する方向に作用す
るストレスに起因する層間のすべり現象の歯止め作用
を、凸部５４および隆起５５において生じさせることが
できる。
と同様に、導電配線の長さ方向に直交する方向に作用す
るストレスに起因する層間のすべり現象の歯止め作用
を、凸部５４および隆起５５において生じさせることが
できる。
【００４８】次に、本発明の第１１の実施例を、図１３
に基づいて説明する。本実施例の積層導電配線において
は、図１１を参照して、バリヤメタル層１の上面に、導
電配線の長手方向に延びるように、かつ金属層３の下面
に達するように、凸部６４が連続して形成されている。
本実施例においては、アルミニウム系合金層２の上表面
と凸部６４の上表面とが同一平面上になるように仕上げ
られ、その上に金属層３が形成されており、図１２に示
した隆起５５に相当するものは生じていない。しかしな
がら、凸部６４が金属層３の下面にまで達しているた
め、バリヤメタル層１の材質と金属層３の材質とが相互
に接合力が強固になるように材質を選べば、その接合面
においてすべり現象に対する歯止めを生じさせることが
できる。
に基づいて説明する。本実施例の積層導電配線において
は、図１１を参照して、バリヤメタル層１の上面に、導
電配線の長手方向に延びるように、かつ金属層３の下面
に達するように、凸部６４が連続して形成されている。
本実施例においては、アルミニウム系合金層２の上表面
と凸部６４の上表面とが同一平面上になるように仕上げ
られ、その上に金属層３が形成されており、図１２に示
した隆起５５に相当するものは生じていない。しかしな
がら、凸部６４が金属層３の下面にまで達しているた
め、バリヤメタル層１の材質と金属層３の材質とが相互
に接合力が強固になるように材質を選べば、その接合面
においてすべり現象に対する歯止めを生じさせることが
できる。
【００４９】次に、本発明の第１２の実施例を、図１４
に基づいて説明する。本実施例の積層導電配線は、バリ
ヤメタル層１には溝を設けることなく、アルミニウム系
合金層２および金属層３に、導電配線の長手方向に延び
るようにスリット状の溝７４を貫通して形成している。
本実施例の積層導電配線は、その上に層間絶縁膜あるい
はパッシベーション膜を形成する場合、その材質である
絶縁性物質が溝７４の内部に埋め込まれる。したがっ
て、溝７４を形成した部分においては、溝７４の横断面
積分だけ電気抵抗が増加することになるが、埋め込まれ
た絶縁性物質によって、すべりに対する歯止めを強固に
生じさせることができる。また、バリヤメタル層１の材
質として導電性の高い金属を選ぶことにより、溝７４を
形成したことによる電気抵抗の増加を最小限に抑えるこ
とができる。
に基づいて説明する。本実施例の積層導電配線は、バリ
ヤメタル層１には溝を設けることなく、アルミニウム系
合金層２および金属層３に、導電配線の長手方向に延び
るようにスリット状の溝７４を貫通して形成している。
本実施例の積層導電配線は、その上に層間絶縁膜あるい
はパッシベーション膜を形成する場合、その材質である
絶縁性物質が溝７４の内部に埋め込まれる。したがっ
て、溝７４を形成した部分においては、溝７４の横断面
積分だけ電気抵抗が増加することになるが、埋め込まれ
た絶縁性物質によって、すべりに対する歯止めを強固に
生じさせることができる。また、バリヤメタル層１の材
質として導電性の高い金属を選ぶことにより、溝７４を
形成したことによる電気抵抗の増加を最小限に抑えるこ
とができる。
【００５０】次に、本発明の第１３の実施例を、図１５
に基づいて説明する。本実施例の積層導電配線において
は、図１５を参照して、バリヤメタル層１，アルミニウ
ム系合金層２および金属層３のすべてを貫通させて、導
電配線の長手方向に延びるようにスリット状の溝８４を
形成している。本実施例においては、その後に形成され
る層間絶縁膜あるいはパッシベーション膜の材質である
絶縁性物質が、溝８４の内部に埋め込まれ、それによっ
て導電配線の長手方向に直交する方向に作用するストレ
スに起因するすべり現象の歯止めを生じさせることがで
きる。溝８４の内部に絶縁性物質が埋め込まれることに
なるため、溝８４の横断面積の分だけ電気抵抗が増加す
ることになれば、積層導電配線を形成した後に溝８４を
貫通させて形成するため、その製造工程が比較的容易で
ある。
に基づいて説明する。本実施例の積層導電配線において
は、図１５を参照して、バリヤメタル層１，アルミニウ
ム系合金層２および金属層３のすべてを貫通させて、導
電配線の長手方向に延びるようにスリット状の溝８４を
形成している。本実施例においては、その後に形成され
る層間絶縁膜あるいはパッシベーション膜の材質である
絶縁性物質が、溝８４の内部に埋め込まれ、それによっ
て導電配線の長手方向に直交する方向に作用するストレ
スに起因するすべり現象の歯止めを生じさせることがで
きる。溝８４の内部に絶縁性物質が埋め込まれることに
なるため、溝８４の横断面積の分だけ電気抵抗が増加す
ることになれば、積層導電配線を形成した後に溝８４を
貫通させて形成するため、その製造工程が比較的容易で
ある。
【００５１】次に、上記各実施例の積層導電配線と他の
導電配線とを電気的に接続するために、両者間に介在す
る層間絶縁膜にヴィアホールを形成する場合の、ヴィア
ホールと溝との配置関係の制限について説明する。
導電配線とを電気的に接続するために、両者間に介在す
る層間絶縁膜にヴィアホールを形成する場合の、ヴィア
ホールと溝との配置関係の制限について説明する。
【００５２】上記各実施例のうち、図４ないし図６に示
された第２ないし第４の実施例、図１２に示された第１
０の実施例、および図１３に示された第１１の実施例の
場合は、いずれも、形成された溝１４，２４，３４また
は凸部５４，６４がアルミニウム系合金以外の導電性金
属で満たされている。したがって、これらの溝１４，２
４，３４または凸部５４，６４が形成された面上の、し
かも溝１４，２４，３４または凸部５４，６４が形成さ
れた位置に、その面を覆う層間絶縁膜（図示せず）に形
成されたヴィアホールのコンタクト部が位置したとして
も、そのヴィアホールを形成する工程における積層導電
配線のオーバエッチング時に、アルミニウム合金が露出
状態になることはない。よって、溝１４，２４，３４ま
たは凸部５４，６４の位置にヴィアホールを形成したと
しても、ポリマが合成される条件であるアルミニウム系
合金、レジストおよび酸化膜をエッチングするガスの３
条件がそろうことはなく、ポリマ合成に起因する断線な
どの問題が生じることはない。
された第２ないし第４の実施例、図１２に示された第１
０の実施例、および図１３に示された第１１の実施例の
場合は、いずれも、形成された溝１４，２４，３４また
は凸部５４，６４がアルミニウム系合金以外の導電性金
属で満たされている。したがって、これらの溝１４，２
４，３４または凸部５４，６４が形成された面上の、し
かも溝１４，２４，３４または凸部５４，６４が形成さ
れた位置に、その面を覆う層間絶縁膜（図示せず）に形
成されたヴィアホールのコンタクト部が位置したとして
も、そのヴィアホールを形成する工程における積層導電
配線のオーバエッチング時に、アルミニウム合金が露出
状態になることはない。よって、溝１４，２４，３４ま
たは凸部５４，６４の位置にヴィアホールを形成したと
しても、ポリマが合成される条件であるアルミニウム系
合金、レジストおよび酸化膜をエッチングするガスの３
条件がそろうことはなく、ポリマ合成に起因する断線な
どの問題が生じることはない。
【００５３】しかしながら、図１に示された第１の実施
例のように、バリアメタル層１に形成された溝４がアル
ミニウム系合金で満たされた場合、あるいは、図７に示
された第５の実施例のように、金属層３に形成された溝
３４に絶縁体である酸化膜で満たされた場合、次のよう
な問題が生じる。
例のように、バリアメタル層１に形成された溝４がアル
ミニウム系合金で満たされた場合、あるいは、図７に示
された第５の実施例のように、金属層３に形成された溝
３４に絶縁体である酸化膜で満たされた場合、次のよう
な問題が生じる。
【００５４】図２０（ａ）に示すように、二点鎖線で示
した位置にヴィアホールのコンタクト部２６ａが位置す
ると、そのヴィアホールを形成する工程において必要と
なるコンタクト部２６ａのオーバエッチング時に、溝４
内に満たされたアルミニウム系合金が露出する状態とな
る。よって、ポリマ合成の条件がそろうことになり、ポ
リマ合成に伴なう断線などの問題が生じることになる。
した位置にヴィアホールのコンタクト部２６ａが位置す
ると、そのヴィアホールを形成する工程において必要と
なるコンタクト部２６ａのオーバエッチング時に、溝４
内に満たされたアルミニウム系合金が露出する状態とな
る。よって、ポリマ合成の条件がそろうことになり、ポ
リマ合成に伴なう断線などの問題が生じることになる。
【００５５】したがって、この場合には、図２０（ａ）
に実線で示されたヴィアホールのコンタクト部２６の位
置、すなわち溝４が形成されていない位置にヴィアホー
ルを形成する必要がある。
に実線で示されたヴィアホールのコンタクト部２６の位
置、すなわち溝４が形成されていない位置にヴィアホー
ルを形成する必要がある。
【００５６】また、図２０（ｂ）に示すように、第５の
実施例の積層導電配線において、溝４４と重なる位置
に、二点鎖線で示したヴィアホールのコンタクト部２６
ａが位置すると、そのヴィアホールを形成する工程にお
いて必要となるコンタクト部２６ａのオーバエッチング
時に、溝４４を満たす酸化物がいち速くエッチングされ
てしまい、アルミニウム系合金層２の表面が露出した状
態でオーバエッチングが進行することになる。よってこ
の場合にも、ポリマ合成の条件がそろうことになり、ポ
リマ合成に伴なう断線などの問題が生じることになる。
実施例の積層導電配線において、溝４４と重なる位置
に、二点鎖線で示したヴィアホールのコンタクト部２６
ａが位置すると、そのヴィアホールを形成する工程にお
いて必要となるコンタクト部２６ａのオーバエッチング
時に、溝４４を満たす酸化物がいち速くエッチングされ
てしまい、アルミニウム系合金層２の表面が露出した状
態でオーバエッチングが進行することになる。よってこ
の場合にも、ポリマ合成の条件がそろうことになり、ポ
リマ合成に伴なう断線などの問題が生じることになる。
【００５７】したがってこの場合にも、図２０（ｂ）に
おいて実線で示したヴィアホールのコンタクト部２６の
位置、すなわち溝４４が形成されていない位置にヴィア
ホールが形成される必要がある。
おいて実線で示したヴィアホールのコンタクト部２６の
位置、すなわち溝４４が形成されていない位置にヴィア
ホールが形成される必要がある。
【００５８】以上の説明からわかるように、本発明の各
実施例の積層導電配線と他の導電配線とを電気的に接続
するために、その間に介在する層間絶縁膜に形成される
ヴィアホールの位置を、溝４，４４が形成された領域と
重ならない位置に形成することにより、ヴィアホール形
成工程におけるポリマの合成と、それに伴なう断線など
の問題点の発生を未然に防止することができる。
実施例の積層導電配線と他の導電配線とを電気的に接続
するために、その間に介在する層間絶縁膜に形成される
ヴィアホールの位置を、溝４，４４が形成された領域と
重ならない位置に形成することにより、ヴィアホール形
成工程におけるポリマの合成と、それに伴なう断線など
の問題点の発生を未然に防止することができる。
【００５９】なお、以上述べた各実施例の積層導電配線
は、すべて３層構造を有する場合のものであったが、２
層構造の積層導電配線にも本発明を適用することができ
る。２層構造の場合には、たとえば図２（ｃ）に示され
た第１の実施例の工程の後に、金属層３を形成すること
なく、図２２（ａ）に示したようにレジストマスク８を
形成し、アルミニウム系合金層２とバリアメタル層１と
をエッチングし、図２２（ｂ）（ｃ）に示すような積層
導電配線を形成する。このような構造の積層導電配線
は、たとえばアルミニウム系合金層２上面での光の反射
によるノッチング現象が問題とならない場合において、
有効に適用し得る。
は、すべて３層構造を有する場合のものであったが、２
層構造の積層導電配線にも本発明を適用することができ
る。２層構造の場合には、たとえば図２（ｃ）に示され
た第１の実施例の工程の後に、金属層３を形成すること
なく、図２２（ａ）に示したようにレジストマスク８を
形成し、アルミニウム系合金層２とバリアメタル層１と
をエッチングし、図２２（ｂ）（ｃ）に示すような積層
導電配線を形成する。このような構造の積層導電配線
は、たとえばアルミニウム系合金層２上面での光の反射
によるノッチング現象が問題とならない場合において、
有効に適用し得る。
【００６０】最後に、本発明の積層導電配線をＭＯＳ
（Ｍｅｔａｌ ＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏ
ｒ）型電界効果トランジスタ（ＦＥＴ）を含む半導体装
置の導電配線に適用した構造例を、図２４に示す。この
半導体装置は、図２４を参照して、半導体基板５１表面
に不純物を注入して形成されたソース領域５２とドレイ
ン領域５３が設けられ、それらによって挟まれるチャネ
ル領域５６の上方に、ゲート電極５７が設けられてい
る。ソース領域５２，ドレイン領域５３およびゲート電
極５７は、ＭＯＳＦＥＴを構成する。さらに、半導体基
板２１表面を覆う絶縁層５８上およびさらにその上を覆
う絶縁層５９上には、ＭＯＳＦＥＴと周辺の素子とを電
気的に接続するための種々の導電層５０が形成されてい
る。各導電層５０はいずれもバリアメタル層１，アルミ
ニウム系合金層２および金属層３の積層構造を有してお
り、形成時の熱応力発生の状況に応じて、上記第１ない
し第１３の実施例の構造が適用されている。その結果、
熱応力などのストレスに起因する導電層間のすべりが防
止される。
（Ｍｅｔａｌ ＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏ
ｒ）型電界効果トランジスタ（ＦＥＴ）を含む半導体装
置の導電配線に適用した構造例を、図２４に示す。この
半導体装置は、図２４を参照して、半導体基板５１表面
に不純物を注入して形成されたソース領域５２とドレイ
ン領域５３が設けられ、それらによって挟まれるチャネ
ル領域５６の上方に、ゲート電極５７が設けられてい
る。ソース領域５２，ドレイン領域５３およびゲート電
極５７は、ＭＯＳＦＥＴを構成する。さらに、半導体基
板２１表面を覆う絶縁層５８上およびさらにその上を覆
う絶縁層５９上には、ＭＯＳＦＥＴと周辺の素子とを電
気的に接続するための種々の導電層５０が形成されてい
る。各導電層５０はいずれもバリアメタル層１，アルミ
ニウム系合金層２および金属層３の積層構造を有してお
り、形成時の熱応力発生の状況に応じて、上記第１ない
し第１３の実施例の構造が適用されている。その結果、
熱応力などのストレスに起因する導電層間のすべりが防
止される。
【００６１】
【発明の効果】以上述べたように本発明によれば、積層
導電配線を構成するいずれかの導電性を有する層に溝を
設け、その溝に他の導電層の材質の導電性物質あるいは
絶縁性物質が埋め込まれることにより、その溝の位置に
おいて、ストレスに起因する導電層間のすべり現象の歯
止めを生じさせることができる。
導電配線を構成するいずれかの導電性を有する層に溝を
設け、その溝に他の導電層の材質の導電性物質あるいは
絶縁性物質が埋め込まれることにより、その溝の位置に
おいて、ストレスに起因する導電層間のすべり現象の歯
止めを生じさせることができる。
【００６２】したがって、この積層導電配線を半導体チ
ップの周辺などのストレスの生じやすい部分に形成した
場合にも、すべり現象による破壊の生じにくい導電配線
を形成することができる。
ップの周辺などのストレスの生じやすい部分に形成した
場合にも、すべり現象による破壊の生じにくい導電配線
を形成することができる。
【００６３】また、形成される溝を、ストレスの方向に
直交する方向に延びるように形成することにより、スト
レスに対してより効率的なすべり現象の歯止めを生じさ
せることができる。
直交する方向に延びるように形成することにより、スト
レスに対してより効率的なすべり現象の歯止めを生じさ
せることができる。
【００６４】さらに、溝を形成する部分にヴィアホール
を形成しないようにすることにより、ヴィアホール形成
時のポリマの発生を防止することが可能となり、ヴィア
ホールにおいて積層導電配線と接続される導電配線の断
線などの発生を防止することができる。
を形成しないようにすることにより、ヴィアホール形成
時のポリマの発生を防止することが可能となり、ヴィア
ホールにおいて積層導電配線と接続される導電配線の断
線などの発生を防止することができる。
【図１】（ａ）は、本発明の第１の実施例における積層
導電配線の一部断面斜視図、（ｂ）は、その寸法記号を
示すための一部断面拡大斜視図である。
導電配線の一部断面斜視図、（ｂ）は、その寸法記号を
示すための一部断面拡大斜視図である。
【図２】（ａ）ないし（ｅ）は、図１に示した積層導電
配線の形成工程を順次示す断面図である。
配線の形成工程を順次示す断面図である。
【図３】（ａ）は、図１６に示した従来の積層導電配線
の、ストレスに対する接合面でのすべり現象の発生しや
すさを説明するための断面図、（ｂ）は、図１に示した
本発明の第１の実施例の積層導電配線の、ストレスに対
するすべり現象の歯止め作用を説明するための断面図で
ある。
の、ストレスに対する接合面でのすべり現象の発生しや
すさを説明するための断面図、（ｂ）は、図１に示した
本発明の第１の実施例の積層導電配線の、ストレスに対
するすべり現象の歯止め作用を説明するための断面図で
ある。
【図４】本発明の第２の実施例の積層導電配線を示す一
部断面斜視図である。
部断面斜視図である。
【図５】本発明の第３の実施例の積層導電配線を示す一
部断面斜視図である。
部断面斜視図である。
【図６】本発明の第４の実施例の積層導電配線を示す一
部断面斜視図である。
部断面斜視図である。
【図７】（ａ）は、本発明の第５の実施例の積層導電配
線を示す一部断面斜視図、（ｂ）は、その上を層間絶縁
膜７が覆った状態を示す断面図である。
線を示す一部断面斜視図、（ｂ）は、その上を層間絶縁
膜７が覆った状態を示す断面図である。
【図８】本発明の第６の実施例の積層導電配線を示す一
部断面斜視図である。
部断面斜視図である。
【図９】本発明の第７の実施例の積層導電配線を示す一
部断面斜視図である。
部断面斜視図である。
【図１０】本発明の第８の実施例の積層導電配線を示す
一部断面斜視図である。
一部断面斜視図である。
【図１１】本発明の第９の実施例の積層導電配線を示す
一部断面斜視図である。
一部断面斜視図である。
【図１２】本発明の第１０の実施例の積層導電配線を示
す一部断面斜視図である。
す一部断面斜視図である。
【図１３】本発明の第１１の実施例の積層導電配線を示
す一部断面斜視図である。
す一部断面斜視図である。
【図１４】本発明の第１２の実施例の積層導電配線を示
す一部断面斜視図である。
す一部断面斜視図である。
【図１５】本発明の第１３の実施例の積層導電配線を示
す一部断面斜視図である。
す一部断面斜視図である。
【図１６】従来の３層構造の積層導電配線を示す斜視図
である。
である。
【図１７】（ａ）ないし（ｄ）は、アルミニウム系合金
からなる単層の導電配線の表面を覆うシリコン酸化膜に
ヴィアホールを形成し、さらに導電性金属層を形成する
場合の、ポリマ合成とそれに伴う断線の発生のメカニズ
ムを順次示す断面図である。
からなる単層の導電配線の表面を覆うシリコン酸化膜に
ヴィアホールを形成し、さらに導電性金属層を形成する
場合の、ポリマ合成とそれに伴う断線の発生のメカニズ
ムを順次示す断面図である。
【図１８】（ａ）は、チップ周辺のストレス発生による
問題点に対する対策を備えた従来の半導体装置の部分平
面図、（ｂ）はそのＡ−Ａ線断面図である。
問題点に対する対策を備えた従来の半導体装置の部分平
面図、（ｂ）はそのＡ−Ａ線断面図である。
【図１９】アルミニウム系合金層表面に直接層間絶縁膜
を形成し、その層間絶縁膜にコンタクトホールを設ける
場合の、コンタクトホール形成時に生じる問題点を説明
するための部分断面図である。
を形成し、その層間絶縁膜にコンタクトホールを設ける
場合の、コンタクトホール形成時に生じる問題点を説明
するための部分断面図である。
【図２０】（ａ）は、本発明のに第１の実施例のバリア
メタル層１を覆う層間絶縁膜にヴィアホールを形成する
場合の、ヴィアホールのコンタクト部６の位置の制限を
説明するために、図１とは上下逆にして示した一部断面
斜視図、（ｂ）は、本発明の第５の実施例の金属層３を
覆う層間絶縁膜にヴィアホールを形成する場合の、ヴィ
アホールのコンタクト部６の位置の制限を説明するため
の一部断面斜視図である。
メタル層１を覆う層間絶縁膜にヴィアホールを形成する
場合の、ヴィアホールのコンタクト部６の位置の制限を
説明するために、図１とは上下逆にして示した一部断面
斜視図、（ｂ）は、本発明の第５の実施例の金属層３を
覆う層間絶縁膜にヴィアホールを形成する場合の、ヴィ
アホールのコンタクト部６の位置の制限を説明するため
の一部断面斜視図である。
【図２１】図１６に示した従来の積層導電配線におい
て、層間のすべり現象が生じる要因を説明するための断
面図である。
て、層間のすべり現象が生じる要因を説明するための断
面図である。
【図２２】（ａ）（ｂ）は、２層構造を有する積層導電
配線に本発明を適用した場合の、積層導電配線の形成工
程を順次示す断面図、（ｃ）は、その積層導電配線の一
部断面斜視図である。
配線に本発明を適用した場合の、積層導電配線の形成工
程を順次示す断面図、（ｃ）は、その積層導電配線の一
部断面斜視図である。
【図２３】（ａ）は、本発明の第７の実施例の積層導電
配線を、チップ周辺部のガードリングに適用した例を示
す平面図、（ｂ）はその一部断面拡大斜視図である。
配線を、チップ周辺部のガードリングに適用した例を示
す平面図、（ｂ）はその一部断面拡大斜視図である。
【図２４】本発明の積層導電配線を、ＭＯＳＦＥＴを含
む半導体装置の導電配線に適用した例を示す断面図であ
る。
む半導体装置の導電配線に適用した例を示す断面図であ
る。
１ バリヤメタル層 ２ アルミニウム系合金層 ３ 金属層 ４，１４，２４，３４，４４ 溝 ５４，６４ 凸部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 7353−4Ｍ Ｈ０１Ｌ 21/88 Ｎ
Claims (6)
- 【請求項１】 少なくとも、互いに接合された第１の導
電層と第２の導電層とを含む２層以上の積層配線を有
し、 前記第１の導電層の前記第２の導電層との接合面から所
定の深さにかけて、所定形状の溝が形成され、前記溝
は、前記第２の導電層に設けられた凸部が嵌合する構造
を備えた、積層導電配線。 - 【請求項２】 前記溝は、前記積層導電配線が受ける応
力の方向に略直交する方向に延びるように形成された、
請求項１記載の積層導電配線。 - 【請求項３】 前記第１の導電層の、前記第２の導電層
との接合面と反対側の面が絶縁用の酸化膜で覆われてお
り、 前記溝が形成されていない領域においてのみ、前記酸化
膜に前記第１の導電層と他の導電配線とを電気的に接続
するためのヴィアホールを形成した、 請求項１記載の積層導電配線。 - 【請求項４】 少なくとも、互いに接合された第１の導
電層と第２の導電層とを含む２層以上の積層配線を有
し、 前記第１の導電層の前記第２の導電層との接合面から所
定の深さにかけて、所定形状の溝が形成され、前記溝
は、他の導電配線との絶縁性を確保するための絶縁被覆
層に設けられた凸部が嵌合する構造を備えた、積層導電
配線。 - 【請求項５】 前記溝は、前記積層導電配線が受ける応
力の方向に略直交する方向に延びるように形成された、
請求項４記載の積層導電配線。 - 【請求項６】 前記第１の導電層の、前記第２の導電層
との接合面と反対側の面が絶縁用の酸化膜で覆われてお
り、 前記溝が形成されていない領域においてのみ、前記酸化
膜に前記第１の導電層と他の導電配線とを電気的に接続
するためのヴィアホールを形成した、 請求項４記載の積層導電配線。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4152044A JPH05175191A (ja) | 1991-10-22 | 1992-06-11 | 積層導電配線 |
| US07/933,633 US5444186A (en) | 1991-10-22 | 1992-08-24 | Multilayer conductive wire for semiconductor device and manufacturing method thereof |
| EP92115711A EP0538619A1 (en) | 1991-10-22 | 1992-09-14 | Multilayer conductive wire for semiconductor device and manufacturing method thereof |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27393591 | 1991-10-22 | ||
| JP3-273935 | 1991-10-22 | ||
| JP4152044A JPH05175191A (ja) | 1991-10-22 | 1992-06-11 | 積層導電配線 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05175191A true JPH05175191A (ja) | 1993-07-13 |
Family
ID=26481081
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4152044A Pending JPH05175191A (ja) | 1991-10-22 | 1992-06-11 | 積層導電配線 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5444186A (ja) |
| EP (1) | EP0538619A1 (ja) |
| JP (1) | JPH05175191A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004363173A (ja) * | 2003-06-02 | 2004-12-24 | Seiko Epson Corp | 半導体装置および半導体装置の製造方法 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0170316B1 (ko) * | 1995-07-13 | 1999-02-01 | 김광호 | 반도체 장치의 패드 설계 방법 |
| KR100215847B1 (ko) * | 1996-05-16 | 1999-08-16 | 구본준 | 반도체 장치의 금속 배선 및 그의 형성 방법 |
| US6495918B1 (en) * | 2000-09-05 | 2002-12-17 | Infineon Technologies Ag | Chip crack stop design for semiconductor chips |
| KR100392367B1 (ko) * | 2000-11-06 | 2003-07-22 | 한국전자통신연구원 | 주기분극 광섬유 제조용 전극선 및 그를 이용한 주기분극광섬유 제조 방법 |
| JP3757143B2 (ja) | 2001-10-11 | 2006-03-22 | 富士通株式会社 | 半導体装置の製造方法及び半導体装置 |
| US6828223B2 (en) * | 2001-12-14 | 2004-12-07 | Taiwan Semiconductor Manufacturing Co. | Localized slots for stress relieve in copper |
| US6709977B2 (en) * | 2002-02-12 | 2004-03-23 | Broadcom Corporation | Integrated circuit having oversized components and method of manafacture thereof |
| US6683329B2 (en) * | 2002-02-28 | 2004-01-27 | Oki Electric Industry Co., Ltd. | Semiconductor device with slot above guard ring |
| JP2009010260A (ja) | 2007-06-29 | 2009-01-15 | Fujikura Ltd | 半導体装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02196428A (ja) * | 1989-01-25 | 1990-08-03 | Nec Corp | 半導体装置 |
| JPH0322535A (ja) * | 1989-06-20 | 1991-01-30 | Oki Electric Ind Co Ltd | 樹脂封止型半導体装置 |
| JPH03136351A (ja) * | 1989-10-23 | 1991-06-11 | Nec Corp | 半導体集積回路 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5745259A (en) * | 1980-09-01 | 1982-03-15 | Hitachi Ltd | Resin sealing type semiconductor device |
| KR920010461B1 (ko) * | 1983-09-28 | 1992-11-28 | 가부시끼가이샤 히다찌세이사꾸쇼 | 반도체 메모리와 그 제조 방법 |
| US4824803A (en) * | 1987-06-22 | 1989-04-25 | Standard Microsystems Corporation | Multilayer metallization method for integrated circuits |
| JPH0797602B2 (ja) * | 1988-05-06 | 1995-10-18 | 日本電気株式会社 | 半導体集積回路装置 |
| JPH02186634A (ja) * | 1989-01-13 | 1990-07-20 | Nec Corp | 集積回路装置の製造方法 |
| US5103268A (en) * | 1989-03-30 | 1992-04-07 | Siemens Solar Industries, L.P. | Semiconductor device with interfacial electrode layer |
| JP2680468B2 (ja) * | 1989-07-01 | 1997-11-19 | 株式会社東芝 | 半導体装置および半導体装置の製造方法 |
| JPH03129738A (ja) * | 1989-07-10 | 1991-06-03 | Nec Corp | 半導体装置 |
| JP2839579B2 (ja) * | 1989-10-02 | 1998-12-16 | 株式会社東芝 | 半導体装置及びその製造方法 |
| EP0499063B1 (en) * | 1991-01-22 | 2005-09-28 | Nec Corporation | Resin sealed semiconductor integrated circuit comprising a wiring layer |
-
1992
- 1992-06-11 JP JP4152044A patent/JPH05175191A/ja active Pending
- 1992-08-24 US US07/933,633 patent/US5444186A/en not_active Expired - Fee Related
- 1992-09-14 EP EP92115711A patent/EP0538619A1/en not_active Ceased
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02196428A (ja) * | 1989-01-25 | 1990-08-03 | Nec Corp | 半導体装置 |
| JPH0322535A (ja) * | 1989-06-20 | 1991-01-30 | Oki Electric Ind Co Ltd | 樹脂封止型半導体装置 |
| JPH03136351A (ja) * | 1989-10-23 | 1991-06-11 | Nec Corp | 半導体集積回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004363173A (ja) * | 2003-06-02 | 2004-12-24 | Seiko Epson Corp | 半導体装置および半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0538619A1 (en) | 1993-04-28 |
| US5444186A (en) | 1995-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3526376B2 (ja) | 半導体装置及びその製造方法 | |
| US5703408A (en) | Bonding pad structure and method thereof | |
| US5707894A (en) | Bonding pad structure and method thereof | |
| US4800176A (en) | Method for forming contact portion in semiconductor integrated circuit devices | |
| JP4970989B2 (ja) | 包囲条件を除去するためのプラグの拡大頭部を形成する構成体及び方法 | |
| US5814893A (en) | Semiconductor device having a bond pad | |
| JPH05206290A (ja) | 多層相互接続集積回路用ビア形成方法 | |
| US5291374A (en) | Semiconductor device having an opening and method of manufacturing the same | |
| US6313541B1 (en) | Bone-pad with pad edge strengthening structure | |
| JP2003031575A (ja) | 半導体装置及びその製造方法 | |
| JP2008505506A (ja) | 信頼性の向上した銅被膜のための接続パッド構造およびその製造方法 | |
| JPH05175191A (ja) | 積層導電配線 | |
| JP4192348B2 (ja) | 半導体装置 | |
| KR20000018729A (ko) | 다층 금속배선을 갖는 반도체소자의 패드 및 그 제조방법 | |
| TWI237856B (en) | Semiconductor device and method of manufacturing the same | |
| JP2000100938A (ja) | 半導体装置の多層配線構造 | |
| JP3239843B2 (ja) | 半導体装置の製造方法 | |
| KR100351058B1 (ko) | 반도체 소자의 금속 배선 및 그 제조방법 | |
| JP3463961B2 (ja) | 半導体装置 | |
| US6340844B1 (en) | Semiconductor device having improved contact hole structure, and method of manufacturing the same | |
| KR100477821B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR100207474B1 (ko) | 돌출형 텅스텐-플러그를 구비한 배선막 구조 및그 제조방법 | |
| TW437072B (en) | Semiconductor memory device and method of fabricating the same | |
| JPH11260967A (ja) | 半導体装置及びその製造方法 | |
| JPH0837235A (ja) | 金属配線形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990406 |