JPH05150847A - 電源回路 - Google Patents
電源回路Info
- Publication number
- JPH05150847A JPH05150847A JP33975291A JP33975291A JPH05150847A JP H05150847 A JPH05150847 A JP H05150847A JP 33975291 A JP33975291 A JP 33975291A JP 33975291 A JP33975291 A JP 33975291A JP H05150847 A JPH05150847 A JP H05150847A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- reference voltage
- circuit
- transistor
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】
【目的】 リップルリジェクションの悪化を防止し、定
常時と同様に、減電時にも不要なノイズ発生がない電源
回路を提供する。 【構成】 入力電圧を受けて基準電圧を発生する基準電
圧発生手段(基準電圧発生回路16)と、前記入力電圧
とともに前記基準電圧を受け、前記基準電圧に応じた安
定化出力を発生する安定化回路(2)とを備えた電源回
路であって、前記基準電圧発生手段の出力部に前記基準
電圧の揺れを除去するリップル除去手段(38)を設置
したものである。
常時と同様に、減電時にも不要なノイズ発生がない電源
回路を提供する。 【構成】 入力電圧を受けて基準電圧を発生する基準電
圧発生手段(基準電圧発生回路16)と、前記入力電圧
とともに前記基準電圧を受け、前記基準電圧に応じた安
定化出力を発生する安定化回路(2)とを備えた電源回
路であって、前記基準電圧発生手段の出力部に前記基準
電圧の揺れを除去するリップル除去手段(38)を設置
したものである。
Description
【0001】
【産業上の利用分野】本発明は、基準電圧を増幅手段で
増幅して取り出すマルチ電源用IC等に適する電源回路
に関する。
増幅して取り出すマルチ電源用IC等に適する電源回路
に関する。
【0002】
【従来の技術】一般に、CDプレーヤのピックアップの
トラッキングサーボやフォーカスサーボ等、高い精度が
要求される制御を行う各種の制御回路には、制御動作の
信頼性を高めるために電圧変動の小さい電源が必要であ
り、この電源には電圧出力の安定化を図った電源回路が
不可欠である。この種の電源回路には、特開平2−16
610号「定電圧電源回路」、特開平2−16611号
「定電圧電源回路」等が提案されている。
トラッキングサーボやフォーカスサーボ等、高い精度が
要求される制御を行う各種の制御回路には、制御動作の
信頼性を高めるために電圧変動の小さい電源が必要であ
り、この電源には電圧出力の安定化を図った電源回路が
不可欠である。この種の電源回路には、特開平2−16
610号「定電圧電源回路」、特開平2−16611号
「定電圧電源回路」等が提案されている。
【0003】図5は、この電源回路の原理的な構成を示
している。この電源回路にはトランジスタを可変抵抗素
子として安定化回路2が設置されている。この安定化回
路2の入力端子3には、電池や直流電圧発生回路から入
力電圧として電圧Vccが加えられる。この入力端子3
と接地点との間には出力トランジスタ4とともに分圧素
子を兼ねる負荷としての抵抗6、8の直列回路が接続さ
れている。出力端子10に取り出される安定化出力とし
て出力電圧Voが抵抗6、8の抵抗比によって分圧さ
れ、その分圧点に発生した電圧Vnは電圧比較手段とし
ての差動増幅器12の逆相入力端子(−)に加えら
れ、、正相入力端子(+)に電圧源14を通して加えら
れている基準電圧Vrefと比較される。したがって、
差動増幅器12では電圧Vnと基準電圧Vrefとが比
較され、その差電圧に応じた出力としてトランジスタ4
のベース電流が差動増幅器12に引き込まる。即ち、電
圧Vnと基準電圧Vrefとの差電圧が大きい場合に
は、トランジスタ4のベース電流が大きくなるので、ト
ランジスタ4を通して抵抗6、8に流れる電流が増大
し、また、その差電圧が小さい場合には、トランジスタ
4のベース電流が小さくなるので、トランジスタ4を通
して抵抗6、8に流れる電流が減少し、その結果、出力
電圧Voの安定化が図られることになる。
している。この電源回路にはトランジスタを可変抵抗素
子として安定化回路2が設置されている。この安定化回
路2の入力端子3には、電池や直流電圧発生回路から入
力電圧として電圧Vccが加えられる。この入力端子3
と接地点との間には出力トランジスタ4とともに分圧素
子を兼ねる負荷としての抵抗6、8の直列回路が接続さ
れている。出力端子10に取り出される安定化出力とし
て出力電圧Voが抵抗6、8の抵抗比によって分圧さ
れ、その分圧点に発生した電圧Vnは電圧比較手段とし
ての差動増幅器12の逆相入力端子(−)に加えら
れ、、正相入力端子(+)に電圧源14を通して加えら
れている基準電圧Vrefと比較される。したがって、
差動増幅器12では電圧Vnと基準電圧Vrefとが比
較され、その差電圧に応じた出力としてトランジスタ4
のベース電流が差動増幅器12に引き込まる。即ち、電
圧Vnと基準電圧Vrefとの差電圧が大きい場合に
は、トランジスタ4のベース電流が大きくなるので、ト
ランジスタ4を通して抵抗6、8に流れる電流が増大
し、また、その差電圧が小さい場合には、トランジスタ
4のベース電流が小さくなるので、トランジスタ4を通
して抵抗6、8に流れる電流が減少し、その結果、出力
電圧Voの安定化が図られることになる。
【0004】ところが、入力電圧Vinの減電時、即
ち、電圧Vccの低下時、出力トランジスタ4が飽和状
態に移行することになり、出力トランジスタ4が飽和状
態に移行すると、出力トランジスタ4が形成されている
集積回路において、出力トランジスタ4に寄生するトラ
ンジスタによる突入電流が生じ、かつ、出力トランジス
タ4の正常な動作が妨げられ、安定化出力の取出しが困
難になる。
ち、電圧Vccの低下時、出力トランジスタ4が飽和状
態に移行することになり、出力トランジスタ4が飽和状
態に移行すると、出力トランジスタ4が形成されている
集積回路において、出力トランジスタ4に寄生するトラ
ンジスタによる突入電流が生じ、かつ、出力トランジス
タ4の正常な動作が妨げられ、安定化出力の取出しが困
難になる。
【0005】従来、このような減電時の出力トランジス
タ4の飽和を防止したものとして例えば、図6に示す電
源回路が提案されている。この電源回路では、安定化回
路2の前段に基準電圧発生回路16が設置され、この基
準電圧発生回路16で発生させた基準電圧Vpが差動増
幅器12の正相入力端子(+)に加えられている。即
ち、この基準電圧発生回路16には差動増幅器12に対
応する差動増幅器18が設置され、この出力部には出力
トランジスタ4に対応するトランジスタ20が設置され
ているとともに抵抗8に対応する抵抗22が設置されて
いる。差動増幅器18の正相入力端子(+)には図示し
ない電圧源から基準電圧Vrefが加えられ、また、そ
の逆相入力端子(−)には抵抗22に発生する電圧が帰
還されている。
タ4の飽和を防止したものとして例えば、図6に示す電
源回路が提案されている。この電源回路では、安定化回
路2の前段に基準電圧発生回路16が設置され、この基
準電圧発生回路16で発生させた基準電圧Vpが差動増
幅器12の正相入力端子(+)に加えられている。即
ち、この基準電圧発生回路16には差動増幅器12に対
応する差動増幅器18が設置され、この出力部には出力
トランジスタ4に対応するトランジスタ20が設置され
ているとともに抵抗8に対応する抵抗22が設置されて
いる。差動増幅器18の正相入力端子(+)には図示し
ない電圧源から基準電圧Vrefが加えられ、また、そ
の逆相入力端子(−)には抵抗22に発生する電圧が帰
還されている。
【0006】また、トランジスタ20のコレクタ側には
抵抗24を介してカレントミラー回路26のトランジス
タ28が接続されている。トランジスタ28はベース・
コレクタを共通にしてダイオード接続され、これらベー
ス・コレクタにはトランジスタ28に流れる電流を取り
出すためにトランジスタ30のベースが共通に接続され
ている。トランジスタ30にはトランジスタ32が直列
に接続され、このトランジスタ32のベースはトランジ
スタ20のコレクタに接続されている。また、トランジ
スタ32のエミッタ・コレクタ間には分圧回路を成す抵
抗34、36の直列回路が並列に接続されている。
抵抗24を介してカレントミラー回路26のトランジス
タ28が接続されている。トランジスタ28はベース・
コレクタを共通にしてダイオード接続され、これらベー
ス・コレクタにはトランジスタ28に流れる電流を取り
出すためにトランジスタ30のベースが共通に接続され
ている。トランジスタ30にはトランジスタ32が直列
に接続され、このトランジスタ32のベースはトランジ
スタ20のコレクタに接続されている。また、トランジ
スタ32のエミッタ・コレクタ間には分圧回路を成す抵
抗34、36の直列回路が並列に接続されている。
【0007】ここで、抵抗22の抵抗値をR1 、抵抗2
4の抵抗値をR2 、抵抗34の抵抗値をR3 、抵抗36
の抵抗値をR4 、抵抗6の抵抗値をR3 ′、抵抗8の抵
抗値をR4 ′とし、R3 :R4 =R3 ′:R4 ′の関係
に設定するとともに、各抵抗値R1 とR2 、R3 と
R4 、R3 ′とR4 ′の整合性を取るものとすれば、減
電時には電圧Vsと出力電圧Voが等しくなる。即ち、
トランジスタ28のベース・エミッタ間電圧をVF 、ト
ランジスタ32のベース・エミッタ間電圧をVF ′とす
ると、電圧Vsは、
4の抵抗値をR2 、抵抗34の抵抗値をR3 、抵抗36
の抵抗値をR4 、抵抗6の抵抗値をR3 ′、抵抗8の抵
抗値をR4 ′とし、R3 :R4 =R3 ′:R4 ′の関係
に設定するとともに、各抵抗値R1 とR2 、R3 と
R4 、R3 ′とR4 ′の整合性を取るものとすれば、減
電時には電圧Vsと出力電圧Voが等しくなる。即ち、
トランジスタ28のベース・エミッタ間電圧をVF 、ト
ランジスタ32のベース・エミッタ間電圧をVF ′とす
ると、電圧Vsは、
【0008】
【数1】
【0009】となる。ここで、トランジスタ28、32
を等しいとすると、VF =VF ′と見做せるから、式
(1)は、
を等しいとすると、VF =VF ′と見做せるから、式
(1)は、
【0010】
【数2】
【0011】となる。この結果、出力飽和電圧は、Vr
ef・R2 /R1 に設定できる。
ef・R2 /R1 に設定できる。
【0012】また、トランジスタ20に流れる定電流I
に対応し、抵抗34、36に定電流Iが流れ、抵抗3
4、36に生じる電圧降下はI(R3 +R4 )であるか
ら、電圧VccがI(R3 +R4 )以上になると、トラ
ンジスタ32が遮断状態に移行するので、定電流Iが全
て抵抗34、36に流れ込み、出力電圧Voは、
に対応し、抵抗34、36に定電流Iが流れ、抵抗3
4、36に生じる電圧降下はI(R3 +R4 )であるか
ら、電圧VccがI(R3 +R4 )以上になると、トラ
ンジスタ32が遮断状態に移行するので、定電流Iが全
て抵抗34、36に流れ込み、出力電圧Voは、
【0013】
【数3】
【0014】となり、出力電圧Voは一定となる。
【0015】ところが、減電時、このような出力電圧V
oの安定化動作に伴って、出力電圧Voは、
oの安定化動作に伴って、出力電圧Voは、
【0016】
【数4】
【0017】となるため、定常状態から減電状態に移行
した途端に急激にリップルリジェクションの悪化を招来
するのである。このような電源回路をオーディオ系回路
の電源に使用した場合には、リップルリジェクションの
悪化は当然にノイズ発生の原因になる。そして、このリ
ップルリジェクションの悪化は、減電時の基準電圧Vp
の揺れに起因しているのである。また、電源側にモータ
駆動回路が設置されている場合には、その回転によって
モータ特有のリップルが電圧Vccに乗ることになり、
これが基準電圧Vpの揺れの原因になることも知られて
おり、これも無視することができない。
した途端に急激にリップルリジェクションの悪化を招来
するのである。このような電源回路をオーディオ系回路
の電源に使用した場合には、リップルリジェクションの
悪化は当然にノイズ発生の原因になる。そして、このリ
ップルリジェクションの悪化は、減電時の基準電圧Vp
の揺れに起因しているのである。また、電源側にモータ
駆動回路が設置されている場合には、その回転によって
モータ特有のリップルが電圧Vccに乗ることになり、
これが基準電圧Vpの揺れの原因になることも知られて
おり、これも無視することができない。
【0018】そこで、本発明は、このようなリップルリ
ジェクションの悪化を防止し、定常時と同様に、減電時
にも不要なノイズ発生がない電源回路を提供することを
目的とする。
ジェクションの悪化を防止し、定常時と同様に、減電時
にも不要なノイズ発生がない電源回路を提供することを
目的とする。
【0019】
【課題を解決するための手段】本発明の電源回路は、入
力電圧を受けて基準電圧を発生する基準電圧発生手段
(基準電圧発生回路16)と、前記入力電圧とともに前
記基準電圧を受け、前記基準電圧に応じた安定化出力を
発生する安定化回路(2)とを備えた電源回路であっ
て、前記基準電圧発生手段の出力部に前記基準電圧の揺
れを除去するリップル除去手段(38)を設置したこと
を特徴とする。
力電圧を受けて基準電圧を発生する基準電圧発生手段
(基準電圧発生回路16)と、前記入力電圧とともに前
記基準電圧を受け、前記基準電圧に応じた安定化出力を
発生する安定化回路(2)とを備えた電源回路であっ
て、前記基準電圧発生手段の出力部に前記基準電圧の揺
れを除去するリップル除去手段(38)を設置したこと
を特徴とする。
【0020】また、本発明の電源回路において、リップ
ル除去手段は、前記基準電圧発生手段の出力部に設置さ
れている抵抗分圧回路(40)の抵抗(36)に並列に
キャパシタ(42)を接続して構成することができる。
ル除去手段は、前記基準電圧発生手段の出力部に設置さ
れている抵抗分圧回路(40)の抵抗(36)に並列に
キャパシタ(42)を接続して構成することができる。
【0021】
【作用】基準電圧発生手段は、入力電圧を受けて基準電
圧を発生するが、入力電圧の減電時、基準電圧発生手段
における安定化動作によって基準電圧に揺れを生じる。
この基準電圧の揺れは、安定化回路の安定化動作で吸収
され、出力電圧への影響は無視できる程度に小さいが、
その過渡状態におけるリップルリジェクションの影響は
無視することができない。このようなリップルリジェク
ションの悪化は、基準電圧の揺れに起因している。そこ
で、リップル除去手段が設置され、安定化回路へ供給さ
れる基準電圧の揺れを除去し、減電時のリップルリジェ
クションの悪化を防止したものである。
圧を発生するが、入力電圧の減電時、基準電圧発生手段
における安定化動作によって基準電圧に揺れを生じる。
この基準電圧の揺れは、安定化回路の安定化動作で吸収
され、出力電圧への影響は無視できる程度に小さいが、
その過渡状態におけるリップルリジェクションの影響は
無視することができない。このようなリップルリジェク
ションの悪化は、基準電圧の揺れに起因している。そこ
で、リップル除去手段が設置され、安定化回路へ供給さ
れる基準電圧の揺れを除去し、減電時のリップルリジェ
クションの悪化を防止したものである。
【0022】そして、リップル除去手段をキャパシタを
以て構成すれば、簡単な構成でリップルリジェクション
の悪化を防止でき、しかも、基準電圧発生手段の出力部
に設置した抵抗分圧回路の抵抗と時定数回路を構成する
ので、その抵抗を大きな抵抗値に設定することにより、
集積回路上のキャパシタを以て構成できる程度に容量を
小さくでき、製造コストを低減できる。また、定常状態
から減電状態まで連続的な安定化動作及びリップルリジ
ェクションの悪化防止を図ることができ、特別なバイア
ス電圧供給手段等も不要である。
以て構成すれば、簡単な構成でリップルリジェクション
の悪化を防止でき、しかも、基準電圧発生手段の出力部
に設置した抵抗分圧回路の抵抗と時定数回路を構成する
ので、その抵抗を大きな抵抗値に設定することにより、
集積回路上のキャパシタを以て構成できる程度に容量を
小さくでき、製造コストを低減できる。また、定常状態
から減電状態まで連続的な安定化動作及びリップルリジ
ェクションの悪化防止を図ることができ、特別なバイア
ス電圧供給手段等も不要である。
【0023】
【実施例】以下、本発明を図面に示した実施例を参照し
て詳細に説明する。図1は、本発明の電源回路の実施例
を示している。入力端子3には、電圧Vcc等の入力電
圧Vinが加えられる。この入力端子3と接地点との間
には、PNP型トランジスタからなる出力トランジスタ
4及び抵抗6、8からなる直列回路が接続され、出力ト
ランジスタ4のコレクタと抵抗6との接続点には安定化
出力としての出力電圧Voを取り出す出力端子10が接
続されている。抵抗6、8は負荷抵抗とともに出力電圧
Voを分圧し、出力電圧Voに対応する電圧Vnを取り
出す分圧回路を構成している。この電圧Vnは、安定化
のため出力トランジスタ4のベース電流を制御する制御
回路を構成する電圧比較手段としての差動増幅器12の
逆相入力端子(−)に帰還されており、その正相入力端
子(+)に加えられる基準電圧Vpと比較される。
て詳細に説明する。図1は、本発明の電源回路の実施例
を示している。入力端子3には、電圧Vcc等の入力電
圧Vinが加えられる。この入力端子3と接地点との間
には、PNP型トランジスタからなる出力トランジスタ
4及び抵抗6、8からなる直列回路が接続され、出力ト
ランジスタ4のコレクタと抵抗6との接続点には安定化
出力としての出力電圧Voを取り出す出力端子10が接
続されている。抵抗6、8は負荷抵抗とともに出力電圧
Voを分圧し、出力電圧Voに対応する電圧Vnを取り
出す分圧回路を構成している。この電圧Vnは、安定化
のため出力トランジスタ4のベース電流を制御する制御
回路を構成する電圧比較手段としての差動増幅器12の
逆相入力端子(−)に帰還されており、その正相入力端
子(+)に加えられる基準電圧Vpと比較される。
【0024】そして、この電源回路には、基準電圧Vp
を発生する基準電圧発生手段として基準電圧発生回路1
6が設置されている。この基準電圧発生回路16は、入
力電圧Vinを受けて基準電圧Vpを発生する。
を発生する基準電圧発生手段として基準電圧発生回路1
6が設置されている。この基準電圧発生回路16は、入
力電圧Vinを受けて基準電圧Vpを発生する。
【0025】この基準電圧発生回路16の出力部には、
基準電圧Vpに発生する揺れ、即ち、リップルを除去す
るリップル除去手段38が設置され、基準電圧発生回路
16で得られる基準電圧Vpは、リップル除去手段38
を経て差動増幅器12の正相入力端子(+)に加えられ
ている。
基準電圧Vpに発生する揺れ、即ち、リップルを除去す
るリップル除去手段38が設置され、基準電圧発生回路
16で得られる基準電圧Vpは、リップル除去手段38
を経て差動増幅器12の正相入力端子(+)に加えられ
ている。
【0026】このような構成によれば、基準電圧発生回
路16で基準電圧Vpに発生したリップルはリップル除
去手段38を経て除去された後、差動増幅器12に加え
られる。この差動増幅器12では、基準電圧Vpと抵抗
6、8の分圧点から検出された電圧Vnとの比較が行わ
れ、その比較出力として差電圧に基づいた電流が出力ト
ランジスタ4のベースから差動増幅器12側に引き込ま
れる。この結果、出力トランジスタ4を通して抵抗6、
8に流れる電流が制御され、出力端子10には安定化出
力としての出力電圧Voが取り出される。
路16で基準電圧Vpに発生したリップルはリップル除
去手段38を経て除去された後、差動増幅器12に加え
られる。この差動増幅器12では、基準電圧Vpと抵抗
6、8の分圧点から検出された電圧Vnとの比較が行わ
れ、その比較出力として差電圧に基づいた電流が出力ト
ランジスタ4のベースから差動増幅器12側に引き込ま
れる。この結果、出力トランジスタ4を通して抵抗6、
8に流れる電流が制御され、出力端子10には安定化出
力としての出力電圧Voが取り出される。
【0027】このように、安定化動作とともにリップル
除去が行われ、入力電圧Vinの減電時のリップルリジ
ェクションの悪化が防止される。したがって、このよう
な電源回路をオーディオ系の回路に用いたとしても、ノ
イズによる影響を確実に防止できる。
除去が行われ、入力電圧Vinの減電時のリップルリジ
ェクションの悪化が防止される。したがって、このよう
な電源回路をオーディオ系の回路に用いたとしても、ノ
イズによる影響を確実に防止できる。
【0028】次に、図2は、この発明の電源回路の具体
的な実施例を示し、図1に示した電源回路と同一部分に
は同一符号が付されている。この電源回路には、主回路
部としての安定化回路2が設置され、その前段に出力飽
和防止回路としての基準電圧発生回路16が設置されて
いる。
的な実施例を示し、図1に示した電源回路と同一部分に
は同一符号が付されている。この電源回路には、主回路
部としての安定化回路2が設置され、その前段に出力飽
和防止回路としての基準電圧発生回路16が設置されて
いる。
【0029】安定化回路2には、正相入力(+)側に基
準電圧Vrefを受ける電圧比較器としての差動増幅器
12が設置され、この差動増幅器21の出力をベースに
受けて出力端子10から出力電圧Voを取り出すべき出
力トランジスタ4が設置されている。この出力トランジ
スタ4にはPNP形トランジスタが用いられており、こ
の出力トランジスタ4は、そのエミッタを電源ライン3
9に直結し、そのコレクタ側と接地点との間には出力ト
ランジスタ4に流れる電流を電圧に変換する直列回路を
成す第1及び第2の抵抗6、8が直列に接続されてい
る。抵抗6、8の中間接続点に発生した電圧Vnは、帰
還回路9を介して差動増幅器12の逆相入力(−)に加
えられている。したがって、安定化回路2では、正相入
力(+)に加えられる基準電圧Vrefと電圧Vnとが
差動増幅器12で比較され、この差動増幅器12の比較
結果、即ち、そのリニア出力に応じて出力トランジスタ
4のベース電流が差動増幅器12側に引き込まれ、基準
電圧Vrefと電圧Vnとが等しくなるように出力トラ
ンジスタ4のコレクタ電流が制御される。
準電圧Vrefを受ける電圧比較器としての差動増幅器
12が設置され、この差動増幅器21の出力をベースに
受けて出力端子10から出力電圧Voを取り出すべき出
力トランジスタ4が設置されている。この出力トランジ
スタ4にはPNP形トランジスタが用いられており、こ
の出力トランジスタ4は、そのエミッタを電源ライン3
9に直結し、そのコレクタ側と接地点との間には出力ト
ランジスタ4に流れる電流を電圧に変換する直列回路を
成す第1及び第2の抵抗6、8が直列に接続されてい
る。抵抗6、8の中間接続点に発生した電圧Vnは、帰
還回路9を介して差動増幅器12の逆相入力(−)に加
えられている。したがって、安定化回路2では、正相入
力(+)に加えられる基準電圧Vrefと電圧Vnとが
差動増幅器12で比較され、この差動増幅器12の比較
結果、即ち、そのリニア出力に応じて出力トランジスタ
4のベース電流が差動増幅器12側に引き込まれ、基準
電圧Vrefと電圧Vnとが等しくなるように出力トラ
ンジスタ4のコレクタ電流が制御される。
【0030】また、基準電圧発生回路16には、差動増
幅器12の正相入力(+)側に加えるべき基準電圧Vr
efを定電流Iに変換する電圧電流変換手段としての電
圧電流変換回路17が設置されている。基準電圧Vre
fは、図示しない基準電圧源、例えば、バンドギャップ
電圧発生回路等で形成される。この基準電圧Vrefを
定電流Iに変換すべき電圧電流変換回路17には入力側
に差動増幅器18が設置され、この差動増幅器18の出
力側には第1のトランジスタ20が設置されている。こ
のトランジスタ20のエミッタ側にはトランジスタ20
に流れる電流を電圧に変換する抵抗22が接続されてい
る。したがって、基準電圧Vrefが差動増幅器18の
正相入力(+)に加えられると、その電圧入力に応じて
ベース電流がトランジスタ20に流れ、トランジスタ2
0にはそのベース電流に応じたエミッタ電流が流れる。
このエミッタ電流は抵抗22によって電圧に変換され、
その電圧は差動増幅器18の逆相入力(−)側に帰還さ
れているので、差動増幅器18ではその帰還電圧と基準
電圧Vrefとの比較が行われ、両者の差電圧に応じた
ベース電流がトランジスタ20に流れ、基準電圧Vre
fと抵抗22に発生する電圧とが等しくなるようにトラ
ンジスタ20に流れる電流が制御される。
幅器12の正相入力(+)側に加えるべき基準電圧Vr
efを定電流Iに変換する電圧電流変換手段としての電
圧電流変換回路17が設置されている。基準電圧Vre
fは、図示しない基準電圧源、例えば、バンドギャップ
電圧発生回路等で形成される。この基準電圧Vrefを
定電流Iに変換すべき電圧電流変換回路17には入力側
に差動増幅器18が設置され、この差動増幅器18の出
力側には第1のトランジスタ20が設置されている。こ
のトランジスタ20のエミッタ側にはトランジスタ20
に流れる電流を電圧に変換する抵抗22が接続されてい
る。したがって、基準電圧Vrefが差動増幅器18の
正相入力(+)に加えられると、その電圧入力に応じて
ベース電流がトランジスタ20に流れ、トランジスタ2
0にはそのベース電流に応じたエミッタ電流が流れる。
このエミッタ電流は抵抗22によって電圧に変換され、
その電圧は差動増幅器18の逆相入力(−)側に帰還さ
れているので、差動増幅器18ではその帰還電圧と基準
電圧Vrefとの比較が行われ、両者の差電圧に応じた
ベース電流がトランジスタ20に流れ、基準電圧Vre
fと抵抗22に発生する電圧とが等しくなるようにトラ
ンジスタ20に流れる電流が制御される。
【0031】トランジスタ20のコレクタ側には、第3
の抵抗24を介してカレントミラー回路26の入力側の
トランジスタ28が接続されている。トランジスタ28
はダイオード接続されており、このトランジスタ28の
ベース・コレクタとトランジスタ30のベースは共通化
されている。したがって、トランジスタ28にトランジ
スタ20及び抵抗24を通して定電流Iが流れると、ト
ランジスタ28、30のカレントミラー効果によってト
ランジスタ30にその定電流Iに対応する定電流が流れ
る。トランジスタ28、30のエミッタ面積比を等しい
ものとすると、トランジスタ30には定電流Iが流れる
ことになる。
の抵抗24を介してカレントミラー回路26の入力側の
トランジスタ28が接続されている。トランジスタ28
はダイオード接続されており、このトランジスタ28の
ベース・コレクタとトランジスタ30のベースは共通化
されている。したがって、トランジスタ28にトランジ
スタ20及び抵抗24を通して定電流Iが流れると、ト
ランジスタ28、30のカレントミラー効果によってト
ランジスタ30にその定電流Iに対応する定電流が流れ
る。トランジスタ28、30のエミッタ面積比を等しい
ものとすると、トランジスタ30には定電流Iが流れる
ことになる。
【0032】また、トランジスタ30のコレクタと接地
点との間にはトランジスタ32が接続されており、この
トランジスタ32のベースは抵抗24の電圧降下点、即
ち、トランジスタ20のコレクタ側に接続されている。
基準電圧発生回路16の出力部に設置されたトランジス
タ32には、抵抗分圧回路40を成す抵抗34、36が
並列に接続されている。トランジスタ30、32の接続
点Sには電圧Vsが発生し、この電圧Vsが抵抗分圧回
路40に加えられ、抵抗34、36の中間接続点Pに電
圧Vpを生じさせる。この電圧Vpは、基準電圧Vre
fに対応しており、安定化回路2の差動増幅器12の正
相入力(+)側に入力されている。
点との間にはトランジスタ32が接続されており、この
トランジスタ32のベースは抵抗24の電圧降下点、即
ち、トランジスタ20のコレクタ側に接続されている。
基準電圧発生回路16の出力部に設置されたトランジス
タ32には、抵抗分圧回路40を成す抵抗34、36が
並列に接続されている。トランジスタ30、32の接続
点Sには電圧Vsが発生し、この電圧Vsが抵抗分圧回
路40に加えられ、抵抗34、36の中間接続点Pに電
圧Vpを生じさせる。この電圧Vpは、基準電圧Vre
fに対応しており、安定化回路2の差動増幅器12の正
相入力(+)側に入力されている。
【0033】そして、この基準電圧発生回路16の出力
部に設置されている抵抗分圧回路40には、リップル除
去手段38としてキャパシタ42が並設されており、こ
の実施例では抵抗36にキャパシタ42が並列に接続さ
れている。
部に設置されている抵抗分圧回路40には、リップル除
去手段38としてキャパシタ42が並設されており、こ
の実施例では抵抗36にキャパシタ42が並列に接続さ
れている。
【0034】このような構成によれば、抵抗34、36
とキャパシタ42を以て時定数回路が構成されることに
なり、また、換言すれば、抵抗34とキャパシタ42で
積分回路、抵抗36はキャパシタ42の放電回路を構成
することになる。したがって、電圧Vccの定常状態か
ら減電状態への変動に際して抵抗34と抵抗36との接
続点に発生する基準電圧Vpの揺れは、抵抗34、36
及びキャパシタ42からなる時定数回路を以て吸収、除
去され、出力端子10を通して出力されていたリップル
を確実に抑制することができる。
とキャパシタ42を以て時定数回路が構成されることに
なり、また、換言すれば、抵抗34とキャパシタ42で
積分回路、抵抗36はキャパシタ42の放電回路を構成
することになる。したがって、電圧Vccの定常状態か
ら減電状態への変動に際して抵抗34と抵抗36との接
続点に発生する基準電圧Vpの揺れは、抵抗34、36
及びキャパシタ42からなる時定数回路を以て吸収、除
去され、出力端子10を通して出力されていたリップル
を確実に抑制することができる。
【0035】ここで、図3は、電圧Vccに対する出力
電圧Voの安定化特性を示している。この場合、電圧V
ccの揺れに対応し、その許容電圧範囲、即ち、その安
定化範囲として電圧Vref・R2 /R1 を設定する。
なお、Vrefは、差動増幅器18に加えられる基準電
圧である。この基準電圧Vrefは安定状態で抵抗3
4、36の接続点から取り出される基準電圧Vp(=V
ref)となる。また、R1 は抵抗22の抵抗値、R2
は抵抗24の抵抗値である。
電圧Voの安定化特性を示している。この場合、電圧V
ccの揺れに対応し、その許容電圧範囲、即ち、その安
定化範囲として電圧Vref・R2 /R1 を設定する。
なお、Vrefは、差動増幅器18に加えられる基準電
圧である。この基準電圧Vrefは安定状態で抵抗3
4、36の接続点から取り出される基準電圧Vp(=V
ref)となる。また、R1 は抵抗22の抵抗値、R2
は抵抗24の抵抗値である。
【0036】そして、この電源回路において、減電時の
接続点Pにおける伝達関数Xpは、
接続点Pにおける伝達関数Xpは、
【0037】
【数5】
【0038】となる。この場合、差動増幅器12の出力
インピーダンスは十分に高いものとする。
インピーダンスは十分に高いものとする。
【0039】そこで、出力電圧Voに現れるリップルリ
ジェクションVripは、
ジェクションVripは、
【0040】
【数6】
【0041】となる。したがって、この電源回路では、
安定化回路2の安定化動作や基準電圧発生回路16の安
定化回路2の出力トランジスタ4の飽和防止動作を損な
うことなく、図6に示した電源回路よりリップルリジェ
クションの改善が図れることが判る。
安定化回路2の安定化動作や基準電圧発生回路16の安
定化回路2の出力トランジスタ4の飽和防止動作を損な
うことなく、図6に示した電源回路よりリップルリジェ
クションの改善が図れることが判る。
【0042】次に、図4は、この発明の電源回路の具体
的な回路構成例を示し、前記実施例の回路と同一部分に
は同一符号を付してある。この電源回路は、マルチ電源
ICの内部におけるオーディオ電源に構成されたもので
ある。
的な回路構成例を示し、前記実施例の回路と同一部分に
は同一符号を付してある。この電源回路は、マルチ電源
ICの内部におけるオーディオ電源に構成されたもので
ある。
【0043】安定化回路2には差動増幅器12が設置さ
れ、この差動増幅器12には抵抗202、204を以て
エミッタが共通化されたトランジスタ206、208か
らなる差動対が設置され、各トランジスタ206、20
8のベース入力側にはレベルシフト回路を成すトランジ
スタ210、212が設置されている。トランジスタ2
10のベースには基準電圧発生回路16の抵抗34、3
6の接続点Pから基準電圧Vrefに対応する電圧Vp
が加えられ、トランジスタ212のベースには抵抗6、
8の分圧点から検出された電圧Vnが帰還回路9を介し
て加えられている。そして、トランジスタ206、20
8のコレクタと接地点との間には、能動負荷としてトラ
ンジスタ214、216から成るカレントミラー回路2
18が設置されている。
れ、この差動増幅器12には抵抗202、204を以て
エミッタが共通化されたトランジスタ206、208か
らなる差動対が設置され、各トランジスタ206、20
8のベース入力側にはレベルシフト回路を成すトランジ
スタ210、212が設置されている。トランジスタ2
10のベースには基準電圧発生回路16の抵抗34、3
6の接続点Pから基準電圧Vrefに対応する電圧Vp
が加えられ、トランジスタ212のベースには抵抗6、
8の分圧点から検出された電圧Vnが帰還回路9を介し
て加えられている。そして、トランジスタ206、20
8のコレクタと接地点との間には、能動負荷としてトラ
ンジスタ214、216から成るカレントミラー回路2
18が設置されている。
【0044】この差動増幅器12には、動作電流として
の定電流を発生する定電流源220が設置され、この定
電流源220で得られた定電流はカレントミラー回路2
22を通してトランジスタ206、208、210、2
12に分配される。カレントミラー回路222はトラン
ジスタ224、226、228、230及び抵抗23
2、234、236、238で構成され、定電流源22
0の定電流に対応する定電流は、トランジスタ230を
通してトランジスタ206、208のエミッタ側、トラ
ンジスタ226を通してトランジスタ210のエミッタ
側、トランジスタ228を通してトランジスタ212の
エミッタ側にそれぞれ供給されている。
の定電流を発生する定電流源220が設置され、この定
電流源220で得られた定電流はカレントミラー回路2
22を通してトランジスタ206、208、210、2
12に分配される。カレントミラー回路222はトラン
ジスタ224、226、228、230及び抵抗23
2、234、236、238で構成され、定電流源22
0の定電流に対応する定電流は、トランジスタ230を
通してトランジスタ206、208のエミッタ側、トラ
ンジスタ226を通してトランジスタ210のエミッタ
側、トランジスタ228を通してトランジスタ212の
エミッタ側にそれぞれ供給されている。
【0045】この差動増幅器12の出力は、トランジス
タ208のコレクタ側から取り出され、出力回路240
に加えられている。この出力回路240には、入力部に
ダーリントン接続されたトランジスタ242、244が
設置されており、差動増幅器12の出力はトランジスタ
242のベースに加えられている。トランジスタ242
のベース・コレクタ間には位相調整用のキャパシタ24
6が接続され、トランジスタ242のエミッタ及びトラ
ンジスタ244のベースと接地点との間には抵抗248
が接続されている。
タ208のコレクタ側から取り出され、出力回路240
に加えられている。この出力回路240には、入力部に
ダーリントン接続されたトランジスタ242、244が
設置されており、差動増幅器12の出力はトランジスタ
242のベースに加えられている。トランジスタ242
のベース・コレクタ間には位相調整用のキャパシタ24
6が接続され、トランジスタ242のエミッタ及びトラ
ンジスタ244のベースと接地点との間には抵抗248
が接続されている。
【0046】また、トランジスタ244のコレクタと電
源ライン39との間には出力回路240の負荷抵抗であ
る抵抗250、252が直列に接続され、各抵抗25
0、252の中間接続点には出力トランジスタ4のベー
スが接続されている。出力トランジスタ4のコレクタと
接地点との間に接続された抵抗6、8の分圧点に得られ
る電圧Vnは、トランジスタ212のベースに帰還され
ている。
源ライン39との間には出力回路240の負荷抵抗であ
る抵抗250、252が直列に接続され、各抵抗25
0、252の中間接続点には出力トランジスタ4のベー
スが接続されている。出力トランジスタ4のコレクタと
接地点との間に接続された抵抗6、8の分圧点に得られ
る電圧Vnは、トランジスタ212のベースに帰還され
ている。
【0047】この差動増幅器12の正相入力側には基準
電圧発生回路16が設置されており、この実施例の場
合、図2に示した実施例中の差動増幅器18、トランジ
スタ20及び抵抗22は、同様の動作が実現できる定電
流源21に置換されている。また、カレントミラー回路
26には、トランジスタ28、30のエミッタ・ベース
間に整合性を取るための抵抗29が接続されている。
電圧発生回路16が設置されており、この実施例の場
合、図2に示した実施例中の差動増幅器18、トランジ
スタ20及び抵抗22は、同様の動作が実現できる定電
流源21に置換されている。また、カレントミラー回路
26には、トランジスタ28、30のエミッタ・ベース
間に整合性を取るための抵抗29が接続されている。
【0048】そして、基準電圧発生回路16の出力部に
設置された抵抗36には、リップル除去手段としてキャ
パシタ42が並列に接続されている。
設置された抵抗36には、リップル除去手段としてキャ
パシタ42が並列に接続されている。
【0049】また、この実施例の電源回路は、モノリシ
ックICで構成され、抵抗6と抵抗34、抵抗8と抵抗
36はそれぞれ等しい抵抗値に設定されている。
ックICで構成され、抵抗6と抵抗34、抵抗8と抵抗
36はそれぞれ等しい抵抗値に設定されている。
【0050】このような構成によれば、減電時、電圧V
ccのリップルによる電圧Vpの揺れがキャパシタ42
によって平滑されて安定化回路2に加えられる結果、出
力電圧Voの安定化とともに、前記実施例で説明したよ
うに、出力トランジスタ4の飽和が防止できる上、減電
時、高負荷による急激な入力電圧、即ち、電圧Vccの
低下によるリップルリジェクションの悪化を防止でき
る。したがって、このような電源回路によってオーディ
オ回路を駆動する場合、リップルリジェクションの悪化
に基づくノイズ発生等を抑制することができる。
ccのリップルによる電圧Vpの揺れがキャパシタ42
によって平滑されて安定化回路2に加えられる結果、出
力電圧Voの安定化とともに、前記実施例で説明したよ
うに、出力トランジスタ4の飽和が防止できる上、減電
時、高負荷による急激な入力電圧、即ち、電圧Vccの
低下によるリップルリジェクションの悪化を防止でき
る。したがって、このような電源回路によってオーディ
オ回路を駆動する場合、リップルリジェクションの悪化
に基づくノイズ発生等を抑制することができる。
【0051】そして、この電源回路では、抵抗34と抵
抗6、抵抗36と抵抗8をそれぞれ等しい抵抗値に設定
することにより、温度変化や製造工程のばらつきに対し
ても無関係に安定した出力を取り出すことができる。
抗6、抵抗36と抵抗8をそれぞれ等しい抵抗値に設定
することにより、温度変化や製造工程のばらつきに対し
ても無関係に安定した出力を取り出すことができる。
【0052】なお、実施例では、電圧Vccのリップル
による安定化回路2に入力される基準電圧Vrefの揺
れを除去するためのキャパシタ42を設置したが、リッ
プル除去手段としてはキャパシタ以外のフィルタ等を用
いてもよい。
による安定化回路2に入力される基準電圧Vrefの揺
れを除去するためのキャパシタ42を設置したが、リッ
プル除去手段としてはキャパシタ以外のフィルタ等を用
いてもよい。
【0053】
【発明の効果】以上説明したように、本発明によれば、
次の効果が得られる。 a.基準電圧発生手段から安定化回路に対する基準電圧
の揺れをリップル除去手段で除去でき、減電時の急激な
リップルリジェクションの悪化を防止した電源回路を提
供でき、オーディオ系回路の電源に用いてノイズ等の不
快音の発生を確実に防止できる。 b.リップル除去手段は、基準電圧発生手段の出力部に
設置されている抵抗分圧回路の抵抗にキャパシタを並列
に接続して構成でき、極めて簡単な構成を以てリップル
除去ができるとともに、入力電圧が定常状態か減電状態
かでのバイアス電圧供給の切換えを必要とすることなく
リップルリジェクションの悪化を防止でき、しかも、抵
抗の値を大きくすることにより、キャパシタの容量を小
さくでき、製造コストの低減を図ることができる。
次の効果が得られる。 a.基準電圧発生手段から安定化回路に対する基準電圧
の揺れをリップル除去手段で除去でき、減電時の急激な
リップルリジェクションの悪化を防止した電源回路を提
供でき、オーディオ系回路の電源に用いてノイズ等の不
快音の発生を確実に防止できる。 b.リップル除去手段は、基準電圧発生手段の出力部に
設置されている抵抗分圧回路の抵抗にキャパシタを並列
に接続して構成でき、極めて簡単な構成を以てリップル
除去ができるとともに、入力電圧が定常状態か減電状態
かでのバイアス電圧供給の切換えを必要とすることなく
リップルリジェクションの悪化を防止でき、しかも、抵
抗の値を大きくすることにより、キャパシタの容量を小
さくでき、製造コストの低減を図ることができる。
【図1】本発明の電源回路の実施例を示す回路図であ
る。
る。
【図2】本発明の電源回路の具体的な実施例を示す回路
図である。
図である。
【図3】図2に示した電源回路の動作特性を示す図であ
る。
る。
【図4】本発明の電源回路の具体的な回路構成例を示す
回路図である。
回路図である。
【図5】従来の電源回路を示す回路図である。
【図6】従来の他の電源回路を示す回路図である。
2 安定化回路 16 基準電圧発生回路(基準電圧発生手段) 34、36 抵抗 38 リップル除去手段 40 抵抗分圧回路 42 キャパシタ
Claims (2)
- 【請求項1】 入力電圧を受けて基準電圧を発生する基
準電圧発生手段と、前記入力電圧とともに前記基準電圧
を受け、前記基準電圧に応じた安定化出力を発生する安
定化回路と、 を備えた電源回路であって、前記基準電圧発生手段の出
力部に前記基準電圧の揺れを除去するリップル除去手段
を設置したことを特徴とする電源回路。 - 【請求項2】 前記リップル除去手段は、前記基準電圧
発生手段の出力部に設置されている抵抗分圧回路の抵抗
に並列にキャパシタを接続してなることを特徴とする請
求項1記載の電源回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33975291A JPH05150847A (ja) | 1991-11-28 | 1991-11-28 | 電源回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33975291A JPH05150847A (ja) | 1991-11-28 | 1991-11-28 | 電源回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05150847A true JPH05150847A (ja) | 1993-06-18 |
Family
ID=18330477
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33975291A Pending JPH05150847A (ja) | 1991-11-28 | 1991-11-28 | 電源回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05150847A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002157030A (ja) * | 2000-11-17 | 2002-05-31 | Rohm Co Ltd | 安定化直流電源装置 |
JP2004125393A (ja) * | 2003-12-12 | 2004-04-22 | Fuji Koki Corp | 冷媒状態検出装置 |
JP2011022689A (ja) * | 2009-07-14 | 2011-02-03 | Ricoh Co Ltd | ローパスフィルタ回路、そのローパスフィルタ回路を使用した定電圧回路及び半導体装置 |
-
1991
- 1991-11-28 JP JP33975291A patent/JPH05150847A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002157030A (ja) * | 2000-11-17 | 2002-05-31 | Rohm Co Ltd | 安定化直流電源装置 |
JP4640739B2 (ja) * | 2000-11-17 | 2011-03-02 | ローム株式会社 | 安定化直流電源装置 |
JP2004125393A (ja) * | 2003-12-12 | 2004-04-22 | Fuji Koki Corp | 冷媒状態検出装置 |
JP2011022689A (ja) * | 2009-07-14 | 2011-02-03 | Ricoh Co Ltd | ローパスフィルタ回路、そのローパスフィルタ回路を使用した定電圧回路及び半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH05150848A (ja) | 電源回路 | |
JPH09260974A (ja) | 増幅回路 | |
JPH10290127A (ja) | 電流/電圧変換ic及び光電気変換ic | |
JPS631833B2 (ja) | ||
JP2733962B2 (ja) | 利得制御増幅器 | |
JPH11161352A (ja) | 部分的に温度補正された低ノイズ電圧基準 | |
JPH05150847A (ja) | 電源回路 | |
JPH06276037A (ja) | オーディオ用パワーアンプ | |
JP2514964B2 (ja) | サンプル・ホ−ルド回路 | |
JPS6358405B2 (ja) | ||
JP3177521B2 (ja) | 電源回路 | |
JP3169698B2 (ja) | バイアス変換型フィルタ回路 | |
JP2698702B2 (ja) | レギュレータ回路の出力トランジスタ飽和防止回路 | |
JPS6246326Y2 (ja) | ||
JP2623954B2 (ja) | 利得可変増幅器 | |
JPH0326565B2 (ja) | ||
JPS62161204A (ja) | 増幅装置 | |
JPS6059761B2 (ja) | 音響増幅器 | |
JP2665833B2 (ja) | リミッタ回路 | |
JPS6115619Y2 (ja) | ||
JPS6121857Y2 (ja) | ||
JPH0442846B2 (ja) | ||
JPS6223136Y2 (ja) | ||
JP3202436B2 (ja) | ホールド回路 | |
JP3292541B2 (ja) | 電圧電流変換装置 |