[go: up one dir, main page]

JPH04363940A - ヘッダ変換テーブルおよび前処理部 - Google Patents

ヘッダ変換テーブルおよび前処理部

Info

Publication number
JPH04363940A
JPH04363940A JP3000764A JP76491A JPH04363940A JP H04363940 A JPH04363940 A JP H04363940A JP 3000764 A JP3000764 A JP 3000764A JP 76491 A JP76491 A JP 76491A JP H04363940 A JPH04363940 A JP H04363940A
Authority
JP
Japan
Prior art keywords
conversion table
cell
header
header conversion
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3000764A
Other languages
English (en)
Other versions
JP2968593B2 (ja
Inventor
Yoshinari Kumaki
良成 熊木
Yasuro Shohata
康郎 正畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP76491A priority Critical patent/JP2968593B2/ja
Priority to CA002058808A priority patent/CA2058808C/en
Priority to EP92300158A priority patent/EP0494773B1/en
Priority to DE69211863T priority patent/DE69211863T2/de
Priority to US07/818,042 priority patent/US5263024A/en
Publication of JPH04363940A publication Critical patent/JPH04363940A/ja
Application granted granted Critical
Publication of JP2968593B2 publication Critical patent/JP2968593B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
    • H04L49/309—Header conversion, routing tables or routing tags
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3009—Header conversion, routing tables or routing tags
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/55—Prevention, detection or correction of errors
    • H04L49/552—Prevention, detection or correction of errors by ensuring the integrity of packets received through redundant connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】［発明の目的］
【０００２】
【産業上の利用分野】本発明はセルのヘッダ情報を変換
する際に用いられるヘッダ変換テーブル、および非同期
伝送モードにて情報の交換通信を行なうＡＴＭ通信シス
テムにおいて、ＡＴＭスイッチと入力通信路とのインタ
ーフェースの部分に位置し、入力通信路からデータを取
り込み、ヘッダ変換テーブルから読みだされるデータを
付加して、ＡＴＭスイッチでのセルのスイッチングが可
能となるようなセルフォーマットに変換する前処理機能
を担う前処理部に関する。
【０００３】
【従来の技術】従来、既存の電話網で使用される伝送モ
ードとして、通信端末が必要な時に通信網の情報伝送能
力を使用するＡＴＭ（ＡｓｙｎｃｈｒｏｎｏｕｓＴｒａ
ｎｓｆｅｒ　　Ｍｏｄｅ）がある。このＡＴＭは、セル
と呼ばれる固定長の短バケットを用いて情報を伝送し、
各通信端末は、必要に応じて通信網にセルを渡すこと、
即ち、通信端末が必要なときに通信網の情報伝送能力を
使用することを特徴とする伝送モードである。
【０００４】ＡＴＭは、このような特徴を有するため、
必要とする任意の情報伝送能力を通信端末に提供する事
ができ、通信端末の有意情報のみを通信網に渡すことが
できるので通信効率を向上する事ができるといった利点
がある。
【０００５】ＡＴＭ通信網を構成するためには、複数の
入力通信路から配送されるセルを所望の通信路に出力す
る機能を有するセルスイッチを実現する必要がある。ま
た、このセルスイッチと各入力通信路とのインターフェ
ース部に入力通信路から配送されるセルに対し、（１）
セルのヘッダ情報をヘッダ変換テーブルを用いて変換す
るヘッダ変換処理、（２）入力通信路から入力されたセ
ルをどの出力通信路から出力すべきかを示す情報、即ち
ルーティング・タグ情報を付加する処理、（３）空セル
削除、挿入処理、（４）クロック乗り換え処理、のよう
な処理を行なう機能を有する前処理部を実現する必要が
ある。
【０００６】
【発明が解決しようとする課題】しかしながら上述した
ような従来の前処理部では、上記ヘッダ変換テーブルは
、ルート変換等の理由により書換える場合があり、その
ヘッダ変換テーブルの書換えを行なっている期間中に、
ヘッダ変換テーブルの書換え中のエントリーデータを用
いてヘッダ情報の変換を行なうセルが到着した場合、競
合が生じ、ヘッダ変換を正常に行なうことができず、そ
れが誤配送の原因になるという問題点があった。
【０００７】また、従来の前処理部では、空セルの認識
のためにセルのヘッダ情報を照合した場合、セルのヘッ
ダパターンと空セルのヘッダパターンとの比較を行なっ
ていたため、比較器および空セルヘッダパターンを保持
するレジスタ等のハード量が増大するという問題点があ
った。
【０００８】本発明は、上述の如くの問題点を解決する
ためになされたもので、その目的は、ヘッダ変換失敗に
よるセルの誤配送を防止することのできるヘッダ変換テ
ーブルを有する前処理部を提供することである。
【０００９】本発明の他の目的は、空セルの認識を少な
いハード量で行なうことのできるヘッダ変換テーブルを
有する前処理部を提供することである。
【００１０】［発明の構成］
【００１１】
【課題を解決するための手段】上記の目的を達成するた
めに本発明の特徴は、非同期伝送モードにて情報の交換
通信を行なうＡＴＭ通信システムでセルのヘッダ情報を
交換する際に用いられるヘッダ変換テーブルにおいて、
ヘッダ変換テーブルの各エントリーに該エントリーが書
換え途中であるか否かを示すフラグを具備すると共に、
非同期伝送モードにて情報の交換通信を行なうＡＴＭ通
信システムにおいてスイッチングを行なうＡＴＭスイッ
チと、入力通信路とのインターフェースの部分に位置し
、入力通信路からセルを取り込み、ヘッダ変換テーブル
から読みだされるデータを付加して、ＡＴＭスイッチで
のセルのスイッチングが可能なセルフォーマットに変換
する前処理機能を担う前処理部において、上記フラグを
有するヘッダ変換テーブルとデータの読み書きを行い、
ヘッダ変換テーブルが書換え途中であるか否かを判断す
ることである。
【００１２】本発明の他の特徴は、非同期伝送モードに
て情報の交換通信を行なうＡＴＭ通信システムでセルの
ヘッダ情報を交換する際に用いられるヘッダ変換テーブ
ルにおいて、ヘッダ変換テーブルの各エントリーに空セ
ルか否かを示す空セル表示フラグを具備すると共に、非
同期伝送モードにて情報の交換通信を行なうＡＴＭ通信
システムにおいてスイッチングを行なうＡＴＭスイッチ
と、入力通信路とのインターフェースの部分に位置し、
入力通信路からセルを取り込み、ヘッダ変換テーブルか
ら読みだされるデータを付加して、ＡＴＭスイッチでの
セルのスイッチングが可能なセルフォーマットに変換す
る前処理機能を担う前処理部において、上記空セル表示
フラグを有するヘッダ変換テーブルとデータの読み書き
を行い、ヘッダ変換テーブルから読みだされた空セル表
示フラグの値を参照して空セルであるか否かを判断する
ことである。
【００１３】
【作用】ヘッダ変換テーブル内にヘッダ変換テーブル書
換え途中であるか否かを示すフラグおよび空セルか否か
を示すフラグを設け、入力通信路から入力されるセルの
ヘッダ情報を変換する際に該フラグを参照することによ
り空セルの廃棄およびヘッダ変換テーブル書換え途中で
あるヘッダ変換テーブルアクセスによってヘッダ変換が
失敗したセルの廃棄を前処理部にて行なうことによりセ
ルの誤配送防止をすることができる。
【００１４】また、ヘッダ変換テーブル内に空セルか否
かを示すフラグを設けているため空セルパターンの変更
に柔軟に対処でき、空セルか否かの認識も空セルフラグ
の値を参照すれば良いため空セルか否かの認識に必要な
ハード量を削減できる。
【００１５】
【実施例】以下に本発明の実施例を説明する。
【００１６】図１は、本発明の一実施例である前処理部
１の全体構成を示すブロック図である。図１に示した前
処理部１は、入力通信路から入力されるセルを受け取る
セル入力装置３と、セル入力装置３から渡されるセル情
報を保持し、かつヘッダ蓄積装置５から渡される新しい
ヘッダ情報を受け取って、前処理部１からＡＴＭセルス
イッチ側に出力するセル情報を作成するセル蓄積装置４
と、セル入力装置３から入力されたセルから抽出された
ヘッダ情報およびヘッダ変換テーブル２から抽出された
ルーティング・タグ情報、ヘッダ変換テーブル書換え途
中フラグ、空セル表示フラグ、新しいヘッダ情報を蓄積
するヘッダ蓄積装置５と、セル蓄積装置４に蓄積されて
いるセルを出力するセル出力装置６と、から構成される
。
【００１７】図２は、本発明の一実施例であるヘッダ変
換テーブル２の構成図を示す図である。
【００１８】図２に示したヘッダ変換テーブル２は、ヘ
ッダ変換テーブル２が書換え途中であるか否かを示すフ
ラグであるヘッダ変換テーブル書換え途中フラグと、空
セルか否かを示すフラグである空セル表示フラグと、Ａ
ＴＭスイッチに与えられるセル転送の方路情報であるル
ーティング・タグ情報と、前処理部１で行なわれるヘッ
ダ変換の際にヘッダ変換テーブル２から前処理部１に与
えられる新しいヘッダ情報と、から構成される。
【００１９】ヘッダ変換テーブル２と前処理部１とのデ
ータのやり取りを行なう際には、ヘッダ変換テーブル２
内部に蓄積されているヘッダ変換テーブル書換え途中フ
ラグ、空セル表示フラグ、ルーティング・タグ情報、新
しいヘッダ情報を１セットとしてヘッダ変換テーブル２
から前処理部１へのデータ転送を行なう。
【００２０】従って、ヘッダ変換テーブル２と前処理部
１とのデータのやり取りを行なう際に用いられるアドレ
ス信号は、ヘッダ変換テーブル２のヘッダ変換テーブル
書換え途中フラグの書き込まれているアドレスを指し示
す読みだしベースアドレス信号と、読みだしベースアド
レスを基準にした時のオフセットアドレス値を示す読み
だしオフセットアドレス信号から構成される。例えば、
ヘッダ変換テーブル２と前処理部１との間のデータのや
り取りの際に用いられる読みだしベースアドレス信号は
、入力通信路から入力されたセルのヘッダ情報から作成
するような構成にしても良い。また、ヘッダ変換テーブ
ル２と前処理部１との間のデータのやり取りを行なう際
の読みだしオフセットアドレス信号は、カウンタの値を
用いて構成しても良い。
【００２１】また、ヘッダ変換テーブル２と前処理部１
への制御信号を作成するＡＴＭ制御部７との間のデータ
のやり取りは、ＡＴＭ制御部７から与えられるデータ信
号に基づきヘッダ変換テーブル２をアクセスするための
アドレス信号を作成し、このアドレス信号の指し示すヘ
ッダ変換テーブル２のアドレスから／へデータの読み／
書きをすることにより行なわれる。
【００２２】前処理部１に入力されるセルは、ＡＴＭ制
御装置７が与えるタイミング信号に基づきセル入力装置
３に一旦蓄積される。
【００２３】セル入力装置３に一旦蓄積されたデータは
、ＡＴＭスイッチ系のシステムクロックであるＢＣＫ１
８信号に基づきセル蓄積装置４に書き込まれる。セル蓄
積装置４へのセルの書き込みは以下に示すような順序で
行なわれる。
【００２４】すなわち、セル蓄積装置４へのセルの書き
込みは、以下の順序で行なわれる。 （１）まず、セル入力装置３に一旦蓄積されたデータの
うちのヘッダ情報が、セル入力装置３からセル蓄積装置
４およびヘッダ蓄積装置５へと書き込まれる。
【００２５】（２）次に、ヘッダ蓄積装置５は、ヘッダ
変換テーブル２にヘッダ情報をベースアドレスとしてア
クセスし、ヘッダ変換テーブル書換え途中フラグ、空セ
ル表示フラグ、ルーティング・タグ情報、新しいヘッダ
情報を取り込む。この間にも引続きセル入力装置３に一
旦蓄積されたデータは、セル蓄積装置４に書き込まれる
。 （３）次に、ヘッダ蓄積装置５からセル蓄積装置４へ、
ヘッダ変換テーブル２から読みだされた新しいヘッダ情
報およびルーティング・タグ情報の書き込みを行なって
出力するセルを作成する。
【００２６】ここで、本発明においては、上記ステップ
（２）において、ヘッダ変換テーブル２からヘッダ蓄積
装置５に読みだされたヘッダ変換テーブル書換え途中フ
ラグまたは空セル表示フラグがアクティブの時に、前に
セルが書き込まれたのと同じセル蓄積装置４のアドレス
に再びデータを書き込むことによってセルの廃棄が行な
われる。
【００２７】また、セル蓄積装置４に一旦蓄積されたセ
ルは、セル出力装置６から与えられるタイミングに基づ
きセル蓄積装置４から読みだされ、セル出力装置６へ一
旦取り込まれる。セル出力装置６に一旦蓄積されたデー
タ信号は、ＡＴＭスイッチ系のシステムクロックＢＣＫ
１８信号とＡＴＭスイッチ系のセルの先頭を示す信号で
あるＣＣＫ１８信号に基づきセル出力装置６から出力さ
れる。
【００２８】次に、図１に示した前処理部１の各ブロッ
クについてより詳細に説明する。
【００２９】ＡＴＭ制御装置７は、前処理部１に与える
ＡＴＭスイッチ系のクロックであるＢＣＫ１８信号、Ａ
ＴＭスイッチ系のセルの先頭を示す信号であるＣＣＫ１
８信号、ヘッダ蓄積装置５に与える制御信号ＡＣＴＬ信
号を作成するブロックである。ＡＣＴＬ信号は、ＡＴＭ
制御装置７とヘッダ変換テーブル２間の読みだし／書き
込みを行なうかを指示したり、アドレス情報の転送を行
なっているか、データ情報の転送を行なっているかを示
す制御信号である。
【００３０】また、ＡＴＭ制御装置７は、ヘッダ蓄積装
置５との間のデータのやり取りを行なう双方向バス（Ｂ
ＣＤ信号）を持ち、ヘッダ変換テーブルとのデータのや
り取りはこの双方向バスを介して行なわれる。
【００３１】ヘッダ変換テーブル２は、前述のように、
新しいヘッダ情報、ルーティング・タグ情報、空セル表
示フラグ、ヘッダ変換テーブル書換え途中フラグを蓄積
するブロックである。また、ヘッダ変換テーブル２とヘ
ッダ蓄積装置５の間のデータのやり取りは、ヘッダ蓄積
装置５から与えられる制御信号でヘッダ変換テーブル２
の読みだし／書き込みの制御を行なう信号であるＨＣＴ
ＬＩ信号、ヘッダ蓄積装置５から与えられるアドレス信
号であるＨＡＤＲＩ信号に基づいて、双方向バス（ＢＨ
Ｄ信号）９を介して行なわれる。
【００３２】セル入力装置３は、入力通信路から前処理
部１にシリアルデータ信号（ＩＤＡＴ１信号）として入
力されるセルを入力通信路系のシステムクロックである
ＢＣＫ１５信号と、入力通信路系のセルの先頭を示す信
号であるＣＣＫ１５信号に基づき一旦蓄積するブロック
である。セル入力装置３からの出力されるデータ信号Ｉ
ＤＡＴ２信号は、ＡＴＭスイッチ系のシステムクロック
ＢＣＫ１８信号に同期して、ＩＤＡＴ２信号としてセル
出力装置４、ヘッダ蓄積装置５に出力される。即ち、セ
ル入力装置３は、入力通信路系のシステムクロックであ
るＢＣＫ１５信号からＡＴＭスイッチ系のシステムクロ
ックＢＣＫ１８信号へのクロックの乗り換えを行なうブ
ロックであり、セル蓄積装置４へのデータの書き込み制
御を行なう信号ＩＣＴＬ信号をＢＣＫ１８信号に同期し
た信号として出力する。また、セル入力装置３は、セル
蓄積装置４に与える書き込みアドレス信号ＷＡＤＲ信号
を作成する。また、セル入力装置３は、各装置間の転送
を行なうか否かを示す転送モード信号ＭＯＤＥ０−４信
号を作成し、セル蓄積装置４にＭＯＤＥ０、３信号を、
ヘッダ蓄積装置５にＭＯＤＥ０−４信号を出力する。
【００３３】ＭＯＤＥ０信号は、セル入力装置３からセ
ル蓄積装置４、ヘッダ蓄積装置５にヘッダ情報を転送す
るモードであることを示す信号である。
【００３４】ＭＯＤＥ１信号は、ヘッダ蓄積装置５に蓄
積されているヘッダ情報からヘッダ変換テーブル２の読
みだしベースアドレス信号を作成するモードであること
を示す信号である。
【００３５】ＭＯＤＥ２信号は、ＭＯＤＥ１で作成され
たヘッダ変換テーブル２の読みだしベースアドレス信号
と、ヘッダ蓄積装置５内部のカウンタを用いて作成され
るヘッダ変換テーブル２のオフセットアドレス信号に基
づき、ヘッダ変換テーブル２からデータを読みだし、ヘ
ッダ蓄積装置５にデータを書き込むモードであることを
示す信号である。
【００３６】ＭＯＤＥ３信号は、ヘッダ蓄積装置５から
セル蓄積装置４へデータを転送するモードであることを
示す信号である。
【００３７】ＭＯＤＥ４信号は、ヘッダ変換テーブル２
とＡＴＭ制御装置７間のデータのやり取りをヘッダ蓄積
装置５を介して行なうモードであることを示す信号であ
る。セル蓄積装置４は、セル入力装置３からセル蓄積装
置４に入力されるセル書き込みタイミングを与える制御
信号ＣＴＬ１信号、書き込みアドレス信号ＷＡＤＤ信号
、転送モード信号ＭＯＤＥ０、３信号に基づき、セル入
力装置３からセル蓄積装置４に入力されるデータ信号Ｃ
ＤＡＴ１信号、またはヘッダ蓄積装置５からセル蓄積装
置４に入力されるデータ信号ＨＤＡＴ１信号の書き込み
、即ちＡＴＭスイッチに出力するセル情報を蓄積するブ
ロックである。
【００３８】また、セル蓄積装置４は、セル出力装置６
からセル蓄積装置４に入力されるセル読みだしタイミン
グを与える制御信号ＣＴＬ２信号、読みだしアドレス信
号ＲＡＤＤ信号に基づきセル蓄積装置４に蓄積されてい
るセルをセル出力装置６に出力するブロックである。
【００３９】また、セル蓄積装置４は、１セルを蓄積で
きるセルバッファを複数個持ち、これらの複数個のセル
バッファは、書き込みポインタＷＰと読みだしポインタ
ＲＰによって指示されている。複数個のセルバッファは
、書き込みポインタＷＰ、読みだしポインタＲＰをセル
バッファの書き込み／読みだしのベースアドレス信号に
、そして、ＷＡＤＤ信号をセルバッファの書込みベース
アドレス信号からのオフセットアドレス値を示すオフセ
ットアドレス信号に、ＲＡＤＤ信号をセルバッファの読
みだしベースアドレス信号からのオフセットアドレス値
を示す読みだしオフセット信号としてセルの書き込み／
読みだしを行い、セル書き込み終了時には、書き込みポ
インタＷＰの値を、セル読みだし終了時には、読みだし
ポインタＲＰの値をインクリメントするように構成して
いるため、仮想的に複数個のセルを蓄積できる一つのバ
ッファと見なされる構成となっている。なお、書き込み
ポインタＷＰの値がインクリメントされるのは、ヘッダ
蓄積装置５からセル蓄積装置４に与えられるＷＰの値を
インクリメントするか否かを決定するマスク信号である
ＭＡＳＫ１信号がインアクティブの時に行なわれる。 同様に、読みだしポインタＲＰの値がインクリメントさ
れるのは、セル出力装置６より与えられるＲＰの値をイ
ンクリメントするか否かを示すＭＡＳＫ２信号がインア
クティブの時に行なわれる。
【００４０】ヘッダ蓄積装置５は、（１）ＭＯＤＥ２信
号がアクティブの時にヘッダ変換テーブル２からヘッダ
蓄積装置５にヘッダ変換テーブル書換え途中フラグ、空
セル表示フラグ、ルーティング・タグ情報、新しいヘッ
ダ情報を取り込み、（２）ＭＯＤＥ３信号がアクティブ
の時にヘッダ蓄積装置５からセル蓄積装置４にヘッダ変
換テーブル２から読みだされたルーティング・タグ情報
、新しいヘッダ情報を読み出し、（３）ＭＯＤＥ４信号
がアクティブの時には、ヘッダ蓄積装置５を介してＡＴ
Ｍ制御装置とヘッダ変換テーブル２の間のデータのやり
取りを行なうブロックである。以下に、ヘッダ蓄積装置
５について詳細に説明する。
【００４１】ヘッダ蓄積装置５は、セル入力装置３から
与えられるヘッダ情報ＨＡＤＴ１信号をヘッダ情報を書
き込むタイミングを与える制御信号ＣＴＬ３信号、転送
モード信号ＭＯＤＥ０信号に基づきセル入力装置３から
与えられるヘッダ情報を一旦蓄積する。
【００４２】ヘッダ蓄積装置５は、転送モード信号ＭＯ
ＤＥ１信号、およびセル入力装置３からのＭＯＤＥ０信
号がアクティブの時にヘッダ蓄積装置５に蓄積されたヘ
ッダ情報を用いて、ヘッダ変換テーブル２の読みだしベ
ースアドレス信号を作成する。　　ヘッダ蓄積装置５は
、ＭＯＤＥ２信号がアクティブの時のヘッダ変換テーブ
ル２に与えられるアドレス信号ＨＡＤＲ信号を、上述の
読みだしベースアドレス信号とヘッダ蓄積装置５内部の
カウンタの値を用いて作成する。
【００４３】ヘッダ蓄積装置５は、ヘッダ蓄積装置５か
らヘッダ変換テーブル２に与えられる、ヘッダ変換テー
ブル２の読み書きを行なう際に用いられる制御信号ＨＣ
ＴＬ信号を、ＡＴＭ制御装置７から与えられる制御信号
ＡＣＴＬ信号（ＡＴＭ制御装置７の詳細説明参照のこと
）、セル入力装置３から与えられる転送モード信号ＭＯ
ＤＥ２信号、ＭＯＤＥ４信号に基づき作成する。
【００４４】このようにして作成されるＨＡＤＲ信号、
ＨＣＴＬ信号に基づき、ヘッダ蓄積装置５は、ＭＯＤＥ
２信号がアクティブの時に、ヘッダ変換テーブル２から
ヘッダ蓄積装置５にデータを取り込む。すなわち、ヘッ
ダ蓄積装置５は、ヘッダ蓄積装置５からヘッダ変換テー
ブル２に与えられるヘッダ変換テーブル２の読みだしア
ドレス信号ＨＡＤＲ信号、ＨＣＴＬ信号に基づきヘッダ
変換テーブル２から読みだされたデータを双方向バス９
を介してＢＨＤ信号として取り込み、ヘッダ蓄積装置５
にヘッダ変換テーブル２から与えられた新しいヘッダ情
報、ルーティング・タグ情報、空セル表示フラグ、ヘッ
ダ変換テーブル書換え途中フラグを蓄積する。
【００４５】そして、ヘッダ蓄積装置５は、ヘッダ変換
テーブル２から読みだされた新しいヘッダ情報、ルーテ
ィング・タグ情報を転送モード信号ＭＯＤＥ３信号がア
クティブの時にセル蓄積装置４にＨＡＤＴ２信号として
出力する。
【００４６】以下にヘッダ変換テーブル２の書換えを行
なうためにＡＴＭ制御装置７とヘッダ変換テーブル２の
間のデータのやり取りを行なう際のヘッダ蓄積装置５の
動作について説明する。
【００４７】まず、ＡＴＭ制御装置７からヘッダ変換テ
ーブル２へのデータ転送についての詳細説明を行なう。
【００４８】ヘッダ蓄積装置５は、転送モード信号ＭＯ
ＤＥ４信号がアクティブの時は、ＡＴＭ制御装置７から
ヘッダ蓄積装置５に与えられるデータ信号ＢＣＤ信号、
制御信号ＡＣＴＬ信号により、ヘッダ変換テーブル２に
データを書き込む際のアドレス信号、データ信号を作成
する。そして、ヘッダ蓄積装置５は、ヘッダ蓄積装置５
からヘッダ変換テーブル２に与えられる制御信号ＨＣＴ
Ｌ信号に基づきヘッダ変換テーブル２に双方向バス９を
介してデータＢＨＤ信号を書き込む。
【００４９】ヘッダ変換テーブル２は、前に述べたよう
に、例えば図２のような構成となっており、ヘッダ変換
テーブル２の書き込み／読みだしは、ヘッダ変換テーブ
ル書換え途中フラグ、空セル表示フラグ、ルーティング
・タグ情報、新しいヘッダ情報が１セットとなっており
、ヘッダ変換テーブル２からヘッダ蓄積装置５への転送
時、ＡＴＭ制御装置７とヘッダ変換テーブル２間の転送
時には、この１セットの書き込み／読みだしが行なわれ
る。ヘッダ変換テーブル２のデータの書換えアルゴリズ
ムは例えば次のようなアルゴリズムとなっている。すな
わち、まず、はじめにヘッダ変換テーブル書換え途中フ
ラグの値をアクティブにする。次に、空セル表示フラグ
、ルーティング・タグ情報、新しいヘッダ情報を書き込
み、そしてヘッダ変換テーブル書き込み途中フラグをイ
ンアクティブにすることによりヘッダ変換テーブル書換
え終了する、というようなアルゴリズムとなっている。
【００５０】このようなアルゴリズムを用いれば、ヘッ
ダ変換テーブル２の書換え途中に、ヘッダ変換テーブル
の書換え中のエントリーデータを用いてヘッド情報の変
換を行なうセルが到着して、優先的にヘッダ変換テーブ
ル２からヘッダ蓄積装置５へ交換データが読み出された
場合に、その交換データの書換え途中フラグを参照すれ
ばヘッダ変換テーブル２の読みだしデータが正しい空セ
ル表示フラグ、ルーティング・タグ情報、新しいヘッダ
情報か否かを判断することができる。従って、ヘッダ変
換テーブル書換え途中フラグがアクティブの時には、ヘ
ッダ変換テーブル２が書換え途中であり、読みだされた
情報が無効と判断し、セル廃棄を行なう。これによりセ
ルの誤配送を防ぐことができる。また、空セル表示フラ
グがアクティブの時にも同様にセル廃棄を行なう。
【００５１】ヘッダ蓄積装置５は、ヘッダ蓄積装置５か
らセル蓄積装置４に与えられるＷＰの値をインクリメン
トするか否かを示すマスク信号ＭＡＳＫ１信号を、ヘッ
ダ変換テーブル書換え途中フラグ、空セル表示フラグの
値から作成する。
【００５２】セル廃棄は、ヘッダ蓄積装置５から出力さ
れるＭＡＳＫ１信号がアクティブの時にセル蓄積装置４
の書き込みポインタＷＰの値がインクリメントされない
ことにより行なわれる。これにより、次に入力されるセ
ルが再び同じアドレスに書き込まれることになり、セル
の廃棄動作が実現できる。
【００５３】以下にヘッダ変換テーブル２からＡＴＭ制
御装置７へのデータ転送の詳細説明を行なう。
【００５４】ヘッダ蓄積装置５は、転送モード信号ＭＯ
ＤＥ４信号がアクティブのときは、ＡＴＭ制御装置７か
らヘッダ蓄積装置５に与えられるデータ信号ＢＣＤ信号
、制御信号ＡＣＴＬ信号によりヘッダ変換テーブル２か
らヘッダ蓄積装置５を介してＡＴＭ制御装置７に読みだ
す際のアドレス信号を作成する。そして、ヘッダ蓄積装
置５は、このアドレス信号と、ＨＣＴＬ信号に基づきヘ
ッダ変換テーブル２から双方向バス１０を介してヘッダ
蓄積装置５にデータを一旦蓄積し、双方向バス９を介し
てヘッダ蓄積部５からＡＴＭ制御装置７にデータの転送
を行なう。
【００５５】セル出力装置６は、セル蓄積装置４から出
力されるデータ信号ＣＤＡＴ２信号をＯＤＡＴ１信号と
して入力し、ＡＴＭスイッチ系のセルの先頭を示すＣＣ
Ｋ１８信号の立ち上がりからＡＴＭスイッチにデータ信
号ＯＤＡＴ２信号が出力されるようにＢＣＫ１８信号で
たたいてＡＴＭスイッチに出力するブロックである。ま
た、セル出力装置６は、セル出力装置４に与える読みだ
しオフセットアドレス信号ＲＡＤＲ信号、バッファの読
みだし制御信号ＯＣＴＬ信号を作成するブロックである
。また、ＡＴＭスイッチから与えられるセルの再送を行
なうか否かを示す信号であるＩＡＣＫ信号に基づき、セ
ル蓄積装置４の読みだしポインタＲＰをインクリメント
するか否かを示すマスク信号ＲＰＭＡＳＫ信号を出力す
る。例えば、ＲＰＭＡＳＫ信号がアクティブの時には、
セル蓄積装置４のＭＡＳＫ２信号がアクティブになり、
セル蓄積装置４内部の読みだしポインタの値がセル読み
だし終了時にインクリメントされず、次のＣＣＫ１８信
号の立ち上がりに合わせて再び前に読みだされたセルが
再びセル出力装置６から出力される。
【００５６】
【発明の効果】以上に説明したように本発明による前処
理部は、ヘッダ変換テーブル内にヘッダ変換テーブル書
換え途中であるか否かを示すフラグを設けることにより
、ヘッダ変換テーブルの書換え途中に、ヘッダ変換テー
ブルの書換え中のエントリーデータを用いてヘッド情報
の変換を行なうセルが到着した場合でも、ヘッダ変換失
敗によるセルの誤配送を防ぐことができる。
【００５７】また、ヘッダ変換テーブル内に空セルか否
かを示すフラグを設けることにより、空セルとして認識
されるパターンの変更に柔軟に対応することができる。 また、この空セルか否かを示すフラグは、セル廃棄を行
なうか否かを示すフラグとして利用することを考えれば
トラヒック量が多いときには、優先的にセル廃棄を行な
うセルを指定することができる。
【図面の簡単な説明】
【図１】全体構成図
【図２】ヘッダ変換テーブルの構成図

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】　　非同期伝送モードにて情報の交換通信
    を行なうＡＴＭ通信システムにおけるセルのヘッダ情報
    を交換する際に用いられるヘッダ変換テーブルにおいて
    、ヘッダ変換テーブルの各エントリーに該エントリーが
    書換え途中であるか否かを示すフラグを具備することを
    特徴とするヘッダ変換テーブル。
  2. 【請求項２】　　非同期伝送モードにて情報の交換通信
    を行なうＡＴＭ通信システムにおいてスイッチングを行
    なうＡＴＭスイッチと、入力通信路とのインターフェー
    スの部分に位置し、入力通信路からセルを取り込み、ヘ
    ッダ変換テーブルから読みだされるデータを付加して、
    ＡＴＭスイッチでのセルのスイッチングが可能なセルフ
    ォーマットに変換する前処理機能を担う前処理部におい
    て、各エントリーに該エントリーか書換え途中であるか
    否かを示すフラグを有するヘッダ変換テーブルとデータ
    の読み書きを行い、ヘッダ変換テーブルが書換え途中で
    あるか否かを判断することを特徴とする前処理部。
  3. 【請求項３】　　非同期伝送モードにて情報の交換通信
    を行なうＡＴＭ通信システムのヘッダ情報を交換する際
    に用いられるヘッダ変換テーブルにおいて、ヘッダ変換
    テーブルの各エントリーに空セルか否かを示す空セル表
    示フラグを具備することを特徴とするヘッダ変換テーブ
    ル。
  4. 【請求項４】　　非同期伝送モードにて情報の交換通信
    を行なうＡＴＭ通信システムにおいてスイッチングを行
    なうＡＴＭスイッチと、入力通信路とのインターフェー
    スの部分に位置し、入力通信路からセルを取り込み、ヘ
    ッダ変換テーブルから読みだされるデータを付加して、
    ＡＴＭスイッチでのセルのスイッチングが可能なセルフ
    ォーマットに変換する前処理機能を担う前処理部におい
    て、各エントリーに空セルが否かを示す空セル表示フラ
    グを有するヘッダ変換テーブルとデータの読み書きを行
    い、ヘッダ変換テーブルから読みだされた空セル表示フ
    ラグの値を参照して空セルであるか否かを判断すること
    を特徴とする前処理部。
JP76491A 1991-01-08 1991-01-08 ヘッダ変換テーブルおよび前処理部 Expired - Fee Related JP2968593B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP76491A JP2968593B2 (ja) 1991-01-08 1991-01-08 ヘッダ変換テーブルおよび前処理部
CA002058808A CA2058808C (en) 1991-01-08 1992-01-06 Preliminary operation system in atm network using flag for indicating preliminary operation mode
EP92300158A EP0494773B1 (en) 1991-01-08 1992-01-08 ATM switchingsystem using flag for indicating preliminary operation mode
DE69211863T DE69211863T2 (de) 1991-01-08 1992-01-08 ATM-Vermittlungssystem mit einer Flagge zur Erkennung einer vorläufigen Operationsphase
US07/818,042 US5263024A (en) 1991-01-08 1992-01-08 Preliminary operation system in ATM network using flag for indicating preliminary operation mode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP76491A JP2968593B2 (ja) 1991-01-08 1991-01-08 ヘッダ変換テーブルおよび前処理部

Publications (2)

Publication Number Publication Date
JPH04363940A true JPH04363940A (ja) 1992-12-16
JP2968593B2 JP2968593B2 (ja) 1999-10-25

Family

ID=11482766

Family Applications (1)

Application Number Title Priority Date Filing Date
JP76491A Expired - Fee Related JP2968593B2 (ja) 1991-01-08 1991-01-08 ヘッダ変換テーブルおよび前処理部

Country Status (5)

Country Link
US (1) US5263024A (ja)
EP (1) EP0494773B1 (ja)
JP (1) JP2968593B2 (ja)
CA (1) CA2058808C (ja)
DE (1) DE69211863T2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE515274C2 (sv) * 1992-11-09 2001-07-09 Ericsson Telefon Ab L M Paketväljare för telekommunikationsanläggning
JP3178949B2 (ja) * 1993-09-30 2001-06-25 富士通株式会社 Ａｔｍスイッチ方式
DK176242B1 (da) * 1995-11-24 2007-04-16 Tellabs Denmark As Modtageenhed til et datatransmissionssystem
JP4181645B2 (ja) * 1996-02-29 2008-11-19 富士通株式会社 データ処理装置
US5745488A (en) * 1996-04-29 1998-04-28 Motorola, Inc. Method and apparatus for detection of packet types in a communications network

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4910731A (en) * 1987-07-15 1990-03-20 Hitachi, Ltd. Switching system and method of construction thereof
JPH06103864B2 (ja) * 1988-03-01 1994-12-14 日本電気株式会社 回線割当パターン切替方式
US5029163A (en) * 1988-03-18 1991-07-02 At&T Bell Laboratories Synchronous protocol data formatter
US5072440A (en) * 1989-03-01 1991-12-10 Fujitsu Limited Self-routing switching system having dual self-routing switch module network structure
US5130984A (en) * 1990-12-18 1992-07-14 Bell Communications Research, Inc. Large fault tolerant packet switch particularly suited for asynchronous transfer mode (ATM) communication

Also Published As

Publication number Publication date
DE69211863D1 (de) 1996-08-08
CA2058808A1 (en) 1992-07-09
EP0494773A2 (en) 1992-07-15
DE69211863T2 (de) 1996-11-28
US5263024A (en) 1993-11-16
CA2058808C (en) 2001-01-02
EP0494773A3 (en) 1992-10-14
EP0494773B1 (en) 1996-07-03
JP2968593B2 (ja) 1999-10-25

Similar Documents

Publication Publication Date Title
US7570646B2 (en) Apparatus and method for an interface unit for data transfer between a host processing unit and a multi-target digital signal processing unit in an asynchronous transfer mode
US6631484B1 (en) System for packet communication where received packet is stored either in a FIFO or in buffer storage based on size of received packet
CA2124610C (en) Integrated user network interface device
US20090080461A1 (en) Frame alteration logic for network processors
JPH05219098A (ja) フレーム変換方法及び装置
JPS5897944A (ja) 複数マイクロプロセツサ間デ−タ転送方式
JPH04363940A (ja) ヘッダ変換テーブルおよび前処理部
JPH01180156A (ja) パケットスイッチング回路
US20010018732A1 (en) Parallel processor and parallel processing method
JP3255113B2 (ja) パケットスイッチシステム、これを含む集積回路、パケットスイッチ制御方法、パケットスイッチ制御プログラム記録媒体
JP2937333B2 (ja) 通話路スイッチの制御方式
JP3044653B2 (ja) ゲートウェイ装置
JPH0458646A (ja) バッファ管理方式
JPH0496546A (ja) 待ち行列バッファ構成方式
JPH06224932A (ja) パケット変換装置
JP3670372B2 (ja) データ転送装置
JPH07154395A (ja) 交換装置
JPH06284453A (ja) Ａｔｍセルスイッチ
JP2971157B2 (ja) パケット交換方式
JP2741150B2 (ja) トラヒック観測方法および観測装置
JP2001077832A (ja) プロトコル処理装置及びａｔｍセル格納方法
JPH05110586A (ja) セル分解装置
JPH02292929A (ja) データメモリのアドレス制御方式
JPS63144634A (ja) ル−プネツトワ−クシステム
KR100188940B1 (ko) 단일 메모리를 이용한 이중스택의 제어장치 및 데이터 전송 방법

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070820

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080820

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090820

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees