[go: up one dir, main page]

JP3044653B2 - ゲートウェイ装置 - Google Patents

ゲートウェイ装置

Info

Publication number
JP3044653B2
JP3044653B2 JP17447498A JP17447498A JP3044653B2 JP 3044653 B2 JP3044653 B2 JP 3044653B2 JP 17447498 A JP17447498 A JP 17447498A JP 17447498 A JP17447498 A JP 17447498A JP 3044653 B2 JP3044653 B2 JP 3044653B2
Authority
JP
Japan
Prior art keywords
frame
unit
received
information
transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP17447498A
Other languages
English (en)
Other versions
JP2000013438A (ja
Inventor
誠司 後藤
Original Assignee
株式会社超高速ネットワーク・コンピュータ技術研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社超高速ネットワーク・コンピュータ技術研究所 filed Critical 株式会社超高速ネットワーク・コンピュータ技術研究所
Priority to JP17447498A priority Critical patent/JP3044653B2/ja
Publication of JP2000013438A publication Critical patent/JP2000013438A/ja
Application granted granted Critical
Publication of JP3044653B2 publication Critical patent/JP3044653B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、インターネット等
の複数のネットワークを相互に接続するゲートウェイ装
置に関する。
【0002】
【従来の技術】一般に、ゲートウェイ装置は図9に示す
ように構成され、入力ポート11を介し一方のネットワ
ークから入力したフレームデータを一時的に対応の入力
バッファメモリ12に一旦蓄積する。そして、宛先決定
部13によりそのフレームデータの宛先決定を行った
後、交換制御部15においてバッファ交換調停を行い、
その後、入力バッファメモリ12の蓄積フレームデータ
をパケット交換スイッチ14を介して出力バッファメモ
リ16に転送し、対応の出力ポート17を介し他方のネ
ットワークへ送信するものとなっている。
【0003】
【発明が解決しようとする課題】しかし、近年、ネット
ワーク上のデータ通信は一層高速化されており、これに
追従するためにはゲートウェイ装置内の交換制御部によ
るバッファ交換調停時間が無視できなくなってきてい
る。また、従来のゲートウェイ装置では、各入力ポート
に対応して各入力バッファメモリが固定的に設けられ、
かつ各出力ポートに対応して各出力バッファメモリが固
定的に設けられているため、装置全体の構成が冗長化し
装置が大型化するとともに或ポートのフレーム蓄積用の
バッファを他のポートのフレーム蓄積用バッファに転用
できない等、装置が柔軟に構成できないという問題を生
じている。したがって本発明は、装置の冗長化を抑制し
て装置の小型化を図るとともに、装置を柔軟に構成し、
かつ装置の高速化を図ることを目的とする。
【0004】
【課題を解決するための手段】このような課題を解決す
るために本発明は、複数のフレーム受信部からのフレー
ムを格納する共有メモリと、フレーム受信部のフレーム
受信に先立ち共有メモリの空きアドレス情報をフレーム
受信部に通知し受信フレームを共有メモリの空きアドレ
スに格納させる空きアドレス処理部と、フレーム受信部
による受信フレームの格納後、フレーム受信部からの交
換依頼時に受信フレームが格納された共有メモリのアド
レスを示す受信済みアドレス情報をフレーム受信部から
入力して前記宛先を示すフレーム送信部に通知し、共有
メモリに格納されている受信フレームをネットワークに
送信させるフレーム交換部とを備え、空きアドレス処理
部は、受信フレームの送信後にフレーム送信部から通知
されるアドレス情報を空きアドレスとして処理し、フレ
ーム受信部に空きアドレス情報として通知するととも
に、フレーム交換部は、フレーム受信部からの受信済み
アドレス情報が記憶される第1のテーブルと、受信ポー
トの数と送信ポートの数の組合せ数に相当する第1の数
の受信済みアドレス情報が終了アドレス情報として記憶
可能な第2のテーブルと、第1の数の受信済みアドレス
情報が先頭アドレス情報として記憶可能な第3のテーブ
ルと、第1の数の調停フラグを有し、送信ポートに対す
るフレーム送信の調停を行う調停フラグ部と、調停フラ
グ部に調停フラグがセットされると前記宛先を示す対応
の送信ポートへ受信フレームの送信を指示する送信ポー
ト別調停部と、交換依頼時にフレーム受信部から受信済
みアドレス情報とともに送られる受信ポート及び送信ポ
ートの各番号を受信すると、受信した受信ポート及び送
信ポートの各番号に基づく指定情報を求め、第2のテー
ブルの指定情報で示されるアドレスから終了アドレス情
報を検出し、第1のテーブルの終了アドレス情報で示さ
れるアドレスに受信済みアドレス情報を格納し、かつ第
2のテーブルの終了アドレス情報を受信済みアドレス情
報に書き換える終了アドレス更新部と、送信ポート別調
停部からの送信指示を入力すると、第3のテーブルの指
定情報で示されるアドレスから先頭アドレス情報を検出
し、第1のテーブルの先頭アドレス情報で示されるアド
レスから受信済みアドレス情報を取り出して前記宛先を
示すフレーム送信部に送信し共有メモリの受信フレーム
を送信ポートから送信させるとともに、第3のテーブル
の先頭アドレス情報を受信済みアドレス情報に書き換え
る先頭アドレス更新部とを備えたものである。
【0005】また、受信ポート及び送信ポートの数の増
加に応じ、第2及び第3のテーブルに記憶可能なアドレ
ス情報の数、前記調停フラグ部の調停フラグ数、及び送
信ポート別調停部の数を増加させるようにしたものであ
る。また、同一ポート内におけるプロトコル種別の増加
に応じて、第2及び第3のテーブルに記憶されるアドレ
ス情報の数、調停フラグ部の調停フラグ数、及び送信ポ
ート別調停部の数を増加させるようにしたものである。
また、受信フレームの送信の際に、送信ポート別調停部
に帯域保証機能を付加したものである。また、受信フレ
ームの送信の際に、送信ポート別調停部に帯域制限機能
を付加したものである。また、フレーム交換部にマルチ
キャストフレームの送信機能を付加したものである。ま
た、フレーム交換部にソフトウェアインタフェースを付
加したものである。また、共有メモリへのアクセス単位
を受信フレームの最大サイズ以上としたものである。ま
た、共有メモリへのアクセス単位を受信フレームの最大
サイズより小さいサイズとしたものである。
【0006】
【発明の実施の形態】以下、本発明を図面に基づいて詳
細に説明する。図1は、本発明に係るゲートウェイ装置
の要部構成を示すブロック図であり、100は宛先決定
部、111〜114は受信ポートを含むフレーム受信
部、121〜124は送信ポートを含むフレーム送信
部、130は共有バッファメモリ、200はフレーム交
換部、300は空きポインタ処理部である。
【0007】ここで、空きポインタ処理部300は、ネ
ットワークからのフレームデータの受信に先立ち、フレ
ーム受信部111〜114に任意のポインタ(共有バッ
ファメモリ130の最大アクセス単位の先頭アドレス)
情報を出力する。フレーム受信部111〜114は、フ
レームデータを受信すると、受信フレームを、宛先判定
部100で決定された宛先情報をもとに書き換え、書き
換えたフレームを空きポインタ処理部300から受け取
ったポインタ情報により指定される共有バッファメモリ
130のアドレスに順次書き込む。
【0008】そしてフレームの書き込み終了後、フレー
ム受信部はフレーム交換部200に対しフレームの交換
依頼を行う。フレーム交換部200ではその交換依頼時
にフレーム受信部から受け取ったポインタ情報をフレー
ム送信部121〜124に送る。フレーム送信部ではそ
のポインタ情報が示す共有バッファメモリ130のアド
レスからフレームデータを読み出しネットワークへ送信
する。フレーム送信部はフレームデータのネットワーク
への送信が終了すると、共有バッファメモリ130から
フレームを読み出したときのポインタ情報を空きポイン
タ処理部300に送る。そして、そのポインタ情報がフ
レーム受信部による次回の受信フレームの共有バッファ
メモリ130への書き込み時に使われる。
【0009】次に図2(a)はフレーム交換部200の
構成を示すブロック図である。フレーム交換部200
は、時分割受信制御部201、時分割送信制御部20
2、ポインタマップメモリセル203、終了ポインタ情
報テーブル204、先頭ポインタ情報テーブル205、
終了ポインタ更新部206、先頭ポインタ更新部20
7、調停フラグ部208、及び送信ポート別調停部20
9を有する。また、図2(b)は空きポインタ処理部3
00の構成を示すブロック図であり、空きポインタ処理
部300は、空きポインタメモリセル301、時分割供
給インタフェース302、時分割書込インタフェース3
03を有する。
【0010】図2(b)に示す空きポインタ処理部30
0は、単純なFIFO構造の空きポインタメモリセル3
01を有し、各フレーム受信部からの依頼により空きポ
インタメモリセル301の空きポインタを順に時分割供
給インタフェース302を介し各フレーム受信部に出力
する。フレーム受信部はその空きポインタを受信する
と、上述したようにそのポインタに相当する共有バッフ
ァメモリ130のアドレスに受信フレームを格納したの
ち、その空きポインタを受信済みポインタとして受信ポ
ート番号,送信ポート番号とともにフレーム交換部20
0に送りフレーム交換部200に入力させる。
【0011】図2(a)に示すフレーム交換部200の
終了ポインタ更新部206は、時分割受信制御部201
を介してフレーム受信部からその受信済みポインタ情報
を入力すると、そのフレーム受信部から入力した受信ポ
ート番号(受信元情報)と送信ポート番号(送信宛先情
報)に基づいて図3(a)に示す終了ポインタ情報テー
ブル204をアクセスし、現在の終了ポインタ情報(図
中の「142」)を取り出す。そしてこの終了ポインタ
情報をアドレスとしてポインタマップメモリセル203
(ポインタの交換用メモリ)をアクセスし、フレーム受
信部から入力している受信済みポインタ情報(図中の
「251」)を書き込むと同時に、終了ポインタ情報テ
ーブル204の該当終了ポインタ情報をフレーム受信部
から入力した受信済みポインタ情報に書き換える。
【0012】なお、図3(a)の終了ポインタ情報テー
ブル及び後述の図3(b)の先頭ポインタ情報テーブル
において、符号TP1〜TP4は4つのフレーム送信部
121〜124にそれぞれ内蔵される送信ポート#1〜
#4の各番号に対応するとともに、符号RP1〜RP4
は4つのフレーム受信部111〜114にそれぞれ内蔵
される受信ポート#1〜#4の各番号に対応し、送信ポ
ート及び受信ポートの数がそれぞれ4つのポートを有す
る場合、各テーブルには各送受信ポートの組合せ数16
(4×4)に対応して16個のデータが格納される。
【0013】ここで、図3(a)の例は、フレームを受
信しメモリ130に書き込んだ受信ポート#2から受信
済みポインタ情報「251」を入力し、その受信フレー
ムを送信ポート#4から送信させる例であり、この場
合、終了ポインタ情報テーブル204ではフレームを受
信した受信ポート#2の番号RP2と受信フレームが送
信される送信ポート#4の番号TP4とが交差するアド
レスが選択されてそのアドレスのデータ「142」がポ
インマップメモリセル203の格納アドレスとなり、こ
の格納アドレスに受信済みポインタ情報「251」が書
き込まれるとともに、終了ポインタ情報テーブル204
の上記アドレスに受信済みポインタ情報「251」が書
き込まれて更新される。
【0014】ところで、調停フラグ部208には、受信
ポート数と送信ポート数の組合せ数分の16個の調停フ
ラグが存在する。ここで、終了ポインタ情報テーブル2
04のポインタ情報の書き換えが終了すると、終了ポイ
ンタ更新部206は、16個の調停フラグのうち、フレ
ーム受信部からの送信・受信ポートの各番号の組合せに
基づいて指定される指定情報に対応した調停フラグを調
停フラグ部208にセットする。
【0015】ここで、送信ポートへのフレーム送信の可
否を調停する送信ポート別調停部209は送信ポートの
数だけ存在し、対応の調停フラグ部208に調停フラグ
がセットされると、送信ポート別調停部209は先頭ポ
インタ更新部207に対し該当送信ポートのフレーム送
信を指示する。すると、先頭ポインタ更新部207は、
図3(b)に示す先頭ポインタ情報テーブル205をア
クセスし、この先頭ポインタ更新部207の前記指定情
報(即ち、フレーム受信部からの送信・受信ポートの各
番号の組合せに基づいて指定される指定情報)に相当す
るアドレスから現在の先頭ポインタ情報(図中の「14
2」)を取り出す。そして、先頭ポインタ更新部207
はこの先頭ポインタ情報をアドレスとしてポインタマッ
プメモリセル203をアクセスし、そのアドレスに格納
されている前記終了ポインタ情報(図中の「251」)
を取り出し、時分割送信制御部202を介して先頭ポイ
ンタ情報として該当送信ポート(フレーム受信部から指
定された送信ポート)を有するフレーム送信部に送信す
るとともに、先頭ポインタ情報テーブル205の該当ア
ドレスの先頭ポインタ情報(「142」)を前記の先頭
ポインタ情報(「251」)に書き換える。
【0016】フレーム送信部では先頭ポインタ情報
(「251」)を受信すると、共有バッファメモリ10
3の前記先頭ポインタ情報で指定されるアドレスから受
信フレームを読み出して送信ポートを介し外部ネットワ
ークへ送信する。こうしてフレーム送信部によるフレー
ムの送信が終了すると、送信に使用された先頭ポインタ
情報は、上述したように空きポインタ処理部300に入
力されこれが時分割書込インタフェース303により空
きポインタメモリセル301の最後尾に書き込まれる。
【0017】ここで、先頭ポインタ情報テーブル205
が更新されたときにそのテーブル205の更新データ
と、図3(a)の終了ポインタ情報テーブル204の該
当アドレス(即ち、フレーム受信部からの送信・受信ポ
ートの各番号の組合せに基づき指定されるアドレス)の
データとの一致が検出されると、終了ポインタ更新部2
06は、キュー内(即ち、共有バッファメモリ130)
に滞留している未送信のフレームは無いと判断して、調
停フラグ部208部の該当調停フラグをクリアする。
【0018】なお、上述した終了ポインタ情報及び先頭
ポインタ情報の検索を行う場合、フレームのプロトコル
情報(フレーム種別またはプロトコル種別)を追加する
ことによりキューの数を簡単に増やすことが可能にな
る。即ち、プロトコル種別を付加する場合には、これに
応じて図3(a)に示す終了ポインタ情報テーブル20
4のポートTP,RPの数、図3(b)の先頭ポインタ
情報テーブル205のポートTP,RPの数、図2の調
停フラグ部208の数及び送信ポート別調停部209の
数をそれぞれ増加させることにより、キューの数を増加
させる。また、1つのポート内においてプロトコル種別
が増加すると、これに応じて同様に終了ポインタ情報テ
ーブル204のポートTP,RPの数、先頭ポインタ情
報テーブル205のポートTP,RPの数、調停フラグ
部208の数及び送信ポート別調停部209の数をそれ
ぞれ増加させることで、キューの数を増加させることが
できる。
【0019】次に図4は、送信されるフレームの帯域保
証制御の原理を示す図であり、図2のフレーム交換部2
00の送信ポート別調停部209に送信データ量カウン
タと帯域保証値テーブルを付加して構成したものであ
る。図4において、221〜224はそれぞれ対応の各
フレーム受信部で一定時間内に受信された例えばフレー
ムのデータ数を計数し送信サイズ情報として出力する上
述の送信データ量カウンタ、230は上述の帯域保証値
テーブル、231はポート時分割制御部、232は加算
部、233は比較部、241〜244は帯域保証情報ビ
ット、251〜254はアンド回路、260は更新選択
部である。この場合、各送受信ポート、またはプロトコ
ル要素(プロトコル種別)が付加された数分用意された
調停フラグ部208の各調停フラグに、帯域保証情報ビ
ット241〜244を付加して実現する。
【0020】送信フレームの帯域保証制御を行う場合
は、まずフレーム受信部からの交換依頼情報に含まれる
前記送信サイズ情報を、フレームの送信の都度、加算部
232で加算する。そして、比較部233は加算部23
2の加算値が帯域保証値テーブル230に設定されてい
る保証値を超えたか否かを判定する。ここで保証値を超
えた場合は更新選択部260において該当の帯域保証情
報ビットをクリアする。この場合、その帯域保証情報ビ
ットに対応して調停フラグがセットされていてもその調
停フラグは対応のアンド回路により送信ポート別調停部
209側への伝達が阻止されることから、受信フレーム
の優先的な送信は阻止される。一方、送信ポート別調停
部209では帯域保証情報ビット及び調停フラグがとも
にセットされていればそのキューからのみラウンドロビ
ンにより取り出し、先頭ポインタ更新部207に通知す
る。この結果、該当送信ポートを有するフレーム送信部
は共有バッファメモリ130から受信フレームを読み出
してネットワークへ送信する。なお、クリアタイマ部2
55は、送信データ量カウンタ221〜224を任意の
サイクルのサンプリング時間でクリアし、同一タイミン
グで帯域保証情報ビットをセットする。
【0021】次に図5は、送信されるフレームの帯域制
限の原理を示す図であり、図4とほぼ同様構成である
が、帯域保証情報ビット241〜244の代わりに帯域
制限情報ビット271〜274を用意し、かつ帯域保証
値テーブル230の代わりに帯域制限値テーブル270
を設けるようにしたものである。送信フレームの帯域制
限制御を行う場合は、まずフレーム受信部からの交換依
頼情報に含まれる前記送信サイズ情報をフレームの送信
のたび毎に加算部232で加算する。そして、比較部2
33はその加算値が帯域制限値テーブル270に設定さ
れている制限値を超えたか否かを判定する。ここで、制
限値を超えた場合は更新選択部260は該当の帯域制限
情報ビットをクリアする。これにより受信フレームの送
信が阻止される。また、送信ポート別調停部209は調
停フラグ部208に帯域制限情報ビットがセットされて
いる場合にはそのキューへの調停を行い、これにより受
信フレームが該当送信ポートから送信される。なお、ク
リアタイマ部255は、送信データ量カウンタ221〜
224を任意のサイクルのサンプリング時間でクリア
し、かつ同一タイミングで帯域制限情報ビットをセット
する。なお、図2のフレーム交換部200の構成に、図
4の帯域保証機能及び図5の帯域制限機能の双方を付加
するように構成してもよい。
【0022】次に図6(a)は、図2に示すフレーム交
換部200の構成に、受信フレームの1対N送信を行う
マルチキャスト機能を付加したものであり、基本的には
図1に示すフレーム送信部と同一動作を行う。図6
(a)において、280は内部マルチキャストポート制
御部である。マルチキャストフレームがフレーム受信部
で受信されて共有バッファメモリ130に格納され、か
つそのときの受信済みポインタ情報が同様に終了ポイン
タ更新部206によりポインタマップメモリセル203
に格納されると、そのポインタ情報の格納アドレスは、
終了ポインタ更新部206,調停フラグ部208,送信
ポート別調停部209の経路で先頭ポインタ更新部20
7に伝達される。この場合、先頭ポインタ更新部207
は、その格納アドレスにしたがってポインタマップメモ
リセル203から受信済みポインタ情報を読み出し時分
割送信制御部202を介し内部マルチキャストポート制
御部280に送って保持させる。内部マルチキャストポ
ート制御部280はこの保持した受信済みポインタ情報
に基づき、メモリ130のマルチキャストフレームを読
み出してその送信宛先を検出し調停フラグ部20の該当
調停フラグをセットする。この調停フラグ部208の調
停フラグのセットに基づき対応の送信ポート別調停部2
09により送信ポートが選択され、先頭ポインタ更新部
207及び時分割送信制御部202を介し該当送信ポー
トに選択の旨が通知される。選択された送信ポートを有
するフレーム送信部では、通常の先頭ポインタ情報テー
ブル205の代わりに内部マルチキャストポート制御部
280が保持している受信済みポインタ情報を読み出す
とともに、読み出したポインタ情報に基づき共有バッフ
ァメモリ130をアクセスしてマルチキャストフレーム
を読み出し、ネットワークに送信する。こうして1つの
送信ポートからマルチキャストフレームが送信される
と、そのフレームに含まれる次の送信宛先の送信ポート
から同一のマルチキャストフレームが送信される。
【0023】ここで、フレーム送信部を構成する送信ポ
ートには、後述の図6(b)に示すスコアボードが設け
られている。マルチキャストフレームを送信した送信ポ
ートは、送信が全て完了すると、自身のスコアボードの
送信未完了フラグをクリアする。そして、各送信ポート
がマルチキャストフレームを全て送信し、全ての送信未
完了フラグがクリアされると、スコアボードに格納され
ているマルチキャストフレームのポインタ情報が空きポ
インタ情報として空きポインタ処理部300に送られ空
きポインタ処理部300の最後尾に付加される。
【0024】図6(b)はスコアボードの一例である。
この場合、送信ポート#1、#2ではマルチキャストフ
レームの送信が完了し、送信ポート#3,#4はマルチ
キャストフレームの送信が未完了で「301」というマ
ルチキャストフレームのポインタ情報が送信ポート#
3,#4に滞留していることを示している。そして、送
信ポート#3,#4においてマルチキャストフレームの
送信が完了し、送信ポート#3,#4から送信完了とし
てポインタ情報「301」が返された時点でこのポイン
タ情報「301」は空きポインタとして空きポインタ処
理部300の空きポインタメモリセル301に格納され
る。なお、図2に示すフレーム交換部200の構成に、
このマルチキャスト機能の他、図4,図5の帯域保証機
能及び帯域制限機能の何れか一方を付加しても良く、さ
らに帯域保証機能及び帯域制限機能の双方を付加するよ
うにしても良い。
【0025】次に図7は、図2のフレーム交換部200
にソフトウェアインタフェースを付加した例を示す図で
あり、図2に示すフレーム交換部200の構成に、ソフ
トウェア送信インタフェース291,ソフトウェア受信
インタフェース292及び空きポインタ取得レジスタ2
93からなるソフトウェアインタフェースが付加された
例である。フレームがフレーム受信部で受信されて共有
バッファメモリ130に格納され、かつそのときの受信
済みポインタ情報が同様に終了ポインタ更新部206に
よりポインタマップメモリセル203に格納されると、
そのポインタ情報の格納アドレスは、終了ポインタ更新
部206,調停フラグ部208,送信ポート別調停部2
09の経路で先頭ポインタ更新部207に伝達される。
ここでその受信フレームが本装置宛の場合は、先頭ポイ
ンタ更新部207は、その格納アドレスにしたがってポ
インタマップメモリセル203から受信済みポインタ情
報を読み出し時分割送信制御部202を介しソフトウェ
ア受信インタフェース292へ送る。ここで、本装置の
図示しないCPUはプログラムの実行によりソフトウェ
ア受信インタフェース292から受信済みポインタ情報
を読み出し、その受信済みポインタ情報にしたがって共
有バッファメモリ130の受信フレームを読み出し、受
信フレームの処理を行う。
【0026】一方、本装置からネットワークを介し他の
装置宛にフレームを送信する場合は、空きポインタ処理
部300の空きポインタメモリセル301から空きポイ
ンタ情報が空きポインタ取得レジスタ293に格納され
る。この場合、上記CPUはプログラムの実行により空
きポインタ取得レジスタ293の空きポインタ情報を取
得し、共有バッファメモリ130のそのアドレスに直接
送信フレームを書き込み、その後ソフトウェア送信イン
タフェース291を介し、受信済みポインタ情報,受信
ポート番号及び送信ポート番号を時分割受信制御部20
1を経由して終了ポインタ更新部206に送る。
【0027】終了ポインタ更新部206では、ソフトウ
ェアの実行により送信された受信済みポイント情報等を
受信すると同様にその受信済みポイント情報をポインタ
マップメモリセル203に格納し、かつそのポインタ情
報の格納アドレスを調停フラグ部208,送信ポート別
調停部209の経路で先頭ポインタ更新部207に伝達
する。すると、先頭ポインタ更新部207はその格納ア
ドレスにしたがってポインタマップメモリセル203か
ら受信済みポインタ情報を読み出し、時分割送信制御部
202を介して送信ポート別調停部209により選択さ
れる該当送信ポートへ送信する。選択された送信ポート
を有するフレーム送信部では、共有バッファメモリ13
0の上記受信済みポインタ情報で指定されるアドレスか
ら受信フレームを読み出して送信ポートを介しネットワ
ークへ送信する。そして、受信フレームのネットワーク
への送信が終了すると、その受信済みポインタ情報はフ
レーム送信部から空きポインタ処理部300へ送られ、
時分割書込インタフェース303により、空きポインタ
メモリセル301の最後尾に書き込まれる。
【0028】なお、図2のフレーム交換部200に、こ
のソフトウェアインタフェース機能の他に、図6のマル
チキャスト機能,図4の帯域保証機能及び図5の帯域制
限機能の何れか一方を付加しても良く、さらにマルチキ
ャスト機能及び帯域保証機能の双方を付加しても良い。
また、マルチキャスト機能及び帯域制限機能の双方を付
加しても良く、帯域保証機能及び帯域制限機能の双方、
またはマルチキャスト機能,帯域制限機能及び帯域保証
機能の全てを付加するようにしても良い。
【0029】以上の説明は、共有バッファメモリ130
のアクセス単位を受信フレームの最大フレームサイズ
(本実施の形態では、1518バイト)より大きいもの
としていたが、メモリ130の使用効率を上げるために
アクセス単位を上記最大フレームサイズより小さい例え
ば256バイトとすることで、共有バッファメモリ13
使用効率を向上させることができる。この場合、
信済みポインタ情報にこの受信フレームの位置情報が付
加される。そして同一受信フレームの後続の受信済み
インタ情報がある場合は、図8に示すように先頭ポイン
タ更新部207から送信ポート別調停部209に調停保
持信号を出力して再調停を行わないように構成する。以
上のような構成を上記の図2〜図7に示した全ての構成
にそれぞれ付加することにより、上記の各機能(マルチ
キャスト機能、帯域制限機能及び帯域保証機能等)を実
現する際の共有バッファメモリ130の利用効率を向上
させることができる。
【0030】このように、1つの共有バッファメモリ1
30が各フレーム受信部及びフレーム送信部で共通に利
用できるため、装置の小型化が実現できる。また、共有
バッファメモリ130の利用効率を向上させることがで
きる。さらに、フレーム交換部200は1チップで実現
が可能となるため小型化され、かつQoS保証に必要な
キューの数の大量収容とそれによる帯域管理機能を実現
できる。
【0031】
【発明の効果】以上説明したように本発明によれば、フ
レームを受信するフレーム受信部と受信フレームを送信
するフレーム送信部との間に受信フレームを蓄積する共
有メモリを設けとともに、共有メモリをアクセスするア
ドレス情報をフレーム受信部とフレーム送信部との間で
リンクさせるようにしたので、共有メモリを複数のフレ
ーム受信部とフレーム送信部とで共通に使用できること
からメモリの利用効率が向上し、したがって装置の冗長
化を抑制できるとともに装置の小型化が可能になり、か
つ装置を柔軟に構成できる。また、従来装置のようなバ
ッファ交換調停機能を省略できるため、装置の高速化を
実現できる。
【図面の簡単な説明】
【図1】 本発明に係るゲートウェイ装置の要部構成を
示すブロック図である。
【図2】 ゲートウェイ装置内のフレーム交換部及び空
きポインタ処理部の構成を示すブロック図である。
【図3】 図2のフレーム交換部の終了ポインタ更新部
及び先頭ポインタ更新部の各更新動作を示す図である。
【図4】 図2のフレーム交換部に対し送信フレームの
帯域保証機能を付加した構成を示すブロック図である。
【図5】 図2のフレーム交換部に対し送信フレームの
帯域制限機能を付加した構成を示すブロック図である。
【図6】 図2のフレーム交換部に対し内部マルチキャ
スト機能を付加した構成を示すブロック図である。
【図7】 図2のフレーム交換部に対しソフトウェアイ
ンタフェースを付加した構成を示すブロック図である。
【図8】 送受されるフレームが蓄積される共有バッフ
ァメモリへのアクセス単位を最大フレームサイズより小
さくした場合のフレーム交換部の構成を示すブロック図
である。
【図9】 従来のゲートウェイ装置の構成を示すブロッ
ク図である。
【符号の説明】 100…宛先決定部、111〜114…フレーム受信
部、121〜124…フレーム送信部、130…共有バ
ッファメモリ、200…フレーム交換部、300…空き
ポインタ処理部、203…ポインタマップメモリセル、
204…終了ポインタ情報テーブル、205…先頭ポイ
ンタ情報テーブル、206…終了ポインタ更新部、20
7…先頭ポインタ更新部、208…調停フラグ部、20
9…送信ポート別調停部、221〜224…送信データ
量カウンタ、230…帯域保証値テーブル、232…加
算部、233…比較部、241〜244…帯域保証情報
ビット、260…更新選択部、270…帯域制限値テー
ブル、271〜274…帯域制限情報ビット、280…
内部マルチキャストポート制御部、291…ソフトウェ
ア送信インタフェース、292…ソフトウェア受信イン
タフェース、293…空きポインタ取得レジスタ、30
1…空きポインタメモリセル。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H04L 12/56 H04L 12/28

Claims (9)

    (57)【特許請求の範囲】
  1. 【請求項1】 ネットワークから受信した受信フレーム
    の宛先を決定する宛先決定部と、前記ネットワークから
    フレームを受信するとともにこの受信フレームを宛先決
    定部により決定された宛先に書き換えて出力する受信ポ
    ートを含む複数のフレーム受信部と、前記フレーム受信
    部から出力されるフレームをネットワークに送信する送
    信ポートを含む複数のフレーム送信部とを備えたゲート
    ウェイ装置において、 複数のフレーム受信部からのフレームを格納する共有メ
    モリと、 フレーム受信部のフレーム受信に先立ち共有メモリの空
    きアドレス情報をフレーム受信部に通知し受信フレーム
    を共有メモリの空きアドレスに格納させる空きアドレス
    処理部と、 フレーム受信部による受信フレームの格納後、前記フレ
    ーム受信部からの交換依頼時に前記受信フレームが格納
    された共有メモリのアドレスを示す受信済みアドレス情
    報をフレーム受信部から入力して前記宛先を示すフレー
    ム送信部に通知し、共有メモリに格納されている受信フ
    レームをネットワークに送信させるフレーム交換部とを
    備え、空きアドレス処理部は、前記受信フレームの送信
    後にフレーム送信部から通知されるアドレス情報を空き
    アドレスとして処理し、フレーム受信部に前記空きアド
    レス情報として通知するとともに、 前記フレーム交換部は、 フレーム受信部からの前記受信済みアドレス情報が記憶
    される第1のテーブルと、 受信ポートの数と送信ポートの数の組合せ数に相当する
    第1の数の前記受信済みアドレス情報が終了アドレス情
    報として記憶可能な第2のテーブルと、 前記第1の数の前記受信済みアドレス情報が先頭アドレ
    ス情報として記憶可能な第3のテーブルと、 前記第1の数の調停フラグを有し、送信ポートに対する
    フレーム送信の調停を行う調停フラグ部と、 調停フラグ部に調停フラグがセットされると前記宛先を
    示す対応の送信ポート へ受信フレームの送信を指示する
    送信ポート別調停部と、 前記交換依頼時にフレーム受信部から前記受信済みアド
    レス情報とともに送られる受信ポート及び送信ポートの
    各番号を受信すると、受信した受信ポート及び送信ポー
    トの各番号に基づく指定情報を求め、前記第2のテーブ
    ルの前記指定情報で示されるアドレスから終了アドレス
    情報を検出し、前記第1のテーブルの前記終了アドレス
    情報で示されるアドレスに前記受信済みアドレス情報を
    格納し、かつ前記第2のテーブルの終了アドレス情報を
    前記受信済みアドレス情報に書き換える終了アドレス更
    新部と、 前記送信ポート別調停部からの送信指示を入力すると、
    前記第3のテーブルの前記指定情報で示されるアドレス
    から先頭アドレス情報を検出し、前記第1のテーブルの
    前記先頭アドレス情報で示されるアドレスから前記受信
    済みアドレス情報を取り出して前記宛先を示すフレーム
    送信部に送信し共有メモリの受信フレームを送信ポート
    から送信させるとともに、前記第3のテーブルの先頭ア
    ドレス情報を前記受信済みアドレス情報に書き換える先
    頭アドレス更新部と を備えた ことを特徴とするゲートウ
    ェイ装置。
  2. 【請求項2】 請求項1において、受信ポート及び送信ポートの数の増加に応じ、前記第2
    及び第3のテーブルに記憶可能なアドレス情報の数、前
    記調停フラグ部の調停フラグ数、及び前記送信ポート別
    調停部の数を増加させるようにした ことを特徴とするゲ
    ートウェイ装置。
  3. 【請求項3】 請求項1または請求項2において、同一ポート内におけるプロトコル種別の 増加に応じ
    前記第2及び第3のテーブルに記憶されるアドレス情報
    の数、前記調停フラグ部の調停フラグ数、及び前記送信
    ポート別調停部の数を増加させるようにしたことを特徴
    とするゲートウェイ装置。
  4. 【請求項4】 請求項1ないし請求項3の何れかの請求
    において、前記送信ポート別調停部は、フレーム受信部で一定時間
    内に受信されたデータ数を計数し送信サイズ情報として
    出力するカウンタと、送信フレームの帯域を保証する保
    証値が格納される帯域保証値テーブルとを有するととも
    に、前記調停フ ラグ部は前記帯域の保証の有無を識別す
    るための帯域保証情報ビットを有し、 前記送信ポート別調停部は、前記送信サイズ情報をフレ
    ームの送信の都度加算し、加算結果が帯域保証値テーブ
    ルの保証値を超えた場合に帯域保証情報ビットをクリア
    するとともに、帯域保証情報ビットがセットされている
    調停フラグ部がある場合は前記先頭アドレス更新部に対
    し対応の送信ポートへの受信フレームの送信を指示する
    ことを特徴とするゲートウェイ装置。
  5. 【請求項5】 請求項ないし請求項4の何れかの請求
    項において、 前記送信ポート別調停部は、フレーム受信部で一定時間
    内に受信されたデータ数を計数し送信サイズ情報として
    出力するカウンタと、送信フレームの帯域を制限する
    値が格納される帯域制限値テーブルとを有するととも
    に、前記調停フラグ部は前記帯域の制限の有無を識別す
    るための帯域制限情報ビットを有し、 前記送信ポート別調停部は、前記送信サイズ情報をフレ
    ームの送信の都度加算し、加算結果が帯域制限値テーブ
    ルの制限値を超えた場合に帯域制限情報ビットをクリア
    するとともに、帯域制限情報ビットがクリアされている
    調停フラグ部がある場合は前記先頭アドレス更新部に対
    し対応の送信ポートへの受信フレームの送信指示を行わ
    ないようにしたことを特徴とするゲートウェイ装置。
  6. 【請求項6】 請求項ないし請求項5の何れかの請求
    項において、前記フレーム交換部は、 受信フレームの1対N(Nは2以上の整数)送信を行う
    内部マルチキャストポート制御部と、 フレーム受信部によるマルチキャストフレームが受信さ
    れ共有メモリに格納された後、フレーム受信部からの交
    換依頼に基づき前記受信済みアドレス情報を前記内部マ
    ルチキャストポート制御部に伝達する伝達手段と を備
    え、前記マルチキャストポート制御部は、伝達手段によ
    り伝達された受信済みアドレス情報を受信するとこの受
    信済みアドレス情報を記憶保持し、かつこの受信済みア
    ドレス情報に基づいて共有メモリのマルチキャストフレ
    ームを読み出し、このマルチキャストフレームから送信
    宛先を検出して該当する調停フラグをセットする一方、
    前記送信ポート別調停部は調停フラグのセットに基づき
    対応の送信ポートを選択し、選択された送信ポートを有
    するフレーム送信部では内部 マルチキャストポート制御
    部が保持している受信済みアドレス情報に基づき共有メ
    モリのマルチキャストフレームを読み出し送信する こと
    を特徴とするゲートウェイ装置。
  7. 【請求項7】 請求項ないし請求項6の何れかの請求
    項において、 前記フレーム交換部は、ソフトウェア送信インタフェースと、ソフトウェア受信
    インタフェースと、空きアドレス処理部から空きアドレ
    ス情報を取得するレジスタとからなるソフトウェアイン
    タフェースを備えるとともに、 フレーム受信部で受信され共有メモリに格納された受信
    フレームが自装置宛の受信フレームの場合は前記ソフト
    ウェア受信インタフェースを介して受信済みアドレス情
    報を入力するとともに、入力した受信済みアドレス情報
    に基づき共有メモリの受信フレームを入力し処理する第
    1のソフトウェア処理手段と、 前記レジスタの空きアドレス情報に応じた共有メモリの
    アドレスに自装置の送信データを格納するとともに、前
    記空きアドレス情報を受信済みアドレス情報として前記
    ソフトウェア送信インタフェースを介しフレーム送信部
    に伝達し、前記フレーム送信部から共有メモリの前記送
    信データを送信させる第2のソフトウェア処理手段と
    備えた ことを特徴とするゲートウェイ装置。
  8. 【請求項8】 請求項ないし請求項7の何れかの請求
    項において、前記共有メモリへのアクセス単位を1回の受信で受信し
    た受信フレームの最大サイズ以上とした ことを特徴とす
    るゲートウェイ装置。
  9. 【請求項9】 請求項1ないし請求項7の何れかの請求
    項において、 前記共有メモリへのアクセス単位を1回の受信で受信し
    た受信フレームの最大サイズより小さいサイズとした
    合は、前記受信済みアドレス情報に前記受信フレームの
    前記アクセス単位毎の位置情報を付加するとともに、付
    加された前記位置情報に基づき同一受信フレームの後続
    の受信済みアドレス情報があると判断したときには、前
    記先頭アドレス更新部から前記送信ポート別調停部へ調
    停保持信号を出力して対応の送信ポートへの送信指示を
    保持させることにより、前記調停フラグのセットに基づ
    く前記送信ポート別調停部の再調停を阻止することを特
    徴とするゲートウェイ装置。
JP17447498A 1998-06-22 1998-06-22 ゲートウェイ装置 Expired - Lifetime JP3044653B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17447498A JP3044653B2 (ja) 1998-06-22 1998-06-22 ゲートウェイ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17447498A JP3044653B2 (ja) 1998-06-22 1998-06-22 ゲートウェイ装置

Publications (2)

Publication Number Publication Date
JP2000013438A JP2000013438A (ja) 2000-01-14
JP3044653B2 true JP3044653B2 (ja) 2000-05-22

Family

ID=15979124

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17447498A Expired - Lifetime JP3044653B2 (ja) 1998-06-22 1998-06-22 ゲートウェイ装置

Country Status (1)

Country Link
JP (1) JP3044653B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7447201B2 (en) * 2003-02-07 2008-11-04 Fujitsu Limited Multicasting in a high-speed switching environment
DE102004038211A1 (de) * 2004-08-05 2006-03-16 Robert Bosch Gmbh Botschaftsverwalter und Verfahren zur Steuerung des Zugriffs auf Daten eines Botschaftsspeichers eines Kommunikationsbausteins
US8370557B2 (en) * 2008-12-19 2013-02-05 Intel Corporation Pseudo dual-port SRAM and a shared memory switch using multiple memory banks and a sideband memory

Also Published As

Publication number Publication date
JP2000013438A (ja) 2000-01-14

Similar Documents

Publication Publication Date Title
US6307789B1 (en) Scratchpad memory
USRE44151E1 (en) Switching ethernet controller
EP0365731B1 (en) Method and apparatus for transferring messages between source and destination users through a shared memory
US6167054A (en) Method and apparatus providing programmable thresholds for full-duplex flow control in a network switch
KR0169248B1 (ko) 패킷 상호 연결망에서의 메시지 송신 장치 및 메시지 송신 제어방법
US6487202B1 (en) Method and apparatus for maximizing memory throughput
JP2001511978A (ja) ネットワークスイッチ内のブロックされた出力キューに関するパケットを選択的に廃棄するための方法および装置
US6594270B1 (en) Ageing of data packets using queue pointers
US5347514A (en) Processor-based smart packet memory interface
AU2003234641A1 (en) Inter-chip processor control plane
US6732206B1 (en) Expanded addressing for traffic queues and prioritization
EP0551789A1 (en) Apparatus for recovering lost buffers in a data processing system
WO1999029071A1 (en) Resource sharing
US6996737B2 (en) System and method for delayed increment of a counter
US5930261A (en) Bus protocol
JP3044653B2 (ja) ゲートウェイ装置
CN117499351A (zh) 报文转发装置及方法、通信芯片及网络设备
JP2001024661A (ja) マルチキャスト方式とその交換方法
US7620702B1 (en) Providing real-time control data for a network processor
US5875299A (en) disk access apparatus for performing a stride processing of data
KR0169904B1 (ko) 고속 비동기식 전송모드 스위치
JP2003298601A (ja) パケット並替装置、オーバーフロー処理方法、プログラム、及び記憶媒体
JP3631950B2 (ja) 通信装置
JP4068263B2 (ja) セル送信回路
KR100243414B1 (ko) 가상연결단위의 큐잉장치 및 방법