DK176242B1 - Modtageenhed til et datatransmissionssystem - Google Patents

Description

i DK 176242 B1

Opfindelsen angår en modtageenhed til et datatransmissionssystem, hvor transmitterede datasignaler ledsages af overhead-signaler, og hvor modtageenheden omfatter processororganer med en eller flere processorer til bearbejdning 5 af de nævnte overhead-signaler samt lagerorganer af RAM-type, hvori processororganerne kan lagre de data, som opnås ved bearbejdning af overhead-signalerne.

Når data transmitteres fra et sted til et andet, vil de egentlige data være ledsaget af såkaldt overhead-10 information, der benyttes til at styre og administrere hele transmissionssystemet. Overhead-informationen vil i hver dataramme bestå af et antal bit eller bytes, som hver især har en bestemt betydning og i den aktuelle datastruktur er benævnt med en bestemt betegnelse (f.eks. V5, J2 15 eller N2).

I en modtager (som kan være en del af en regenerator eller en multiplekser), som modtager de transmitterede data, skal denne overhead-information behandles, og hver af de nævnte bit eller bytes skal fortolkes separat og resulta-20 tet anvendes i overensstemmelse med funktionen af den pågældende bit eller byte.

Typisk vil der i en modtager være tale om et meget stort antal forskellige overhead-bit, som på denne måde skal behandles, og desuden vil modtageren som oftest parallelt 25 modtage et stort antal kanaler, som hver indeholder overhead-information af samme type, altså f.eks. en J2-byte for hver kanal. Selv de overhead-bytes, der ikke ankommer parallelt, vil ofte ankomme så hurtigt efter hinanden, at en enkelt processor ikke kan nå at behandle den ene, før 30 den næste ankommer. Da overhead-signalerne som nævnt skal behandles og fortolkes hver for sig, skal man i princippet DK 176242 B1 2 have en processor pr. kanal og pr. overhead-type. Dette giver naturligvis et meget stort antal processorer.

Da disse processorer i princippet vil køre uafhængigt af hinanden, vil det desuden være meget vanskeligt at koordi-5 nere deres anvendelse af et fælles RAM-lager, idet det vil give problemer, når flere processorer samtidigt forsøger at få access til RAM-lageret. Som følge deraf må hver processor have sit eget RAM-lager, hvilket naturligvis optager megen plads på den chip, hvor kredsløbet er implemen-10 teret. Dette er især et problem, når kredsløbet implementeres på et kundedesignet ASIC-kredsløb, hvor pladsen er ekstra kostbar. De designværktøjer, som anvendes ved design af sådanne ASIC-kredsløb, vil altid forsøge at placere f.eks. et RAM-lager så tæt som muligt ved den tilhøren-15 de processor for at undgå mange og lange ledningsforbindelser, og de mange RAM-lagre vil derfor optage plads netop der, hvor pladsen er mest kostbar. Netop de mange ledningsforbindelser gør det desuden umuligt at flytte de mange RAM-lagre uden for kredsløbet.

20 Hvis der er tale om en terminalmultiplekser, vil der yderligere skulle genereres og afsendes et tilsvarende antal overhead-informationer, hvorved antallet af processorer og RAM-lagre fordobles.

Opfindelsen gør det muligt at anvende en fælles processor 25 til at håndtere alle eller i hvert fald de fleste over-headsignaler. Når der anvendes en fælles processor, kan de mange RAM-lagre også kombineres til et enkelt, fælles RAM-lager, og dette kan endvidere placeres eksternt, da der nu er langt færre ledningsforbindelser.

30 Dette opnås ifølge opfindelsen ved, at der desuden mellem de indkommende overhead-signaler og processororganerne findes et bufferkredsløb, hvori overhead-signalerne før DK 176242 B1 3 deres behandling midlertidigt kan anbringes, og hvorfra processororganerne kan hente signalerne, efterhånden som processororganerne er klar til at behandle signalerne.

Når overheadsignalerne først lagres midlertidigt i buffer-5 kredsløbet, hvorefter processororganerne kan afhente dem og behandle dem serielt, uanset deres ankomsttidspunkt, bliver det muligt for en enkelt eller nogle få processorer at nå at behandle alle overheadsignalerne, blot den er hurtig nok til, at den i middel kan nå at behandle dem al-10 le. Således skal alle overheadtyper fra hver kanal i f.eks. et SDH-system i princippet kunne behandles inden for 125 som er varigheden af en STM-1 ramme, bortset fra at visse signaler dog kun kommer i hver fjerde ramme.

I kravene 2-4 er angivet hensigtsmæssige udførelsesformer 15 for opfindelsen, hvor der anvendes hhv. en enkelt processor og et enkelt RAM-lager, og hvor sidstnævnte kan placeres uden for den integrerede kreds, hvor processoren er anbragt.

Når bufferkredsløbet desuden, som angivet i krav 5, har 20 indikator signaler, som indikerer, når der er modtaget nye overheadsignaler, bliver det lettere for processoren at fastlægge den rækkefølge, hvori den vil behandle dem. Dette lettes yderligere ved hjælp af prioriteringskredsløbet i krav 6.

25 Der kan i visse tilfælde forekomme overheadsignaler, som skal behandles straks, og som derfor ikke kan vente på, at de kommer med i processorens behandlingsrækkefølge. Det kan f.eks. gælde visse oplysninger om pointerjusteringer, som skal benyttes straks i forbindelse med desynkronise-30 ring af de modtagne datasignaler. Disse udvalgte overheadsignaler kan så, som angivet i krav 7, tilføres direkte til særskilte processororganer. Disse processorer kan, som DK 176242 B1 4 angivet i krav 8, have egne RAM-lagre, der, da de vil kunne være relativt små, eventuelt kan anbringes på det integrerede kredsløb, hvor også processororganerne er anbragt.

Når kredsløbet benyttes i forbindelse med f.eks. terminal-5 multipleksere, skal der både modtages og afsendes overhea-dinformation, og bufferkredsløbet kan derfor, som angivet i krav 9, være indrettet til at håndtere overheadsignaler både til og fra processororganerne, idet disse så også kan generere de overheadsignaler, der skal afsendes fra enhe-10 den.

Opfindelsen vil nu blive beskrevet nærmere i det følgende under henvisning til tegningen, hvor fig. 1 viser, hvorledes en STM-1 ramme i et SDH-system er opbygget, 15 fig. 2 viser, hvordan 3 TUG'ere multiplekses ind i en VC-4, fig. 3 viser, hvordan TU-12'ere og TUG-2'ere multiplekses ind i en TUG-3, fig. 4 viser sammenkædningen af VC-12'ere fra 4 på hinan-20 den følgende VC-4'ere, fig. 5 mere detaljeret viser strukturen fra fig. 4, og.

fig. 6 viser opbygningen af et kredsløb ifølge opfindelsen.

Et Synkront Digitalt Hierarki (SDH) er et digitalt trans-25 missionssystem, som f.eks. anvendes i forbindelse med overføring af et stort antal telefonkanaler mellem knudepunkter i et telekommunikationsnetværk.

DK 176242 B1 5 SDH-signaler er ligesom mange andre signaler, der transmitteres i telekommunikationsnetværk, en seriel strøm af logiske l'er og O'er, der kan opdeles i en sekvens af bytes på hver 8 bit. Signalerne er strukturerede således, at 5 den transmitterede bitstrøm kan underopdeles i et antal kanaler til forskellige anvendelser. Den grundliggende struktur for et SDH-signal er et såkaldt Synkront Transport-Modul på niveau 1 (STM-1), som er vist på fig. 1, hvoraf det fremgår, at STM-l-signalet kan illustreres som 10 en ramme 1 med 9 rækker og 270 bytes i hver række. Signalerne transmitteres en række af gangen med den øverste række først, og hver række transmitteres fra venstre mod højre. Hver byte transmitteres med den mest betydende bit først.

15 Som det fremgår af figuren, benyttes de 9 første bytes 2 i hver række af SDH-systemet selv til hhv. overhead 4,6 og pointere 5. De resterende 261 bytes 3 i hver række udgør SDH-systemets transportkapacitet, idet en del heraf dog også anvendes til overhead. STM-1-rammen transmitteres 20 8000 gange pr. sekund, svarende til at hver ramme varer 125 ps, og da hver ramme indeholder 9 rækker på hver 270 bytes å 8 bytes, er datahastigheden således 155,520 MBit/s. De 125 ps svarer til samplingstiden i en digital telefonkanal. En telefonkanal er digitaliseret med 8 bit, 25 og det betyder, at hver byte i et STM-1-signal kan være en telefonkanal.

Transportkapaciteten på de 9 rækker å 261 bytes udgør en såkaldt virtuel container, der benævnes VC-4. Ofte benyttes SDH-systemet til at transportere f.eks. PDH-signaler, 30 og i så fald kan en VC-4 f.eks. indeholde en PDH-kanal på 140 MBit/s, eller den kan underopdeles i et antal mindre virtuelle containere. Den kan f.eks. indeholde 3 VC-3 med hver en PDH-kanal på 34 MBit/s eller 63 VC-12 med hver en DK 176242 B1 6 PDH-kanal på 2 MBit/s. For hver af disse signaltyper er der defineret en indføjningsstruktur, en såkaldt mapping, som angiver, hvordan signalet skal udfylde den tildelte plads i rammen.

5 På fig. 2 er således vist, hvorledes 3 VC-3 containere kan mappes ind i en VC-4. Dette sker ved, at VC-4 underopdeles i 3 enheder benævnt TUG-3, som hver kan indeholde en VC-3.

Som det ses, bruges de tre første søjler til overhead og udfyldningsbytes, medens de tre TUG-3 enheder er multi-10 pleksede i de resterende søjler.

Hvis der skal overføres 2 MBit/s-kanaler, vil hver TUG-3 i stedet for en VC-3 indeholde 7 TUG-2 enheder, som hver især igen er opdelt i 3 TU-12 enheder. Det fremgår af fig.

3, hvordan TU-12'erne og TUG-2'erne multiplekses i TUG-3.

15 Det fremgår ligeledes, at hver TU-12 består af 4 søjler å 9 bytes i hver SDH-ramme, altså i alt 36 bytes for hver 125 I princippet kunne der altså være en VC-12 i hver TU-12; men for bedre at kunne udnytte pladsen til overheadinfor-20 mation gør man i praksis det, at man sammenkæder TU-12'erne (dvs. 36 bytes) i 4 på hinanden følgende VC-4 containere. På denne måde kan hver byte, som er beregnet til overhead, benyttes til forskellige overheadinformationer, som hver især så til gengæld kun overføres i hver fjerde 25 VC-4. Denne sammenkædning er vist på fig. 4.

På fig. 5 er denne struktur nærmere vist. I betegner de bit, som anvendes til den egentlige information, dvs. telefonkanalerne. R betegner bit, som er indlagt for at få bitantallet til at gå op, når man mapper 2 MBit/s kanalen 30 ind i VC-12'eren. Disse bit betegnes udfyldningsbit eller "stuf fingbit". Hvis en hel byte udelukkende består af udfyldningsbit, kan man tale om en udfyldningsbyte.

DK 176242 B1 7

De øvrige betegnelser er forskellige overheadinformatio-ner, og det er dem, der er relevante i forbindelse med opfindelsen, der angår behandlingen af sådanne overheadin-formationer i et modtagekredsløb. På figuren er f.eks.

5 vist overheadbytes med betegnelserne V5, J2, Z6 og Z7, samt bytes hvor kun nogle bit indeholder overheadinforma-tion. Som nævnt ovenfor vil netop disse overheadinformati-oner kun blive overført i hver fjerde VC-4, dvs. for hver 500 psek, hvorimod andre overheadsignaler vil blive over-10 ført hver gang, dvs. for hver 125 psek.

På fig. 6 er vist, hvorledes et kredsløb ifølge opfindelsen kan være opbygget. Øverst på figuren er vist det snit 20, hvorfra signalerne modtages eller hvortil de sendes. Bufferkredsløbene 21 står i forbindelse med snittet 20 med 15 pile i begge retninger, idet der både kan modtages og afsendes overheadsignaler. Et prioriteringskredsløb 22 afsøger løbende bufferkredsløbene for at se, om der er ankommet nye overheadinformationer, som så kan viderebefordres til processoren 23. Også forbindelserne mellem bufferne 21 20 og prioriteringskredsløbet 22 er dobbeltrettede for at kunne håndtere information i begge retninger. Som bufferkredsløb kan derfor anvendes en 4-port RAM, idet der skal være to indgange og to udgange. Når bufferkredsløbene modtager f.eks. en ny overheadbyte, vil der ud for dens plads 25 blive sat en indikeringsbit som tegn på, at der nu er information klar til afhentning. Næste gang prioriteringskredsløbet 22 så i sin prioriterede afsøgning støder på en indikeringsbit, som er sat, kan den, hvis processoren er klar, sende informationen videre til processoren og deref-30 ter igen nulstille indikeringsbitten.

Det skal bemærkes, at da visse overheadbytes som ovenfor nævnt kun sendes i hver fjerde VC-4, kan en og samme byte DK 176242 B1 8 i bufferkredsløbene altså i disse tilfælde benyttes til fire forskellige typer overheadbytes.

Processoren 23 står via interfacekredsløbet 24 i forbindelse med et RAM-lager 25, hvori den kan lagre sine bereg-5 ningsresultater, herunder mellemresultater. Disse resultater, som jo fremkommer ved behandling af overheadsignaler-ne, kan herefter benyttes til via styrekredsløbet at styre forskellige processer i modtagekredsløbet, alt afhængigt af betydningen af den enkelte overheadbyte.

10 Da kredsløbet også kan anvendes i f.eks. en terminalmulti-plekser, hvor der både skal modtages og afsendes overhea-dinformation, er hele kredsløbet i princippet dobbeltrettet. Processoren 23 kan således ved hjælp af data i RAM-lageret 25 beregne overheadbytes, som via prioriterings-15 kredsløbet 22 placeres i bufferne 21, hvorefter de er klar til afsendelse på det rette tidspunkt i forhold til SDH-systemet.

Det er bufferne 21 der sammen med prioriteringskredsløbet 22 gør det muligt for en enkelt processor 23 at kunne nå 20 at håndtere alle overheadsignalerne, hvoraf mange kan ankomme samtidigt eller meget tæt på hinanden. Det skal i denne forbindelse bemærkes, at snittet 20 kan være forbundet til adskillige SDH-kanaler, hvilket betyder, at der kan ankomme flere overheadbytes af samme type samtidigt, 25 og uden bufferkredsløbet 21 ville det derfor ikke være muligt for en enkelt processor at behandle dem alle.

Selv om der er blevet beskrevet og vist en foretrukket udførelsesform for nærværende opfindelse, er opfindelsen ik-30 ke begrænset til denne, men kan også antage andre udførel- DK 176242 B1 9 sesformer inden for det, der angives i de efterfølgende krav.

Claims (9)

1. Modtageenhed til et datatransmissionssystem, hvor transmitterede datasignaler ledsages af overhead- 5 signaler, og hvor modtageenheden omfatter processororganer med en eller flere processorer til bearbejdning af de nævnte overhead-signaler samt lagerorganer af RAM-type, hvori processororganerne kan lagre de data, som opnås ved bearbejdning af overhead-signalerne, kendeteg-10 net ved, at der desuden mellem de indkommende overhead-signaler og processororganerne findes et bufferkredsløb, hvori overhead-signalerne før deres behandling midlertidigt kan anbringes, og hvorfra processororganerne kan hente signalerne, efterhånden som processororganerne 15 er klar til at behandle signalerne.

2. Modtageenhed ifølge krav 1, kendetegnet ved, at de nævnte lagerorganer af RAM-type udgøres af et enkelt RAM-lager, som er fælles for de nævnte processororganer .

3. Modtageenhed ifølge krav 1 eller 2, kendetegnet ved, at processororganerne er placeret på et integreret kredsløb, og at de nævnte lagerorganer af RAM-type er anbragt uden for det integrerede kredsløb.

4. Modtageenhed ifølge krav 1-3, kendetegnet 25 ved, at processororganerne udgøres af en enkelt processor.

5. Modtageenhed ifølge krav 1-4, kendetegnet ved, at bufferkredsløbet for hvert overheadsignal, som det midlertidigt kan opbevare, desuden har et indikator- 30 signal, som kan indikere, at bufferkredsløbet har modta- 11 DK 176242 B1 get et overheadsignal, som endnu ikke er afhentet af processororganerne .

6. Modtageenhed ifølge krav 5, kendetegnet ved, at der desuden findes et prioriteringskredsløb, som 5 er indrettet til at afsøge buffer-kredsløbets indikatorsignaler for information om modtagne overheadsignaler i en forud bestemt prioriteringsrækkefølge og til, når der konstateres et modtaget, men ikke afhentet overheadsignal, at overføre dette til processororganerne for bear-10 bejdning.

7. Modtageenhed ifølge krav 1-6, kendetegnet ved, at der endvidere findes andre processororganer, som er indrettet til at behandle visse udvalgte overheadsignaler, samt midler, som kan overføre disse udvalgte over- 15 headsignaler direkte til de nævnte andre processororganer uden om bufferkredsløbet, straks når de modtages af modtageenheden .

8. Modtageenhed ifølge krav 7, kendetegnet ved, at de nævnte andre processororganer har tilhørende

20 RAM-lagre, som er placeret på samme integrerede kredsløb som processororganerne.

9. Modtageenhed ifølge krav 1-8, hvor enheden desuden omfatter sendeorganer, kendetegnet ved, at bufferkredsløbet endvidere er indrettet til at kunne modtage 25 overheadsignaler fra processororganerne i en af disse bestemt rækkefølge og opbevare signalerne midlertidigt med henblik på, at de efterfølgende kan afsendes fra enheden i en anden på forhånd bestemt rækkefølge. 30