[go: up one dir, main page]

JP3178949B2 - Ａｔｍスイッチ方式 - Google Patents

Ａｔｍスイッチ方式

Info

Publication number
JP3178949B2
JP3178949B2 JP24524493A JP24524493A JP3178949B2 JP 3178949 B2 JP3178949 B2 JP 3178949B2 JP 24524493 A JP24524493 A JP 24524493A JP 24524493 A JP24524493 A JP 24524493A JP 3178949 B2 JP3178949 B2 JP 3178949B2
Authority
JP
Japan
Prior art keywords
atm
switch
cell
bit
switch element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP24524493A
Other languages
English (en)
Other versions
JPH07107093A (ja
Inventor
秀壽 花岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP24524493A priority Critical patent/JP3178949B2/ja
Priority to US08/313,894 priority patent/US5583858A/en
Priority to EP19940307209 priority patent/EP0652685B1/en
Priority to DE1994634958 priority patent/DE69434958T2/de
Priority to EP20070104202 priority patent/EP1802054A3/en
Publication of JPH07107093A publication Critical patent/JPH07107093A/ja
Application granted granted Critical
Publication of JP3178949B2 publication Critical patent/JP3178949B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/25—Routing or path finding in a switch fabric
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/111—Switch interfaces, e.g. port details
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/113—Arrangements for redundant switching, e.g. using parallel planes
    • H04L49/118—Address processing within a device, e.g. using internal ID or tags for routing within a switch
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/20—Support for services
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/25—Routing or path finding in a switch fabric
    • H04L49/256—Routing or path finding in ATM switching fabrics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3009—Header conversion, routing tables or routing tags
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/50—Overload detection or protection within a single switching element
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478—Provisions for broadband connections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5647—Cell loss
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5651—Priority, marking, classes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/15—Interconnection of switching modules
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/45—Arrangements for providing or supporting expansion

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、Ｂ−ＩＳＤＮの基幹技
術となるＡＴＭ（非同期転送モード）のＡＴＭスイッチ
方式に関する。近年、多種多様で低速から高速に亘る情
報通信が行われており、情報伝送の制御を行う交換機の
負荷軽減と通信モードの統合を行うに際して、ＡＴＭの
技術が有力視されている。このＡＴＭの技術では、ＡＴ
Ｍセルを高速に且つ簡単にスイッチさせるためのＡＴＭ
スイッチ方式が要望されている。
【０００２】
【従来の技術】従来のＡＴＭスイッチ方式では、図３９
に一例として示されるように、ＡＴＭセルのスイッチを
行うためのＡＴＭのスイッチエレメントと、到着したＡ
ＴＭセルのヘッダの情報（６つのパラメータＧＦＣ，Ｖ
ＰＩ，ＶＣＩ，ＰＴ，ＣＬＰ，ＨＥＣを含む）からＡＴ
Ｍセルをスイッチさせるのに必要な情報を加工してスイ
ッチエレメントに供給するための回線対応部とを備えて
いる。つまり、ＡＴＭのスイッチエレメントにおいてＡ
ＴＭセルをスイッチさせるには、ＡＴＭセルのヘッダの
情報を用いてスイッチする必要があった。
【０００３】
【発明が解決しようとする課題】上述した従来の方式で
は、ＡＴＭセルのヘッダの情報である制御情報とアドレ
ス情報をそのまま使用すると、制御情報量が少なく、ま
た、単一のアドレスしか設定できないため、ＡＴＭセル
をスイッチさせるには制御が複雑になるといった問題が
あり、またＡＴＭの各スイッチエレメントの負荷が大き
くなるといった不都合もあった。
【０００４】そのため、ＡＴＭのスイッチ性能は、ＡＴ
Ｍの各スイッチエレメント（通常は１チップデバイスの
形態を採っている）の性能に依るところが大きかった。
また、到着したＡＴＭセルが、例えば人命に係わる情報
や寸刻を争う情報を含んだ緊急を要するＡＴＭセルであ
っても、通常のＡＴＭセルと同じようにＡＴＭのスイッ
チエレメントでスイッチしなければならない。つまり、
緊急を要するＡＴＭセルであっても、高速にスイッチさ
せることができないといった課題があった。
【０００５】本発明の第１の目的は、かかる従来技術に
おける課題に鑑み、高速に且つ簡単にＡＴＭセルをスイ
ッチさせることができるＡＴＭスイッチ方式を提供する
ことにある。本発明の第２の目的は、かかる従来技術に
おける課題に鑑み、到着したＡＴＭセルが緊急を要する
ＡＴＭセルであった場合に、ＡＴＭのスイッチエレメン
ト内で他のＡＴＭセルとの衝突や優先制御，輻輳制御を
一切無くし、その緊急を要するＡＴＭセルを単独でスイ
ッチさせることができるＡＴＭスイッチ方式を提供する
ことにある。
【０００６】
【課題を解決するための手段】上記第１の目的を達成す
るため、本発明では、予めＡＴＭセルのヘッダの情報か
らＡＴＭセルをスイッチさせるのに必要な情報を加工す
ると共に、到着したＡＴＭセルに関連したルーティング
タグを当該ＡＴＭセルの先頭に付加するようにしてい
る。
【０００７】すなわち、本発明の第１の形態によれば、
図１に示されるように、少なくとも１つのＡＴＭのスイ
ッチエレメントＳＷＥｉと、到着したＡＴＭセルＣｉに
関連する単一または複数バイトのルーティングタグＲＴ
を当該ＡＴＭセルの先頭に付加する手段Ｌｉとを具備
し、前記ルーティングタグは、当該ＡＴＭセルのプライ
オリティおよび破棄レベルの情報を含む制御情報と単一
または複数のアドレスを規定したルーティング情報とを
有し、前記ＡＴＭのスイッチエレメントは、前記制御情
報に基づいて当該ＡＴＭセルのプライオリティ制御と輻
輳制御用の記憶バッファの記憶量によるＡＴＭセルの破
棄の制御を行うと共に、前記ルーティング情報のアドレ
ス値に基づいて当該ＡＴＭセルのスイッチを行うことを
特徴とするＡＴＭスイッチ方式が提供される。
【０００８】図２は図１に示す形態の第１の変形形態を
示す。同図（ａ）は、ルーティングタグ内の先頭の１ビ
ットにプライオリティ設定ビットＰＳを設定できるよう
にしたルーティングタグのフォーマット図である。同図
（ｂ）は、（ａ）のフォーマットを利用した動作原理を
示している。プライオリティがそれぞれ高レベル
（“１”レベル）と低レベル（“０”レベル）の２つの
ＡＴＭセルが同時にスイッチエレメントＳＷＥｉに到着
し、同じ出口のチャネルに送出される時、プライオリテ
ィが低レベルのＡＴＭセルは記憶バッファに待機し、高
レベルのＡＴＭセルが送出される様子を示している。
【０００９】図３は図１に示す形態の第２の変形形態を
示す。同図は、ルーティングタグ内の先頭からｎビット
幅のプライオリティ設定ビットＰＳを設定できるように
したルーティングタグのフォーマット図である。図４は
図１に示す形態の第３の変形形態を示す。同図は、プラ
イオリティ設定ビットＰＳのビット幅をＡＴＭのスイッ
チエレメントの端子Ｐ１，Ｐ２で設定できるようにした
様子を示している。
【００１０】図５は図１に示す形態の第４の変形形態を
示す。同図は、プライオリティ設定ビットＰＳのビット
幅をＡＴＭのスイッチエレメントの制御レジスタＲＥＧ
のレジスタ値により設定できるようにした様子を示して
いる。図６は図１に示す形態の第５の変形形態を示す。
【００１１】同図（ａ）は、ルーティングタグ内の制御
情報に１ビットの破棄レベル設定ビットＤＳを設定でき
るようにしたルーティングタグのフォーマット図であ
る。同図（ｂ）は、（ａ）のフォーマットを利用した動
作原理を示している。ＡＴＭのスイッチエレメントＳＷ
Ｅｉの記憶バッファＭＢｉが一杯である時、新たにＡＴ
Ｍセルが２つ到着し、このうち破棄レベル設定ビットＤ
Ｓが“１”に設定されているＡＴＭセルが破棄される様
子を示している。
【００１２】図７は図１に示す形態の第６の変形形態を
示す。同図は、１ビットのプライオリティ設定ビットＰ
Ｓと１ビットの破棄レベル設定ビットＤＳを用いて破棄
セルを選択する様子を示している。つまり、ＡＴＭのス
イッチエレメントＳＷＥｉの記憶バッファＭＢｉが一杯
の時、新たに２つのＡＴＭセルが到着し、このうち破棄
レベル設定ビットが“１”に設定されていて、且つ、最
もプライオリティが低いＡＴＭセルが破棄される様子を
示している。
【００１３】図８は図１に示す形態の第７の変形形態を
示す。同図は、ルーティングタグ内の制御情報にｎビッ
トの破棄レベル設定ビットＤＳを設定できるようにした
ルーティングタグのフォーマットを示している。図９は
図１に示す形態の第８の変形形態を示す。同図は、新た
に２つのＡＴＭセルが到着した時、このうち破棄レベル
設定ビットＤＳの設定条件を満足するＡＴＭセルがある
と、そのＡＴＭセルの中で最もプライオリティの低いＡ
ＴＭセルが破棄される様子を示している。
【００１４】図１０は図１に示す形態の第９の変形形態
を示す。同図は、新たに２つのＡＴＭセルが到着した
時、このうち破棄レベル設定ビットＤＳの設定条件を満
足するＡＴＭセルが複数ある時、そのＡＴＭセルの中で
最後に送出されることになるＡＴＭセルから破棄される
様子を示している。図１１は図１に示す形態の第１０の
変形形態を示す。
【００１５】同図は、新たに２つのＡＴＭセルが到着し
た時、このうち破棄レベル設定ビットＤＳの設定条件を
満足するＡＴＭセルが複数ある時、そのＡＴＭセルの中
で最初に送出されることになるＡＴＭセルから破棄され
る様子を示している。図１２は図１に示す形態の第１１
の変形形態を示す。同図は、新たに２つのＡＴＭセルが
到着した時、このうち破棄レベル設定ビットＤＳの設定
条件を満足するＡＴＭセルが１つしかない時、そのＡＴ
Ｍセルと次にプライオリティの低いＡＴＭセルを破棄す
る様子を示している。
【００１６】図１３は図１に示す形態の第１２の変形形
態を示す。同図は、新たに２つのＡＴＭセルが到着し、
記憶バッファＭＢｉが一杯であった時、到着した２つの
ＡＴＭセルを無条件で破棄する様子を示している。図１
４は図１に示す形態の第１３の変形形態を示す。同図
は、端子Ｄ１〜Ｄ３の入力信号により、破棄レベル設定
ビットＤＳの先頭ビット位置を破棄セルの制御部が認識
している様子を示している。
【００１７】図１５は図１に示す形態の第１４の変形形
態を示す。同図は、ＡＴＭのスイッチエレメントＳＷＥ
ｉ内に設けられた制御レジスタＲＥＧのレジスタ値によ
り、破棄レベル設定ビットＤＳの先頭ビット位置を破棄
セルの制御部が認識している様子を示している。図１６
は図１に示す形態の第１５の変形形態を示す。
【００１８】同図は、ルーティングタグ内の制御情報に
ルーティング情報のサイズＡＳ（ｎビットまたはｎバイ
ト）を設定できるようにしたルーティングタグのフォー
マット図である。図１７は図１に示す形態の第１６の変
形形態を示す。同図は、ＡＴＭのスイッチエレメントの
最終（ＳＷＥ３，ＳＷＥ４）の出口のチャネル値がルー
ティング情報ＡＳのアドレスとして設定できるようにな
っている様子を示している。
【００１９】図１８は図１に示す形態の第１７の変形形
態を示す。同図は、ＡＴＭセルが通過するＡＴＭの各ス
イッチエレメント毎の出口のチャネル値をルーティング
情報ＡＳのアドレスに順番に設定できるようになってい
る様子を示している。図１９は図１に示す形態の第１８
の変形形態を示す。
【００２０】同図は、ＡＴＭのスイッチエレメントがル
ーティング情報の何番目のアドレスを使用してスイッチ
するかをそれぞれ端子Ｓ１，Ｓ２によって設定できるよ
うになっている様子を示している。図２０は図１に示す
形態の第１９の変形形態を示す。同図は、ＡＴＭのスイ
ッチエレメントがルーティング情報の何番目のアドレス
を使用してスイッチするかをそれぞれ制御レジスタＲＥ
Ｇ１〜ＲＥＧ４のレジスタ値によって設定できるように
なっている様子を示している。
【００２１】また、上記第２の目的を達成するため、本
発明では、ＡＴＭセルの前に特定の緊急用識別ビットを
付加し、予めＡＴＭセルのヘッダの情報からそのＡＴＭ
セルが緊急を要するＡＴＭセルであった場合に上記緊急
用識別ビットを設定するようにしている。すなわち、本
発明の第２の形態によれば、図２１に示されるように、
少なくとも１つのＡＴＭのスイッチエレメントＳＷＥｉ
と、到着したＡＴＭセルＣｉが緊急を要するＡＴＭセル
であるかどうかを示す緊急用識別ビットＥＭを当該ＡＴ
Ｍセルの先頭に付加する手段Ｌ１ｉとを具備し、前記Ａ
ＴＭのスイッチエレメントは、前記緊急用識別ビットが
所定値に設定されているＡＴＭセルが到着した時に、該
スイッチエレメント内に存在する緊急を要するビットが
設定されたＡＴＭセル以外の全てのＡＴＭセルを輻輳制
御用の記憶バッファＭＢｉに保持し、緊急を要するＡＴ
Ｍセルのスイッチを最優先で行うことを特徴とするＡＴ
Ｍスイッチ方式が提供される。
【００２２】図２２は図２１に示す形態の第１の変形形
態を示す。同図（ａ）は、緊急用識別ビットＥＭの後に
スイッチエレメントＳＷＥｉの出口のチャネルをマスク
するためのチャネルマスクビットＣＭＫを設定したフォ
ーマット図である。同図（ｂ）は、（ａ）のフォーマッ
トを利用した動作原理を示している。ＡＴＭセルのヘッ
ダ情報（送り先アドレス）から、回線対応部Ｌ２ｉは、
そのＡＴＭセルが緊急を要するＡＴＭセルなのかどうな
のかを判別し、緊急用識別ビットＥＭに値を設定する。
図示の例では、緊急用識別ビットが“１”に設定されて
いるので、ＡＴＭのスイッチエレメントＳＷＥｉは緊急
を要するＡＴＭセルが到着した時点で、スイッチエレメ
ント内に存在する緊急用識別ビットが設定されていない
ＡＴＭセルを記憶バッファに保持する。そしてスイッチ
エレメントＳＷＥｉは、そのＡＴＭセルをスイッチしな
いで、送出先を全てのチャネルが対象となるように出口
に送り、チャネルの出口でチャネルマスクビットＣＭＫ
によってマスクされていないチャネルのみ、緊急を要す
るＡＴＭセルが通過できるようにスイッチ制御している
様子を示している。
【００２３】図２３は図２１に示す形態の第２の変形形
態を示す。同図（ａ）は、緊急を要するＡＴＭセルが複
数のＡＴＭのスイッチエレメントＳＷＥ１〜ＳＷＥ３を
通過する時、各スイッチエレメント毎にチャネルマスク
ビットＣＭＫｉが設定できるようになっているフォーマ
ット図である。同図（ｂ）は、（ａ）のフォーマットを
利用した動作原理を示している。チャネルマスクビット
の領域ＣＭＫ１〜ＣＭＫｎの順番が、ＡＴＭセルが通過
するスイッチエレメントの通過順となっている様子を示
している。
【００２４】図２４は図２１に示す形態の第３の変形形
態を示す。同図は、図２３（ａ）のフォーマットを利用
した動作原理を示している。各スイッチエレメントＳＷ
Ｅ１〜ＳＷＥ３の端子Ｍ１，Ｍ２の入力信号のレベルに
より、使用するチャネルマスクビットの領域を設定して
いる様子を示している。図２５は図２１に示す形態の第
４の変形形態を示す。
【００２５】同図は、図２３（ａ）のフォーマットを利
用した動作原理を示している。各スイッチエレメントＳ
ＷＥ１〜ＳＷＥ３の制御レジスタＲＥＧ１〜ＲＥＧ３の
レジスタ値により、使用するチャネルマスクビットの領
域を設定している様子を示している。
【００２６】
【作用】本発明の第１の形態による構成によれば、図１
〜図２０に示されるように、ＡＴＭのスイッチエレメン
トにおいてのＡＴＭセルのスイッチを、ＡＴＭセルの先
頭に付加したルーティングタグ（そのＡＴＭセルの制御
情報およびルーティング情報）に基づいて行うようにし
ている。
【００２７】従って、ＡＴＭセルのスイッチを簡単に行
うことができる。また、ＡＴＭセルのスイッチが簡単に
なることにより、更に高速のスイッチ動作が可能とな
る。さらに、ルーティングタグの制御情報により複雑な
輻輳制御も容易に行えるようになる。本発明の第２の形
態による構成によれば、図２１〜図２５に示されるよう
に、緊急を要するＡＴＭセルのスイッチを緊急用識別ビ
ットの設定に基づいて行い、他のＡＴＭセルとの衝突や
プライオリティ制御、輻輳制御が無くなるようにしてい
る。
【００２８】従って、緊急を要するＡＴＭセルは高速に
スイッチすることができる。なお、本発明の他の構成上
の特徴および作用の詳細については、添付図面を参照し
つつ以下に記述される実施例を用いて説明する。
【００２９】
【実施例】図２６には図１に示す形態に対応したＡＴＭ
スイッチシステムの全体構成が示される。同図におい
て、１は外部からのＡＴＭセルの入力タイミングを受け
て、制御情報認識部３とルーティング情報認識部４とス
イッチコントロール部５と各ＦＩＦＯ８へそれぞれ制御
情報識別、ルーティング情報識別、セルのスイッチ、セ
ルの出力タイミングを供給するためのタイミングコント
ロール部（ＴＭＣ）、２は制御情報認識部３とルーティ
ング情報認識部４でそれぞれの情報を認識するために一
時的に保持しておくためのレジスタであって、認識後は
ＡＴＭセルをスイッチへ出力するためのホールディング
レジスタ部（ＨＲＧｉ）、３はルーティングタグ内の制
御情報のプライオリティ制御、プライオリティ幅、破棄
制御を認識してスイッチコントロール部５へ知らせると
共に、ルーティング情報のサイズも認識してルーティン
グ情報認識部４へ知らせるための制御情報認識部（ＣＩ
Ｒ）、４は制御情報認識部３からのルーティング情報の
サイズの情報に基づいてルーティングタグ内のルーティ
ング情報のアドレスを認識するためのルーティング情報
認識部（ＲＩＲ）、５は制御情報認識部３とルーティン
グ情報認識部４からの情報に基づいてＡＴＭセルのスイ
ッチを制御するためのスイッチコントロール部（ＳＷ
Ｃ）、６は対応するスイッチエレメントＳＷＥｉにおい
てＡＴＭセルが多数入力されてきた時にスイッチできる
ようになるまでＡＴＭセルを記憶しておくためのバッフ
ァ（ＢＦｉ）、７はスイッチコントロール部５の指示で
ＡＴＭセルをスイッチさせて対応するＦＩＦＯへ出力す
るスイッチエレメント（ＳＷＥｉ）、８は入力されたＡ
ＴＭセルをタイミングコントロール部１から供給される
タイミング信号により順次出力するためのＦＩＦＯメモ
リを示す。
【００３０】また、１１は各ＦＩＦＯ８へＡＴＭセルの
出力タイミングを供給する信号線、１２はスイッチコン
トロール部５へＡＴＭセルのスイッチタイミングを供給
する信号線、１３は制御情報認識部３へルーティングタ
グ内の制御情報を認識させるためのタイミングを供給す
る信号線、１４はルーティング情報認識部４へルーティ
ングタグ内のルーティング情報を認識させるためのタイ
ミングを供給する信号線、２１はルーティング情報をル
ーティング情報認識部４へ知らせる信号線、２２は制御
情報を制御情報認識部３へ知らせる信号線、２３はＡＴ
Ｍセルが通過する信号線、３１はＡＴＭセルを制御（プ
ライオリティ制御、破棄制御）するための情報を知らせ
る信号線、４１はＡＴＭセルをスイッチするための情報
を知らせる信号線、５１は各スイッチエレメントＳＷＥ
ｉのＡＴＭセルのスイッチおよびバッファへの記憶を制
御する信号線を示す。
【００３１】次に、図２６のシステムに基づく本発明の
一実施例について図２７〜図２９を参照しながら説明す
る。図２７，図２８および図２９は、それぞれ本実施例
に係るルーティングタグのフォーマット、該フォーマッ
トを使用した各スイッチエレメントのスイッチ動作の様
子、および、スイッチエレメント内でのＡＴＭセルの破
棄の様子を示す。
【００３２】図２７のルーティングタグにおいて、ＰＳ
はプライオリティ設定ビットで、設定値が“０”の時は
普通レベル、設定値が“１”の時は高レベルを示す。ま
た、ＤＳは破棄レベル設定ビットで、設定値が“０”の
時は記憶バッファ１００％で破棄、設定値が“１”の時
は記憶バッファ５０％で破棄を示す。また、ＡＳはルー
ティング情報のサイズ設定ビットを示し、バイト単位で
設定されるようになっている。また、Ａ０〜Ａ２はアド
レスを示し、各スイッチエレメントの出口のチャネル値
を設定するようになっている。
【００３３】図２８は、３入力×３出力のスイッチエレ
メントＳＷＥ１〜ＳＷＥ９で構成されたスイッチエレメ
ント群を示している。各スイッチエレメントにおいて、
端子Ｐ１，Ｐ２はプライオリティ設定ビットのビット幅
を設定するためのもので、図示の例では１ビットの幅を
設定している。また、端子Ａ１，Ａ２は当該スイッチエ
レメントで使用するアドレスが何番目にあるのかを設定
するためのもので、図示の例では左の３つのスイッチエ
レメントＳＷＥ１〜ＳＷＥ３は１番目のアドレス位置
に、中央の３つのスイッチエレメントＳＷＥ４〜ＳＷＥ
６は２番目のアドレス位置に、右の３つのスイッチエレ
メントＳＷＥ７〜ＳＷＥ９は３番目のアドレス位置に設
定している。また、端子Ｄ１，Ｄ２は破棄レベル設定ビ
ットのビット幅を設定するためのもので、図示の例では
１ビットの幅を設定している。
【００３４】ＡＴＭスイッチ動作に際しては、３つのＡ
ＴＭセルＡ〜Ｃが到着したものと仮定する。これらＡＴ
Ｍセルは、回線対応部（図１参照）にて図２７のフォー
マットに従い、それぞれルーティングタグが付加されて
いる。ＡＴＭセルＡは、プライオリティが普通レベル、
記憶バッファ１００％で破棄、３バイトのアドレスを有
し、スイッチの経路がスイッチエレメントＳＷＥ１→Ｓ
ＷＥ６→ＳＷＥ８チャネル０を通るようなアドレスを設
定している。また、ＡＴＭセルＢは、プライオリティが
普通レベル、記憶バッファ５０％で破棄、３バイトのア
ドレスを有し、スイッチの経路がスイッチエレメントＳ
ＷＥ２→ＳＷＥ６→ＳＷＥ９チャネル０を通るようなア
ドレスを設定している。また、ＡＴＭセルＣは、プライ
オリティが高レベル、記憶バッファ１００％で破棄、３
バイトのアドレスを有し、スイッチの経路がスイッチエ
レメントＳＷＥ３→ＳＷＥ６→ＳＷＥ７チャネル２を通
るようなアドレスを設定している。
【００３５】しかし図２８の例示では、ＡＴＭセルＢは
スイッチエレメント群から送出されていない。それは、
スイッチエレメントＳＷＥ６にて破棄されたからであ
る。図２９にそのＡＴＭセルＢの破棄の様子が示され
る。今仮に、スイッチエレメントＳＷＥ６に３つのＡＴ
ＭセルＡ，Ｂ，Ｃが同時に到着したものとする。この
時、スイッチエレメントＳＷＥ６の記憶バッファは既に
５０％フルの状態となっており、ＡＴＭセルＢの破棄レ
ベル設定ビットの設定条件を満足して、ＡＴＭセルＢは
破棄されてしまうことになる（輻輳制御）。他のＡＴＭ
セルＡ，Ｃについては破棄されないで送出される。
【００３６】以上説明したように、図１に示す形態に対
応した実施例によれば、ＡＴＭセルの先頭にルーティン
グタグを付加することにより、ＡＴＭのスイッチエレメ
ントでのスイッチを高速に且つ簡単に行うことが可能と
なる。図３０には図２１に示す形態に対応したＡＴＭス
イッチシステムの全体構成が示される。
【００３７】同図において、５１は外部からのＡＴＭセ
ルの入力タイミングを受けて、緊急用ＡＴＭセル識別部
５３とスイッチコントロール部４と各ＦＩＦＯ５７へそ
れぞれビット識別、セルのスイッチ、セルの出力タイミ
ングを供給するためのタイミングコントロール部（ＴＭ
Ｃ）、５２は緊急用ＡＴＭセル識別部５３で緊急用識別
ビットを認識するために一時的に保持しておくためのレ
ジスタであって、認識後はＡＴＭセルをスイッチへ出力
するホールディングレジスタ部（ＨＲＧｉ）、５３はホ
ールディングレジスタ部５２で保持されたＡＴＭセルの
緊急用識別ビットを認識してスイッチコントロール部５
４へ緊急を要するＡＴＭセルであるかどうかを知らせる
ための緊急用ＡＴＭセル識別部、５４は各スイッチエレ
メントを制御すると共に、緊急を要するＡＴＭセルが入
力された時に各スイッチエレメント内のスイッチ中のＡ
ＴＭセルを、緊急を要するＡＴＭセルが通過するまで対
応するバッファに退避させるためのスイッチコントロー
ル部（ＳＷＣ）、５５はＡＴＭセルを退避するためのバ
ッファ（ＢＦｉ）、５６はスイッチコントロール部５４
の指示でＡＴＭセルをスイッチさせて対応するＦＩＦＯ
へ出力するスイッチエレメント（ＳＷＥｉ）、そして、
５７は入力されたＡＴＭセルをタイミングコントロール
部１から供給されるタイミング信号により順次出力する
ためのＦＩＦＯメモリを示す。
【００３８】また、６１は各ＦＩＦＯへＡＴＭセルの出
力タイミングを供給する信号線、６２はスイッチコント
ロール部５４へＡＴＭセルのスイッチタイミングを供給
する信号線、６３は緊急用ＡＴＭセル識別部５３へ緊急
用識別ビットを認識させるためのタイミングを供給する
信号線、７１は緊急用識別ビットの値を緊急用ＡＴＭセ
ル識別部５３へ知らせる信号線、７２はＡＴＭセルが通
過する信号線、８１は緊急を要するＡＴＭセルであるか
どうかをスイッチコントロール部５４へ知らせる信号
線、９１〜９３はそれぞれスイッチエレメントＳＷＥ
１，ＳＷＥ２，ＳＷＥｎのＡＴＭセルのスイッチおよび
バッファへの退避を制御する信号線、１１１〜１１３は
スイッチエレメントＳＷＥ１でそれぞれ出力１，出力
２，出力ｎにスイッチされたＡＴＭセルが通過する信号
線を示す。
【００３９】なお、図３１には図３０のシステムによる
ＡＴＭスイッチ処理の一例が示される（ステップＳＴ１
〜ＳＴ１０参照）。図３２には図２２，図２３に示す形
態に対応したＡＴＭスイッチシステムの全体構成が示さ
れる。図３０に示した構成との対比において、大きく相
違する部分は、ホールディングレジスタ部５２で保持さ
れたＡＴＭセルのチャネルマスクビットを認識し、緊急
用ＡＴＭセル識別部５３からの緊急を要するＡＴＭセル
を認識した信号を受けて、各チャネル５９をマスクする
ためのチャネルマスクコントロール部（ＣＭＫＣ）５８
と、チャネルマスクコントロール部５８からのマスク指
示に従い、対応するチャネルマスクして緊急用ＡＴＭセ
ルを破棄したり、チャネルをマスクしないで通過させた
りするためのチャネル（ＣＨｉ）５９を設けたことであ
る。
【００４０】なお、図３３には図３２のシステムによる
ＡＴＭスイッチ処理の一例が示される（ステップＳＴ１
〜ＳＴ１１参照）。図３４には図２４に示す形態に対応
したＡＴＭスイッチシステムの全体構成が示される。図
３２に示した構成との対比において、大きく相違する部
分は、マスクビット領域指定部Ｂにより指定された領域
のマスクビットを抽出してチャネルマスクコントロール
部５８へ伝達するマスクビット領域抽出部（ＭＫＡ）Ａ
と、端子１〜ｎの入力信号の入力レベルにより、使用す
るマスクビットの領域を指定する信号を生成してマスク
ビット領域抽出部Ａへ伝達するマスクビット領域指定部
（ＭＫＢ）Ｂと、マスクビット領域抽出部Ａで抽出した
マスクビットの領域をチャネルマスクコントロール部５
８へ伝達する信号線Ａ１を設けたことである。
【００４１】なお、図３４のシステムによるＡＴＭスイ
ッチ処理は、図３３のフローチャートに示される処理と
同じである。ただし、ステップＳＴ１に先立って、使用
するマスクビットの領域を端子で指定するステップが実
行される。図３５には図２５に示す形態に対応したＡＴ
Ｍスイッチシステムの全体構成が示される。
【００４２】図３４に示した構成との対比において、相
違する点は、マスクビット領域指定部（ＭＫＢ）Ｂに代
えて制御レジスタ（ＲＥＧ）Ｃを設けたことである。な
お、図３５のシステムによるＡＴＭスイッチ処理は、図
３３のフローチャートに示される処理と同じである。た
だし、ステップＳＴ１に先立って、使用するマスクビッ
トの領域を制御レジスタで指定するステップが実行され
る。
【００４３】次に、図３５のシステムに基づく本発明の
一実施例について図３６〜図３８を参照しながら説明す
る。図３６，図３７および図３８は、それぞれ本実施例
に係る緊急用識別ビットとチャネルマスクビット領域の
フォーマット、該フォーマットを使用した各スイッチエ
レメントのスイッチ動作の様子、および、スイッチエレ
メント内でのＡＴＭセルの破棄の様子を示す。
【００４４】図３６において、ＥＭは緊急用識別ビット
で、設定値が“１”の時は緊急を要するＡＴＭセル、設
定値が“０”の時は通常のＡＴＭセルを示す。また、Ｃ
ＭＫ１〜ＣＭＫ３はチャネルマスクビットで、設定値が
“１”の時は「マスク」、設定値が“０”の時は「通
過」を設定するようになっている。図３７は、３入力×
３出力のスイッチエレメントＳＷＥ１〜ＳＷＥ９で構成
されたスイッチエレメント群を示している。各スイッチ
エレメントにおいて、それぞれ制御レジスタＲＥＧ１〜
ＲＥＧ９のレジスタ値により何番目のチャネルマスクビ
ット領域を使用するのかを設定できるようになってい
る。図示の例では左の３つのスイッチエレメントＳＷＥ
１〜ＳＷＥ３は３番目のチャネルマスクビット領域を、
中央の３つのスイッチエレメントＳＷＥ４〜ＳＷＥ６は
２番目のチャネルマスクビット領域を、右の３つのスイ
ッチエレメントＳＷＥ７〜ＳＷＥ９は１番目のチャネル
マスクビット領域を設定している。
【００４５】ＡＴＭスイッチ動作に際しては、４つのＡ
ＴＭセルＡ〜Ｄが到着したものと仮定する。これらＡＴ
Ｍセルは、回線対応部（図２１参照）にて図３６のフォ
ーマットに従い、それぞれ緊急用識別ビットが付加され
ている。ＡＴＭセルＢとＡＴＭセルＣは、緊急用識別ビ
ットの設定値が“０”であるため、チャネルマスクビッ
トを付加する必要はない。ＡＴＭセルＡは、緊急を要す
るＡＴＭセルで、スイッチの経路がスイッチエレメント
ＳＷＥ１→ＳＷＥ４→ＳＷＥ８チャネル０を通るように
なっている。ＡＴＭセルＤも、緊急を要するＡＴＭセル
で、スイッチの経路がスイッチエレメントＳＷＥ３→Ｓ
ＷＥ５→ＳＷＥ７チャネル１を通るようになっている。
ＡＴＭセルＢは、通常のＡＴＭセルで、スイッチ経路が
スイッチエレメントＳＷＥ２→ＳＷＥ６→ＳＷＥ９チャ
ネル２を通るようになっている。ＡＴＭセルＣも、通常
のＡＴＭセルであるが、スイッチ経路のスイッチエレメ
ントＳＷＥ２からＳＷＥ５に到着した時、内蔵の記憶バ
ッファに保持されている。これは以下の理由による。
【００４６】すなわち、図３８に示されるように、スイ
ッチエレメントＳＷＥ５において、緊急を要するＡＴＭ
セルＤと通常のＡＴＭセルＣが同時に到着してしまい、
当該スイッチエレメント内でＡＴＭセルＣを記憶バッフ
ァに保持し、緊急を要するＡＴＭセルＤを通過させるよ
うにしているためである。その後、ＡＴＭセルＣは、ス
イッチエレメントＳＷＥ５からＳＷＥ８を通ってチャネ
ル２に送出される。
【００４７】以上説明したように、本実施例によれば、
緊急を要するＡＴＭセルは、緊急用識別ビットに基づい
て高速にスイッチエレメント内をスイッチさせることが
できる。
【００４８】
【発明の効果】以上説明したように本発明によれば、Ａ
ＴＭのスイッチエレメントにおけるＡＴＭセルのスイッ
チを、ＡＴＭセルの先頭に付加したルーティングタグ
（そのＡＴＭセルの制御情報とルーティング情報から成
る）により行うようにしているので、ＡＴＭセルのスイ
ッチを簡単に且つ高速に行うことができ、より多くの情
報伝送が可能となる。また、ルーティングタグにはＡＴ
Ｍセルのスイッチに必要な情報のみが集められているの
で、ＡＴＭの各スイッチエレメントの構成も簡素化する
ことができる。
【００４９】また、緊急を要するＡＴＭセルのスイッチ
を、そのＡＴＭセルの先頭に緊急用識別ビットを設ける
ことにより行っているため、緊急を要するＡＴＭセル
は、スイッチエレメント内で単独に且つ高速にスイッチ
できるようになる。これによって、緊急を要する情報の
より早い情報転送が可能となる。
【図面の簡単な説明】
【図１】本発明の第１の形態によるＡＴＭスイッチ方式
の原理説明図である。
【図２】図１に示す形態の第１の変形形態の原理説明図
である。
【図３】図１に示す形態の第２の変形形態の原理説明図
である。
【図４】図１に示す形態の第３の変形形態の原理説明図
である。
【図５】図１に示す形態の第４の変形形態の原理説明図
である。
【図６】図１に示す形態の第５の変形形態の原理説明図
である。
【図７】図１に示す形態の第６の変形形態の原理説明図
である。
【図８】図１に示す形態の第７の変形形態の原理説明図
である。
【図９】図１に示す形態の第８の変形形態の原理説明図
である。
【図１０】図１に示す形態の第９の変形形態の原理説明
図である。
【図１１】図１に示す形態の第１０の変形形態の原理説
明図である。
【図１２】図１に示す形態の第１１の変形形態の原理説
明図である。
【図１３】図１に示す形態の第１２の変形形態の原理説
明図である。
【図１４】図１に示す形態の第１３の変形形態の原理説
明図である。
【図１５】図１に示す形態の第１４の変形形態の原理説
明図である。
【図１６】図１に示す形態の第１５の変形形態の原理説
明図である。
【図１７】図１に示す形態の第１６の変形形態の原理説
明図である。
【図１８】図１に示す形態の第１７の変形形態の原理説
明図である。
【図１９】図１に示す形態の第１８の変形形態の原理説
明図である。
【図２０】図１に示す形態の第１９の変形形態の原理説
明図である。
【図２１】本発明の第２の形態によるＡＴＭスイッチ方
式の原理説明図である。
【図２２】図２１に示す形態の第１の変形形態の原理説
明図である。
【図２３】図２１に示す形態の第２の変形形態の原理説
明図である。
【図２４】図２１に示す形態の第３の変形形態の原理説
明図である。
【図２５】図２１に示す形態の第４の変形形態の原理説
明図である。
【図２６】図１に示す形態に対応したＡＴＭスイッチシ
ステムの全体構成を示すブロック図である。
【図２７】図２６のシステムに基づく本発明の一実施例
の説明図である。
【図２８】図２７の補足説明図である。
【図２９】図２７の補足説明図である。
【図３０】図２１に示す形態に対応したＡＴＭスイッチ
システムの全体構成を示すブロック図である。
【図３１】図３０のシステムによるＡＴＭスイッチ処理
を示すフローチャートである。
【図３２】図２２，図２３に示す形態に対応したＡＴＭ
スイッチシステムの全体構成を示すブロック図である。
【図３３】図３２のシステムによるＡＴＭスイッチ処理
を示すフローチャートである。
【図３４】図２４に示す形態に対応したＡＴＭスイッチ
システムの全体構成を示すブロック図である。
【図３５】図２５に示す形態に対応したＡＴＭスイッチ
システムの全体構成を示すブロック図である。
【図３６】図３５のシステムに基づく本発明の一実施例
の説明図である。
【図３７】図３６の補足説明図である。
【図３８】図３６の補足説明図である。
【図３９】従来形におけるＡＴＭスイッチ方式の説明図
である。
【符号の説明】
Ｃｉ…ＡＴＭセル ＣＭＫ…チャネルマスクビット ＤＳ…破棄レベル設定ビット ＥＭ…緊急用識別ビット Ｌｉ，Ｌ１ｉ，Ｌ２ｉ…回線対応部（ルーティングタグ
をＡＴＭセルの先頭に付加する手段） ＭＢｉ…輻輳制御用の記憶バッファ ＰＳ…プライオリティ設定ビット Ｐ１，Ｐ２，Ｓ１，Ｓ２，Ｍ１，Ｍ２，Ｄ１〜Ｄ３…端
子 ＲＴ…ルーティングタグ ＲＥＧ，ＲＥＧ１〜ＲＥＧ４…制御レジスタ ＳＷＥｉ…ＡＴＭのスイッチエレメント
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−1669（ＪＰ，Ａ) 特開 平２−239747（ＪＰ，Ａ) 特開 平２−224548（ＪＰ，Ａ) 特開 平２−301347（ＪＰ，Ａ) 特開 平４−207543（ＪＰ，Ａ) 特開 平４−29441（ＪＰ，Ａ) 特開 平４−94238（ＪＰ，Ａ) 特開 平４−179339（ＪＰ，Ａ) 特開 平１−231457（ＪＰ，Ａ) 特開 平６−104917（ＪＰ，Ａ) 特開 平７−15464（ＪＰ，Ａ) 特開 平６−6370（ＪＰ，Ａ) 1989年信学秋季大会 Ｂ−318 (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 12/56 H04L 12/28

Claims (28)

    (57)【特許請求の範囲】
  1. 【請求項１】 少なくとも一つのＡＴＭのスイッチエレ
    メントと、 到着したＡＴＭセルに関連するルーティングタグを該Ａ
    ＴＭセルの先頭に付加する手段とを備えたＡＴＭスイッ
    チ方式において、 前記ルーティングタグには、ＡＴＭセルのプライオリテ
    ィ情報と該ＡＴＭセルのプライオリティ情報とは別に設
    定される破棄レベル情報とを含む制御情報とアドレス値
    を規定したルーティング情報とが順次設定され、 前記ＡＴＭスイッチエレメントは、 前記制御情報に基づいて、ＡＴＭセルのプライオリティ
    制御と輻輳制御用の記憶バッファの記憶量によるＡＴＭ
    セルの破棄制御とを行うとともに、前記ルーティング情
    報に規定されたアドレス値に基づいて、スイッチ動作を
    行うことを特徴とするＡＴＭスイッチ方式。
  2. 【請求項２】 前記ルーティングタグがバイト単位でな
    くビット単位で付加されることを特徴とする請求項１に
    記載のＡＴＭスイッチ方式。
  3. 【請求項３】 少なくとも一つのＡＴＭのスイッチエレ
    メントと、 到着したＡＴＭセルに関連するルーティングタグを該Ａ
    ＴＭセルの先頭に付加する手段と を備えたＡＴＭスイッ
    チ方式において、 前記ルーティングタグには、前記ＡＴＭセルのプライオ
    リティと破棄レベルとの情報を含む制御情報とアドレス
    値を規定したルーティング情報とが順次設定され、 前記ＡＴＭスイッチエレメントは、 前記制御情報に基づいて、前記ＡＴＭセルのプライオリ
    ティ制御と輻輳制御用の記憶バッファの記憶量によるＡ
    ＴＭセルの破棄制御とを行うとともに、前記ルーティン
    グ情報に規定されたアドレス値に基づいて、スイッチ動
    作を行い、 ＡＴＭセルのプライオリティが高レベルと低レベルの２
    種類で表現できる場合に前記ルーティングタグ内の制御
    情報の先頭の１ビットにプライオリティを設定する手段
    を具備し、該設定されたビットの値に応じて前記ＡＴＭ
    のスイッチエレメント内でのＡＴＭセルのプライオリテ
    ィ制御を行うことを特徴とするＡＴＭスイッチ方式。
  4. 【請求項４】 少なくとも一つのＡＴＭのスイッチエレ
    メントと、 到着したＡＴＭセルに関連するルーティングタグを該Ａ
    ＴＭセルの先頭に付加する手段と を備えたＡＴＭスイッ
    チ方式において、 前記ルーティングタグには、前記ＡＴＭセルのプライオ
    リティと破棄レベルとの情報を含む制御情報とアドレス
    値を規定したルーティング情報とが順次設定され、 前記ＡＴＭスイッチエレメントは、 前記制御情報に基づいて、前記ＡＴＭセルのプライオリ
    ティ制御と輻輳制御用の記憶バッファの記憶量によるＡ
    ＴＭセルの破棄制御とを行うとともに、前記ルーティン
    グ情報に規定されたアドレス値に基づいて、スイッチ動
    作を行い、 ＡＴＭセルのプライオリティが高レベル、低レベルおよ
    び中間レベルの３種類もしくはそれ以上の種類で表現で
    きる場合に前記ルーティングタグの先頭ビットから該プ
    ライオリティが全て表せるだけの複数ビット数分を設定
    する手段を具備し、該設定された複数ビットの値に応じ
    て前記ＡＴＭのスイッチエレメント内でのＡＴＭセルの
    プライオリティ制御を行うことを特徴とするＡＴＭスイ
    ッチ方式。
  5. 【請求項５】 前記ルーティングタグ内のプライオリテ
    ィを設定するビット幅を設定するための端子を前記ＡＴ
    Ｍの各スイッチエレメント毎に設けたことを特徴とする
    請求項３または４に記載のＡＴＭスイッチ方式。
  6. 【請求項６】 前記ルーティングタグ内のプライオリテ
    ィを設定するビット幅を設定するための制御レジスタを
    前記ＡＴＭの各スイッチエレメント毎に設けたことを特
    徴とする請求項３または４に記載のＡＴＭスイッチ方
    式。
  7. 【請求項７】 少なくとも一つのＡＴＭのスイッチエレ
    メントと、 到着したＡＴＭセルに関連するルーティングタグを該Ａ
    ＴＭセルの先頭に付加する手段と を備えたＡＴＭスイッ
    チ方式において、 前記ルーティングタグには、前記ＡＴＭセルのプライオ
    リティと破棄レベルとの情報を含む制御情報とアドレス
    値を規定したルーティング情報とが順次設定され、 前記ＡＴＭスイッチエレメントは、 前記制御情報に基づいて、前記ＡＴＭセルのプライオリ
    ティ制御と輻輳制御用の記憶バッファの記憶量によるＡ
    ＴＭセルの破棄制御とを行うとともに、前記ルーティン
    グ情報に規定されたアドレス値に基づいて、スイッチ動
    作を行い、 前記ルーティングタグ内のプライオリティを設定するビ
    ットの後に当該ＡＴＭセルの破棄レベルを示すビットを
    １ビット設定する手段を具備し、輻輳制御用の記憶バッ
    ファが一杯の状態で新たなＡＴＭセルがＡＴＭの当該ス
    イッチエレメントに到着した時、前記破棄レベル設定ビ
    ットが所定レベルにあるＡＴＭセルは前記記憶バッファ
    と新たに到着したＡＴＭセルの中から、新たに到着した
    セル数分を選択し破棄するようにしたことを特徴とする
    ＡＴＭスイッチ方式。
  8. 【請求項８】 前記輻輳制御用の記憶バッファが一杯の
    状態で新たなＡＴＭセルがＡＴＭの当該スイッチエレメ
    ントに到着した時、前記破棄レベル設定ビットが所定レ
    ベルにあって破棄してもよいＡＴＭセルが前記記憶バッ
    ファおよび新たに到着したＡＴＭセルの中にあったとし
    ても、そのＡＴＭセルのプライオリティが前記記憶バッ
    ファに記憶されたＡＴＭセルの中で高レベルのものであ
    れば当該ＡＴＭセルの破棄は行わず、該記憶バッファに
    記憶されたＡＴＭセルおよび新たに到着したＡＴＭセル
    の中から最もプライオリティが低く、且つ、破棄レベル
    を示すビットの値が設定されているＡＴＭセルを破棄す
    るようにしたことを特徴とする請求項７に記載のＡＴＭ
    スイッチ方式。
  9. 【請求項９】 少なくとも一つのＡＴＭのスイッチエレ
    メントと、 到着したＡＴＭセルに関連するルーティングタグを該Ａ
    ＴＭセルの先頭に付加する手段と を備えたＡＴＭスイッ
    チ方式において、 前記ルーティングタグには、前記ＡＴＭセルのプライオ
    リティと破棄レベルとの情報を含む制御情報とアドレス
    値を規定したルーティング情報とが順次設定され、 前記ＡＴＭスイッチエレメントは、 前記制御情報に基づいて、前記ＡＴＭセルのプライオリ
    ティ制御と輻輳制御用の記憶バッファの記憶量によるＡ
    ＴＭセルの破棄制御とを行うとともに、前記ルーティン
    グ情報に規定されたアドレス値に基づいて、スイッチ動
    作を行い、 前記ルーティングタグ内のプライオリティを設定するビ
    ットの後に当該ＡＴＭセルの破棄レベルを示すビットを
    複数ビット設定する手段を具備し、該設定された複数ビ
    ットの組合せに基づく前記輻輳制御用の記憶バッファの
    充填率でＡＴＭセルを破棄するようにしておき、該記憶
    バッファの充填率が破棄レベルを示すビット値の設定条
    件を満足した時に当該ＡＴＭセルを破棄するようにした
    ことを特徴とするＡＴＭスイッチ方式。
  10. 【請求項１０】 前記破棄レベルを示すビットの設定値
    が前記輻輳制御用の記憶バッファの充填率を満足した
    時、該記憶バッファ内の当該条件を満足しているＡＴＭ
    セルの中で最もプライオリティの低いＡＴＭセルを破棄
    するようにしたことを特徴とする請求項９に記載のＡＴ
    Ｍスイッチ方式。
  11. 【請求項１１】 前記破棄レベルを示すビットの設定値
    の条件を満足した場合に、最もプライオリティの低いＡ
    ＴＭセルが複数存在し且つ破棄したいセル数よりも多い
    時は、前記記憶バッファおよび新たに到着したＡＴＭセ
    ルの中から最後に送出されるセルより破棄するようにし
    たことを特徴とする請求項８または１０に記載のＡＴＭ
    スイッチ方式。
  12. 【請求項１２】 前記破棄レベルを示すビットの設定値
    の条件を満足した場合に、最もプライオリティの低いＡ
    ＴＭセルが複数存在し且つ破棄したいセル数よりも多い
    時は、前記記憶バッファおよび新たに到着したＡＴＭセ
    ルの中から最初に送出されるセルより破棄するようにし
    たことを特徴とする請求項８または１０に記載のＡＴＭ
    スイッチ方式。
  13. 【請求項１３】 前記破棄レベルを示すビットの設定値
    の条件を満足した場合に、最もプライオリティの低いＡ
    ＴＭセルが破棄したいセル数よりも少ない時は、前記記
    憶バッファおよび新たに到着したＡＴＭセルの中から、
    次にプライオリティが低く、且つ、破棄レベルを示すビ
    ットの設定値が条件を満足しているＡＴＭセルを破棄す
    るようにしたことを特徴とする請求項８または１０に記
    載のＡＴＭスイッチ方式。
  14. 【請求項１４】 前記記憶バッファが一杯の状態で最も
    プライオリティの低いＡＴＭセルが破棄したいセル数よ
    りも少ない時は、新たに到着したＡＴＭセルを無条件で
    破棄するようにしたことを特徴とする請求項８または１
    ０に記載のＡＴＭスイッチ方式。
  15. 【請求項１５】 前記ルーティングタグ内の破棄レベル
    を示すビットの先頭ビットの位置が該ルーティングタグ
    の先頭ビットから何ビット目に配置されているかを設定
    するための端子を前記ＡＴＭの各スイッチエレメント毎
    に設けたことを特徴とする請求項７または９に記載のＡ
    ＴＭスイッチ方式。
  16. 【請求項１６】 前記ルーティングタグ内の破棄レベル
    を示すビットの先頭ビットの位置が当該ルーティングタ
    グの先頭ビットから何ビット目に配置されているかを設
    定するための制御レジスタを前記ＡＴＭの各スイッチエ
    レメント毎に設けたことを特徴とする請求項７または９
    に記載のＡＴＭスイッチ方式。
  17. 【請求項１７】 前記ルーティングタグ内の破棄レベル
    を設定するビットの後に該ルーティングタグのルーティ
    ング情報のサイズを示す所定ビット数またはバイト数を
    設定する手段を具備することを特徴とする請求項７また
    は９に記載のＡＴＭスイッチ方式。
  18. 【請求項１８】 前記ルーティングタグのルーティング
    情報のアドレス値が前記ＡＴＭのスイッチエレメントの
    最終の出口のチャネル値をそのまま設定し、その単一の
    アドレスにより当該ＡＴＭセルのスイッチを行うことを
    特徴とする請求項１または２に記載のＡＴＭスイッチ方
    式。
  19. 【請求項１９】 前記ルーティングタグのルーティング
    情報のアドレス値が前記ＡＴＭの各スイッチエレメント
    毎の出口のチャネル値を設定し、当該ＡＴＭセルが通過
    するＡＴＭのスイッチエレメントの個数分のアドレスを
    設定することにより、該ＡＴＭの各スイッチエレメント
    毎に、当該スイッチエレメントでのＡＴＭセルをスイッ
    チさせるのに必要なアドレスを順次使用してＡＴＭセル
    をスイッチさせるようにしたことを特徴とする請求項１
    または２に記載のＡＴＭスイッチ方式。
  20. 【請求項２０】 前記ＡＴＭの各スイッチエレメント毎
    にＡＴＭセルをスイッチさせるのに必要なアドレスは前
    記ルーティングタグのルーティング情報の何番目である
    かを設定するための端子を該ＡＴＭの各スイッチエレメ
    ント毎に設けたことを特徴とする請求項１９に記載のＡ
    ＴＭスイッチ方式。
  21. 【請求項２１】 前記ＡＴＭの各スイッチエレメント毎
    にＡＴＭセルをスイッチさせるのに必要なアドレスは前
    記ルーティングタグのルーティング情報の何番目である
    かを設定するための制御レジスタを該ＡＴＭの各スイッ
    チエレメント毎に設けたことを特徴とする請求項１９に
    記載のＡＴＭスイッチ方式。
  22. 【請求項２２】 前記ＡＴＭのスイッチエレメントは１
    チップの形態で構成されることを特徴とする請求項１に
    記載のＡＴＭスイッチ方式。
  23. 【請求項２３】 少なくとも一つのＡＴＭのスイッチエ
    レメントと、 到着したＡＴＭセルが緊急を要するＡＴＭセルであるか
    否かを示す緊急用識別ビットを該ＡＴＭセルの先頭に付
    加する手段とを備えたＡＴＭスイッチ方式において、 前記ＡＴＭスイッチエレメントは、 前記緊急用識別ビットが所定値に設定されているＡＴＭ
    セルが到着したときに、前記スイッチエレメント内に存
    在する緊急を要するビットが設定されたＡＴＭセル以外
    の全てのＡＴＭセルを輻輳制御用の記憶バッファに保持
    することによって、緊急を要するＡＴＭセルのスイッチ
    動作を最優先で行うことを特徴とするＡＴＭスイッチ方
    式。
  24. 【請求項２４】 前記緊急用識別ビットの後に前記ＡＴ
    Ｍのスイッチエレメントの出口のチャネル順にチャネル
    マスクビットを設定する手段を具備し、前記ＡＴＭのス
    イッチエレメントは、前記緊急用識別ビットが設定され
    たＡＴＭセルが到着した時に、当該ＡＴＭセルのヘッダ
    の情報によるスイッチを行わずに、出力先を前記ＡＴＭ
    のスイッチエレメントの全ての出口のチャネルが対象と
    なるようにし、チャネルマスクビットが所定値に設定さ
    れたＡＴＭのスイッチエレメントの出口のチャネルをマ
    スクしてＡＴＭセルを破棄し、チャネルマスクビットが
    前記所定値に設定されていないＡＴＭのスイッチエレメ
    ントの出口のチャネルのみに当該ＡＴＭセルが通過する
    ようにスイッチ制御することを特徴とする請求項２３に
    記載のＡＴＭスイッチ方式。
  25. 【請求項２５】 前記チャネルマスクビットとして、通
    過するＡＴＭの各スイッチエレメント毎の出口のチャネ
    ルをマスクできるだけのビット数を設定する手段を具備
    し、緊急を要するＡＴＭセルが各スイッチエレメントを
    通過する順番で順次チャネルマスクビットにより各スイ
    ッチエレメントのチャネルをマスクするようにしたこと
    を特徴とする請求項２４に記載のＡＴＭスイッチ方式。
  26. 【請求項２６】 前記ＡＴＭの各スイッチエレメントの
    出口のチャネルのマスクビット領域をそれぞれ設定する
    ための端子を該ＡＴＭの各スイッチエレメント毎に設け
    たことを特徴とする請求項２５に記載のＡＴＭスイッチ
    方式。
  27. 【請求項２７】 前記ＡＴＭの各スイッチエレメントの
    出口のチャネルのマスクビット領域を設定するための制
    御レジスタを該ＡＴＭの各スイッチエレメント毎に設け
    たことを特徴とする請求項２５に記載のＡＴＭスイッチ
    方式。
  28. 【請求項２８】 前記ＡＴＭのスイッチエレメントは１
    チップの形態で構成されることを特徴とする請求項２３
    に記載のＡＴＭスイッチ方式。
JP24524493A 1993-09-30 1993-09-30 Ａｔｍスイッチ方式 Expired - Lifetime JP3178949B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP24524493A JP3178949B2 (ja) 1993-09-30 1993-09-30 Ａｔｍスイッチ方式
US08/313,894 US5583858A (en) 1993-09-30 1994-09-28 Asynchronous transfer mode switching device
EP19940307209 EP0652685B1 (en) 1993-09-30 1994-09-30 Asynchronous transfer mode switching device
DE1994634958 DE69434958T2 (de) 1993-09-30 1994-09-30 Vermittlungseinrichtung nach einem asynchronen Transfermodus (ATM)
EP20070104202 EP1802054A3 (en) 1993-09-30 1994-09-30 ATM Switching Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24524493A JP3178949B2 (ja) 1993-09-30 1993-09-30 Ａｔｍスイッチ方式

Publications (2)

Publication Number Publication Date
JPH07107093A JPH07107093A (ja) 1995-04-21
JP3178949B2 true JP3178949B2 (ja) 2001-06-25

Family

ID=17130807

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24524493A Expired - Lifetime JP3178949B2 (ja) 1993-09-30 1993-09-30 Ａｔｍスイッチ方式

Country Status (4)

Country Link
US (1) US5583858A (ja)
EP (2) EP1802054A3 (ja)
JP (1) JP3178949B2 (ja)
DE (1) DE69434958T2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6679939B1 (en) 1999-03-06 2004-01-20 Basf Aktiengesellschaft Fractional condensation of a product gas mixture containing acrylic acid
US9850192B2 (en) 2012-06-08 2017-12-26 Cj Cheiljedang Corporation Renewable acrylic acid production and products made therefrom

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5936939A (en) * 1995-05-22 1999-08-10 Fore Systems, Inc. Digital network including early packet discard mechanism with adjustable threshold
JPH08331616A (ja) * 1995-05-31 1996-12-13 Nec Corp 非同期転送モードを用いたマルチプロセッサ制御方式のデジタル構内交換機
GB9511314D0 (en) * 1995-06-05 1995-08-02 Gen Datacomm Adv Res ATM network switch with congestion control
JPH0927811A (ja) * 1995-07-13 1997-01-28 Fujitsu Ltd 輻輳監視制御装置
US5896511A (en) 1995-07-19 1999-04-20 Fujitsu Network Communications, Inc. Method and apparatus for providing buffer state flow control at the link level in addition to flow control on a per-connection basis
US5724352A (en) * 1995-08-31 1998-03-03 Lucent Technologies Inc. Terabit per second packet switch having assignable multiple packet loss probabilities
JP3171773B2 (ja) * 1995-08-31 2001-06-04 富士通株式会社 交換機におけるコネクション制御方法及び装置
EP0873611A1 (en) 1995-09-14 1998-10-28 Fujitsu Network Communications, Inc. Transmitter controlled flow control for buffer allocation in wide area atm networks
IT1277692B1 (it) * 1995-12-22 1997-11-11 Italtel Spa Dispositivo di memorizzazione fifo e di commutazione a buffer condiviso per reti di connessione in tecnica atm
AU1697697A (en) 1996-01-16 1997-08-11 Fujitsu Limited A reliable and flexible multicast mechanism for atm networks
JP3622312B2 (ja) * 1996-01-29 2005-02-23 株式会社日立製作所 パケット交換機およびセル転送制御方法
US5828653A (en) * 1996-04-26 1998-10-27 Cascade Communications Corp. Quality of service priority subclasses
US5748905A (en) 1996-08-30 1998-05-05 Fujitsu Network Communications, Inc. Frame classification using classification keys
GB9618129D0 (en) * 1996-08-30 1996-10-09 Sgs Thomson Microelectronics Improvements in or relating to an ATM switch
GB9618158D0 (en) 1996-08-30 1996-10-09 Sgs Thomson Microelectronics Improvements in or relating to an ATM switch
DE69737676T2 (de) * 1996-12-20 2008-01-10 International Business Machines Corp. Vermittlungssystem zur Verbindung von Leitungsadaptern, das verteilte Elemente enthält
DE69733741T2 (de) * 1996-12-20 2006-04-20 International Business Machines Corp. Vermittlungssystem
DE69734968T2 (de) * 1996-12-20 2006-07-27 International Business Machines Corp. Vermittlungssystem mit verteilten Elementen zur Verbindung mit Leitungsanpassern und mit Mehrfachübertragungsmöglichkeit
US6487212B1 (en) 1997-02-14 2002-11-26 Advanced Micro Devices, Inc. Queuing structure and method for prioritization of frames in a network switch
EP0876032A3 (en) * 1997-02-26 2005-01-26 Kabushiki Kaisha Toshiba Communication apparatus, communication method, and record medium
US5949784A (en) * 1997-05-01 1999-09-07 3Com Corporation Forwarding mechanism for multi-destination packets to minimize per packet scheduling overhead in a network forwarding engine
KR100247022B1 (ko) * 1997-06-11 2000-04-01 윤종용 Atm 스위칭 시스템의 단일 스위치 소자 및 버퍼 문턱값 결정 방법
US6122274A (en) * 1997-11-16 2000-09-19 Sanjeev Kumar ATM switching system with decentralized pipeline control and plural memory modules for very high capacity data switching
JP3685918B2 (ja) 1998-01-14 2005-08-24 富士通株式会社 中継装置、ネットワーク中継システムおよび中継方法
EP0961443B1 (en) * 1998-05-29 2003-08-13 International Business Machines Corporation Switching system comprising a mask mechanism for altering the internal routing process
DE69826640T2 (de) 1998-05-29 2005-10-06 International Business Machines Corp. Vermittlungsarchitektur mit zwei Koppelfelden
DE19854656A1 (de) * 1998-11-26 2000-06-08 Siemens Ag Verfahren zum Abstimmen von Paketverlustprioritätsinformationen für eine Überlaststeuerung einer Datenpakete vermittelnden Kommunikationseinrichtung
JP3556495B2 (ja) * 1998-12-15 2004-08-18 株式会社東芝 パケットスイッチ及びパケット交換方法
US6240075B1 (en) * 1999-01-25 2001-05-29 Trw Inc. Satellite communication routing arbitration techniques
JP3561870B2 (ja) * 1999-02-19 2004-09-02 富士通株式会社 パケットバッファ装置
US6584517B1 (en) 1999-07-02 2003-06-24 Cypress Semiconductor Corp. Circuit and method for supporting multicast/broadcast operations in multi-queue storage devices
US6603771B1 (en) 1999-07-02 2003-08-05 Cypress Semiconductor Corp. Highly scalable architecture for implementing switch fabrics with quality of services
US6628656B1 (en) 1999-08-09 2003-09-30 Cypress Semiconductor Corp. Circuit, method and/or architecture for improving the performance of a serial communication link
US6625177B1 (en) 1999-08-09 2003-09-23 Cypress Semiconductor Corp. Circuit, method and/or architecture for improving the performance of a serial communication link
US6501757B1 (en) * 2000-02-29 2002-12-31 Centre For Development Of Telematics ATM switch
JP3640160B2 (ja) * 2000-07-26 2005-04-20 日本電気株式会社 ルータ装置及びそれに用いる優先制御方法
DE60116401T2 (de) * 2000-09-20 2006-09-07 Broadcom Corp., Irvine Netzwerkvermittlung mit der Möglichkeit Anschlüsse zu blockieren
US7227862B2 (en) 2000-09-20 2007-06-05 Broadcom Corporation Network switch having port blocking capability
US7072300B1 (en) * 2001-03-23 2006-07-04 Advanced Micro Devices, Inc. Action tag generation within a network based on priority or differential services information
JP4180061B2 (ja) * 2005-02-25 2008-11-12 富士通株式会社 出力方法、出力装置及びコンピュータプログラム
US20060224822A1 (en) * 2005-03-18 2006-10-05 Blomquist Scott A System and method for tagging and filtering electronic data
US10284457B2 (en) * 2016-07-12 2019-05-07 Dell Products, L.P. System and method for virtual link trunking
JP7378276B2 (ja) * 2019-11-12 2023-11-13 東京エレクトロン株式会社 プラズマ処理装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0276349B1 (en) * 1987-01-28 1992-03-25 International Business Machines Corporation Apparatus for switching information between channels for synchronous information traffic and asynchronous data packets
CA1297567C (en) * 1987-02-06 1992-03-17 Kazuo Hajikano Self routing-switching system
JPH0683261B2 (ja) * 1987-05-26 1994-10-19 富士通株式会社 ヘッダ駆動形パケット交換機
JPH01221042A (ja) * 1988-02-29 1989-09-04 Toshiba Corp パケット交換機の輻輳制御方法
US5130985A (en) * 1988-11-25 1992-07-14 Hitachi, Ltd. Speech packet communication system and method
JP2860661B2 (ja) * 1989-03-14 1999-02-24 国際電信電話 株式会社 Ａｔｍ交換機
US4953157A (en) * 1989-04-19 1990-08-28 American Telephone And Telegraph Company Programmable data packet buffer prioritization arrangement
US5179557A (en) * 1989-07-04 1993-01-12 Kabushiki Kaisha Toshiba Data packet communication system in which data packet transmittal is prioritized with queues having respective assigned priorities and frequency weighted counting of queue wait time
JP2531275B2 (ja) * 1989-09-29 1996-09-04 日本電気株式会社 Ａｔｍセル転送方式
US5280483A (en) * 1990-08-09 1994-01-18 Fujitsu Limited Traffic control system for asynchronous transfer mode exchange
CA2049428C (en) * 1990-08-20 1996-06-18 Yasuro Shobatake Atm communication system
GB9019340D0 (en) * 1990-09-05 1990-10-17 Plessey Telecomm An asynchronous transfer mode switching arrangement providing broadcast transmission
JP2968593B2 (ja) * 1991-01-08 1999-10-25 株式会社東芝 ヘッダ変換テーブルおよび前処理部
GB2254980B (en) * 1991-04-16 1995-03-08 Roke Manor Research Improvements in or relating to multicast server apparatus

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
１９８９年信学秋季大会 Ｂ−３１８

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6679939B1 (en) 1999-03-06 2004-01-20 Basf Aktiengesellschaft Fractional condensation of a product gas mixture containing acrylic acid
US9850192B2 (en) 2012-06-08 2017-12-26 Cj Cheiljedang Corporation Renewable acrylic acid production and products made therefrom

Also Published As

Publication number Publication date
DE69434958D1 (de) 2007-06-06
EP0652685A2 (en) 1995-05-10
JPH07107093A (ja) 1995-04-21
DE69434958T2 (de) 2008-01-17
EP0652685B1 (en) 2007-04-25
US5583858A (en) 1996-12-10
EP0652685A3 (en) 1997-08-27
EP1802054A2 (en) 2007-06-27
EP1802054A3 (en) 2012-09-05

Similar Documents

Publication Publication Date Title
JP3178949B2 (ja) Ａｔｍスイッチ方式
US5949757A (en) Packet flow monitor and control system
JPH10224377A (ja) デジタル信号の双方向伝送のための経路指定スイッチ
US6349097B1 (en) Multicasting in switching apparatus
US6907001B1 (en) Packet switch for switching variable length packets in the form of ATM cells
EP0858718B1 (en) Improvements in or relating to an atm switch
US4755986A (en) Packet switching system
JPH10215260A (ja) デジタル信号の双方向伝送のための経路指定スイッチ
US7400638B2 (en) Apparatus and methods for managing packets in a broadband data stream
EP0828403B1 (en) Improvements in or relating to an ATM switch
JPH10224376A (ja) デジタル信号の双方向伝送用経路指定スイッチ
US6490264B1 (en) Data transmission method and system
EP0809380A2 (en) Switching system for switching a fixed-length cell
JPH10215262A (ja) デジタル信号の双方向伝送のための経路指定スイッチ
JP2910770B2 (ja) 自己ルーチング交換システム及び自己ルーチング交換システムの現用／予備切替え方法
US6219351B1 (en) Implementation of buffering in a packet-switched telecommunications network
KR100384996B1 (ko) 비동기 전송모드 셀 스위칭 기능을 이용한 패킷 교환기 구조 및 그 처리방법
JP2899609B2 (ja) セル送出装置
JPH1168784A (ja) セルスイッチ
JPH09200222A (ja) 共通バッファ型ａｔｍスイッチ
JPH088576B2 (ja) 通話路特性監視方式
KR100254583B1 (ko) 고정 및 가변 전송속도 셀 구분 송수신장치
JP2526483B2 (ja) セル交換方式および装置
JPH09139738A (ja) Ａｔｍ通信網
JP2000312209A (ja) Ａｔｍセル伝送システム及びａｔｍセルスイッチング装置並びにそれに用いるａｔｍセル切替方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010306

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080413

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090413

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090413

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090413

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090413

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100413

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110413

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110413

Year of fee payment: 10

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110413

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120413

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130413

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130413

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140413

Year of fee payment: 13

EXPY Cancellation because of completion of term