JPH0425098A - セラミック多層基板 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、電子機器等の回路に広く用いることのできる
セラミック多層基板に関する。

従来の技術 近年、セラミック多層基板は熱伝導性や耐熱性。

化学的耐久性等の点で有機材料基板よシ優れた特性を有
するため、有機材料基板に代るものとして、また電子機
器の小型化、多様化に伴い、高密度配線、高密度実装基
板として広く使用されるように２、、 なってきた。さらに、今後はコンテ゛ンザ等の受動部品
までその内部に内蔵するところのセラミック多層基板の
需要が高まると予想される。

以下図面を参照しながら従来のセラミック多層基板につ
いて説明する。

第２図は従来のセラミック多層基板の製造過程の一部を
示す断面図であり、第３図は従来の製造方法によシ作製
されたセラミック多層基板の断面図である。

第２図に示すように、低誘電率を有する無機物粉体を主
成分としこれに熱可塑性樹脂等を添加して成形したセラ
ミックグリーンシート１ａの必要個所に穿孔機等でビア
ホール２を形成し、その内部に導電ペーストを印刷等で
充填し導体層３を設ける。さらに他のセラミックグリー
ンシー）Ｉｂ上に導体ペーストで配線４やコンデンサ用
の電極ペースト５を印刷する。また高誘電率を有する無
機物粉体を主成分とし、これに熱可塑性樹脂等を添加し
て成形した高誘電体グリーンシート６にも同じく必要個
所に穿孔機等でビアホー／Ｉ／２を形成３　、− し、その内部に導体層３を設ける。このように構成され
たグリーンシーＩ・を必要枚数順次積層した後、焼成す
ることによって第３図に示すセラミツ、り多層基板が得
られる。

第３図において、７は高誘電体層、８は電極であり、９
は電極８によって挟まれたコンデンサである。また１０
はビアホール、１１はスル−ホーであり、高誘電体層７
や低誘電率セラミック層１２に設けられている配線導体
１３や電極８と電気的に接続している。

一般的には、このように構成されたセラミック多層基板
に回路部品等を実装し、電子機器等に使用される。

発明が解決しようとする課題 しかしながら上記従来の構成では、高誘電体層７に形成
された電極８間で、電位が異なる場合、電気容量が生じ
、したがってコンデンサ９を形成することができるが、
高誘電体層７」二に設けられているコンデンサ９を接続
する配線間や、信号線間にも電気容量が発生し、信号の
クロスト−りや遅延の原因となる。また高誘電体層γに
信号線等を配線し々い場合には、低誘電率セラミック層
１２上に設けられている配線導体１３間をスルーホ）ｖ
ｌｌやビアホール１０で接続しなければならず、第３図
に示すように高誘電体層７を貫通するビアホー／Ｉ／１
０とヌル−ホー／ｖ１１の間で不必要な電気容量を発生
するなど大きな課題があった。

さらに、セラミック多層基板に内蔵されるコンデンサ９
の容量を大きくするだめには高誘電体層７の暦数を増加
させる必要がちシ、したがってセラミック多層基板に占
める高誘電体ノー７の体積も大きくな９、低誘電率セラ
ミク層１２と高誘電体層７を同時に焼成する際、その境
界面にクラックを生じたり、層間剥離を生じるという極
めて重大な課題を有していた。

本発明は、上記課題を解決するものであり、信号線間に
クロストークや信号の遅延などの障害を発生することの
ない信頼性に優れたセラミック多層基板を提供すること
を目的とするものである。

課題を解決するための手段 ５ぺ−７ 本発明は上記目的を達成するために、セラミック多層基
板を構成する低誘電率基板に複数個のビアホールとスル
ーホールを設け、必要とする数のビアホールとスルーホ
ールの内部に高誘電体４．Ｊ　全充填し、基板の内部に
コンデンサを内蔵する構成としたものである。

作　　　川 したがって本発明は」二層した構成によって不必要な電
気容量を発生することがないので、信号線間にクロスト
−りや信号の遅延などの障害を生じることがなく、また
高誘電体層と低誘電率セラミック層の同時焼成時に発生
する収縮歪によるクラックや層間剥離という現象を避け
ることもできる。

実施例 以下、本発明の一実施例について図面を参照しながら説
明する。

第１図は本発明の一実施例の構成を示す断面図である。

同図において２１はアルミナやガラス等からなる低誘′
「Ｅ率基板、２２は鉄・鉛系ペロフヌカイｌ−４ｇを主
成分とする高誘電体材、２３は内層導体、２４は表面導
体、２５は内層導体２３と表面導体２４を電気的に接続
するスルーホール導体である。高誘電体材２２は内層基
板を構成する低誘電率基板２１に設けられている多数の
スルーホル２６の必要個所に充填されている。

次に」二層実施例の動作について説明する。」二層実施
例において、表面導体２４は低誘電率基板２１０両面に
形成されてい配線（図示せず）を電気的に接続しておシ
、内層導体２３は内層基板を形成している低誘電率基板
２１の表面に形成されている配線を構成すると同時に低
誘電率基板２１のスルーホール２６に充填されている高
誘電体層２２の電極として動作し、高誘電体材２２とと
もにスルーホール２６またはビアホール２７の内部でコ
ンデンサ２８を構成している。

以」二のように本実施例によれば、セラミック多層基板
に内蔵するコンデンサ２８をグリーンシトとして作成す
る必要がなくスルーホール２６やビアホール２７の内部
に設けることができまた高誘電体層２２の量を低誘電率
基板２１の量に比較了＼−２ して極めて少なくすることができるので低誘電率ＪＩ（
板２１と高誘電体制２２との収縮率の差による影響が小
さく、クラックや層間剥離等の障害を防止することがで
きる。

なお、本実施例において、低誘電率基板２１の４Ｊ別と
してアルミナとガラスを主成分としたが低誘電率を有す
る制別であれば他のセラミック利を使用することもでき
、寸だ高誘電体材として鉄鉛系ペロブスカイ１−を使用
しだが、高誘電率を有するイ２料であれば他の誘電利料
を使用することもできる。

発明の効果 以−１−のように本発明によれば、低誘電率基板に複数
個のビアホールとヌルーホールヲ設け、必要とする数の
ビアホールとスルーホールの内部に高誘電体制を充填し
て順次積層することによって多層セラミック基板の内部
にコンデンサを形成しているので、信号線が高誘電体制
を挟んで向い合うことがなく、クロスドータや信号の遅
延等の障害がなくなり、したがって配線密度を」−げる
ことができる。

さらに高誘電体制がセラミック多層基板全体に占める割
合いが小さいために低誘電率基板の材料との収縮率の差
による歪が小さく、層間でクラックや層間剥離等が発生
しないという利点を有する。

【図面の簡単な説明】

第１図は本発明の一実施例におけるセフミック多層基板
の断面図、第２図は従来のセラミック多層基板の製造過
程の一部を示す断面図、第３図は同セラミック多層基板
の断面図である。 ２１・・・・低誘電率基板、２２・・・・・高誘電体制
、２６・・・・・・スルーホール、２７・・・・・・ビ
アホール、２８・・・・・コンデンサ。

Claims (1)

【特許請求の範囲】
1. 低誘電率基板を複数枚積層して構成するセラミック多層
   基板において、前記低誘電率基板に複数個のビアホール
   と複数個のスルーホールを形成し、必要とする数の前記
   ビアホールとスルーホールの内部に高誘電体材を充填し
   、基板の内部にコンデンサを内蔵する構成としたセラミ
   ック多層基板。