JPH04217389A - 厚膜多層回路基板及びその製造方法 - Google Patents
厚膜多層回路基板及びその製造方法Info
- Publication number
- JPH04217389A JPH04217389A JP41142390A JP41142390A JPH04217389A JP H04217389 A JPH04217389 A JP H04217389A JP 41142390 A JP41142390 A JP 41142390A JP 41142390 A JP41142390 A JP 41142390A JP H04217389 A JPH04217389 A JP H04217389A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- holes
- thick film
- film multilayer
- conductor patterns
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000000758 substrate Substances 0.000 title abstract 5
- 239000004020 conductor Substances 0.000 claims abstract description 32
- 239000012212 insulator Substances 0.000 claims abstract description 8
- 239000011810 insulating material Substances 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 9
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、スルーホールが形成
された回路基板の多層化に用いられる厚膜多層回路基板
及びその製造方法に関する。
された回路基板の多層化に用いられる厚膜多層回路基板
及びその製造方法に関する。
【０００２】
【従来の技術】アルミナ等の絶縁材料で形成された回路
基板では、その表裏面に種々の回路パターンが形成され
、複数の電子部品が実装されている。このような回路基
板では、表裏面間の回路パターンの電気的な接続を図る
技術としてスルーホールを通した導体接続が行われてい
る。
基板では、その表裏面に種々の回路パターンが形成され
、複数の電子部品が実装されている。このような回路基
板では、表裏面間の回路パターンの電気的な接続を図る
技術としてスルーホールを通した導体接続が行われてい
る。
【０００３】また、独立した回路パターンが形成された
回路基板を積層した多層回路基板も実用化されている。 このような多層回路基板では、複雑な回路のコンパクト
化とともに、電子部品の高密度実装が可能になり、複雑
な機能回路の実現に向け、大きな期待が寄せられている
。
回路基板を積層した多層回路基板も実用化されている。 このような多層回路基板では、複雑な回路のコンパクト
化とともに、電子部品の高密度実装が可能になり、複雑
な機能回路の実現に向け、大きな期待が寄せられている
。
【０００４】
【発明が解決しようとする課題】ところで、スルーホー
ルが形成された回路基板を積層した場合、回路基板に形
成されているスルーホールが、積層された絶縁層や導体
パターンに凹凸を生じさせ、多層化を妨げる。また、絶
縁層で閉じ込められたスルーホール内に空気が残留した
場合、その空気の膨張、収縮が導体パターンとの剥離の
原因になる等、回路基板の信頼性を低下させる原因にな
る。
ルが形成された回路基板を積層した場合、回路基板に形
成されているスルーホールが、積層された絶縁層や導体
パターンに凹凸を生じさせ、多層化を妨げる。また、絶
縁層で閉じ込められたスルーホール内に空気が残留した
場合、その空気の膨張、収縮が導体パターンとの剥離の
原因になる等、回路基板の信頼性を低下させる原因にな
る。
【０００５】そこで、この発明は、スルーホールが形成
された回路基板の多層化における凹凸の発生を防止する
とともに、スルーホール内の空気の残留を阻止した厚膜
多層回路基板及びその製造方法の提供を目的とする。
された回路基板の多層化における凹凸の発生を防止する
とともに、スルーホール内の空気の残留を阻止した厚膜
多層回路基板及びその製造方法の提供を目的とする。
【０００６】
【課題を解決するための手段】即ち、この発明の厚膜多
層回路基板は、表裏面に形成された第１の導体パターン
（６ａ、６ｂ、６ｃ、６ｄ）がスルーホール（４ａ、４
ｂ）を介して接続された回路基板（２）と、この回路基
板の前記スルーホールに充填された絶縁物（レジスト８
）と、前記導体パターンを覆って形成された絶縁層（レ
ジスト１２ａ、１２ｂ）と、この絶縁層上に形成された
第２の導体パターン（１４ａ、１４ｂ、１４ｃ、１４ｄ
）とを備えたことを特徴とする。
層回路基板は、表裏面に形成された第１の導体パターン
（６ａ、６ｂ、６ｃ、６ｄ）がスルーホール（４ａ、４
ｂ）を介して接続された回路基板（２）と、この回路基
板の前記スルーホールに充填された絶縁物（レジスト８
）と、前記導体パターンを覆って形成された絶縁層（レ
ジスト１２ａ、１２ｂ）と、この絶縁層上に形成された
第２の導体パターン（１４ａ、１４ｂ、１４ｃ、１４ｄ
）とを備えたことを特徴とする。
【０００７】また、この発明の厚膜多層回路基板の製造
方法は、表裏面に形成された第１の導体パターン（６ａ
、６ｂ、６ｃ、６ｄ）がスルーホール（４ａ、４ｂ）を
介して接続された回路基板（２）の前記スルーホールに
絶縁物（レジスト８）を充填した後、前記回路基板の表
面を覆う絶縁層（レジスト１２ａ、１２ｂ）を形成し、
この絶縁層の上に第２の導体パターン（１４ａ、１４ｂ
、１４ｃ、１４ｄ）を形成することを特徴とする。
方法は、表裏面に形成された第１の導体パターン（６ａ
、６ｂ、６ｃ、６ｄ）がスルーホール（４ａ、４ｂ）を
介して接続された回路基板（２）の前記スルーホールに
絶縁物（レジスト８）を充填した後、前記回路基板の表
面を覆う絶縁層（レジスト１２ａ、１２ｂ）を形成し、
この絶縁層の上に第２の導体パターン（１４ａ、１４ｂ
、１４ｃ、１４ｄ）を形成することを特徴とする。
【０００８】
【作用】また、この発明の厚膜多層回路基板では、スル
ーホールに絶縁物が埋め込まれ、そのスルーホールによ
る凹部の発生がなく、回路基板表面が平坦化するため、
導体パターンと絶縁層との多層化が可能であり、しかも
、スルーホールを通して回路基板の表裏面側の回路パタ
ーンを導通させることができ、両面多層化が実現される
。
ーホールに絶縁物が埋め込まれ、そのスルーホールによ
る凹部の発生がなく、回路基板表面が平坦化するため、
導体パターンと絶縁層との多層化が可能であり、しかも
、スルーホールを通して回路基板の表裏面側の回路パタ
ーンを導通させることができ、両面多層化が実現される
。
【０００９】また、この発明の厚膜多層回路基板の製造
方法では回路基板に形成されたスルーホールに絶縁物が
充填され、その絶縁物によってスルーホールが隠蔽され
る。その上に絶縁層が形成され、この絶縁層の上に第２
の導体パターンが積層されるので、その平坦化が図られ
るとともに、スルーホール内の空気は絶縁物によって排
除され、平坦な厚膜多層回路基板が得られる。
方法では回路基板に形成されたスルーホールに絶縁物が
充填され、その絶縁物によってスルーホールが隠蔽され
る。その上に絶縁層が形成され、この絶縁層の上に第２
の導体パターンが積層されるので、その平坦化が図られ
るとともに、スルーホール内の空気は絶縁物によって排
除され、平坦な厚膜多層回路基板が得られる。
【００１０】
【実施例】図１はこの発明の厚膜多層回路基板の一実施
例を示し、図２及び図３はこの発明の厚膜多層回路基板
の製造方法の一実施例を示す。この厚膜多層回路基板に
は、図２の（Ａ）に示すように、アルミナやセラミック
等の絶縁材料で形成された回路基板２が用いられ、この
回路基板２にはその表裏面側に実装すべき回路間を導通
させるためのスルーホール４ａ、４ｂが形成されている
。
例を示し、図２及び図３はこの発明の厚膜多層回路基板
の製造方法の一実施例を示す。この厚膜多層回路基板に
は、図２の（Ａ）に示すように、アルミナやセラミック
等の絶縁材料で形成された回路基板２が用いられ、この
回路基板２にはその表裏面側に実装すべき回路間を導通
させるためのスルーホール４ａ、４ｂが形成されている
。
【００１１】この回路基板２の表裏面には、図２の（Ｂ
）及び図４に示すように、導体ペーストの印刷等により
第１の導体パターン６ａ、６ｂ、６ｃ、６ｄが形成され
、各導体パターン６ａ〜６ｄはスルーホール４ａ、４ｂ
の内壁部を通して接続されている。この実施例の場合で
は、各スルーホール４ａ、４ｂを以て２回路間の電気的
な接続が行われている。
）及び図４に示すように、導体ペーストの印刷等により
第１の導体パターン６ａ、６ｂ、６ｃ、６ｄが形成され
、各導体パターン６ａ〜６ｄはスルーホール４ａ、４ｂ
の内壁部を通して接続されている。この実施例の場合で
は、各スルーホール４ａ、４ｂを以て２回路間の電気的
な接続が行われている。
【００１２】そして、各スルーホール４ａ、４ｂには、
図２の（Ｃ）に示すように、絶縁物としてレジスト８が
印刷やディスペンサによって充填され、このレジスト８
で各スルーホール４ａ、４ｂが埋め尽くされて導体パタ
ーン６ａ〜６ｄと同一平面を成している。
図２の（Ｃ）に示すように、絶縁物としてレジスト８が
印刷やディスペンサによって充填され、このレジスト８
で各スルーホール４ａ、４ｂが埋め尽くされて導体パタ
ーン６ａ〜６ｄと同一平面を成している。
【００１３】また、この各スルーホール４ａ、４ｂにレ
ジスト８を充填した後、回路基板２の表裏面側の導体パ
ターン６ａ〜６ｄから露出する部分には、図２の（Ｄ）
に示すように、レジスト１０ａ、１０ｂが印刷によって
設置され、このレジスト１０ａ、１０ｂは導体パターン
６ａ〜６ｄと同様の厚さに設定されている。したがって
、各スルーホール４ａ、４ｂがレジスト８で充填されて
いるとともに、導体パターン６ａ〜６ｄ以外の部分がレ
ジスト１０ａ、１０ｂで覆われているため、回路基板２
の表裏面は多層化に理想的な平坦面を成している。
ジスト８を充填した後、回路基板２の表裏面側の導体パ
ターン６ａ〜６ｄから露出する部分には、図２の（Ｄ）
に示すように、レジスト１０ａ、１０ｂが印刷によって
設置され、このレジスト１０ａ、１０ｂは導体パターン
６ａ〜６ｄと同様の厚さに設定されている。したがって
、各スルーホール４ａ、４ｂがレジスト８で充填されて
いるとともに、導体パターン６ａ〜６ｄ以外の部分がレ
ジスト１０ａ、１０ｂで覆われているため、回路基板２
の表裏面は多層化に理想的な平坦面を成している。
【００１４】この回路基板２の表裏面には、図３の（Ｅ
）に示すように、絶縁層としてのレジスト１２ａ、１２
ｂが一様に形成され、各導体パターン６ａ〜６ｄの絶縁
が図られる。
）に示すように、絶縁層としてのレジスト１２ａ、１２
ｂが一様に形成され、各導体パターン６ａ〜６ｄの絶縁
が図られる。
【００１５】このレジスト１２ａ、１２ｂの表面には、
図３の（Ｆ）に示すように、特定の回路を形成するため
の第２の導体パターン１４ａ、１４ｂ、１４ｃ、１４ｄ
が選択的に形成され、各導体パターン１４ａ〜１４ｄの
間隔内には、図３の（Ｇ）に示すように、導体パターン
１４ａ〜１４ｄと同一の厚さで絶縁層としてのレジスト
１６ａ、１６ｂが形成され、導体パターン１４ａ〜１４
ｄとレジスト１２ａ、１２ｂとの凹凸が補償される結果
、回路基板２の平坦化が図られる。図示しないが、導体
パターン１４ａ〜１４ｄと回路基板２に直に形成されて
いる導体パターン６ａ〜６ｄは必要に応じて電気的に接
続され、その接続はレジスト１２ａ、１２ｂを貫通する
導体パターンによって行われる。
図３の（Ｆ）に示すように、特定の回路を形成するため
の第２の導体パターン１４ａ、１４ｂ、１４ｃ、１４ｄ
が選択的に形成され、各導体パターン１４ａ〜１４ｄの
間隔内には、図３の（Ｇ）に示すように、導体パターン
１４ａ〜１４ｄと同一の厚さで絶縁層としてのレジスト
１６ａ、１６ｂが形成され、導体パターン１４ａ〜１４
ｄとレジスト１２ａ、１２ｂとの凹凸が補償される結果
、回路基板２の平坦化が図られる。図示しないが、導体
パターン１４ａ〜１４ｄと回路基板２に直に形成されて
いる導体パターン６ａ〜６ｄは必要に応じて電気的に接
続され、その接続はレジスト１２ａ、１２ｂを貫通する
導体パターンによって行われる。
【００１６】このように多層化された回路基板２の表面
には、図１に示すように、絶縁層としてのレジスト１８
ａ、１８ｂが印刷によって形成され、回路基板２の外表
面の電気的な絶縁が図られている。
には、図１に示すように、絶縁層としてのレジスト１８
ａ、１８ｂが印刷によって形成され、回路基板２の外表
面の電気的な絶縁が図られている。
【００１７】以上のように、スルーホール４ａ、４ｂの
部分に絶縁物が充填されて回路基板２の平坦化が図られ
ているとともに、スルーホール４ａ、４ｂ内の空気が絶
縁物によって排除されてレジスト１２ａ、１２ｂ及び導
体パターン１４ａ〜１４ｄ等が積層され、回路が多層化
されている。
部分に絶縁物が充填されて回路基板２の平坦化が図られ
ているとともに、スルーホール４ａ、４ｂ内の空気が絶
縁物によって排除されてレジスト１２ａ、１２ｂ及び導
体パターン１４ａ〜１４ｄ等が積層され、回路が多層化
されている。
【００１８】また、スルーホール４ａ、４ｂによる凹凸
がレジスト８によって補償され、回路基板２の平坦化が
図られるので、各導体パターン１４ａ〜１４ｄが平板状
となり、パターン印刷の精度が高められ、信頼性の高い
回路パターンが得られるものである。
がレジスト８によって補償され、回路基板２の平坦化が
図られるので、各導体パターン１４ａ〜１４ｄが平板状
となり、パターン印刷の精度が高められ、信頼性の高い
回路パターンが得られるものである。
【００１９】なお、実施例では、回路基板の表裏面側に
各２層、即ち、４層の回路パターンが形成された場合に
ついて説明したが、回路基板が平坦化されるので５層以
上の多層化も可能であり、この発明の厚膜多層回路基板
は、実施例の４層のものに限定されるものではない。
各２層、即ち、４層の回路パターンが形成された場合に
ついて説明したが、回路基板が平坦化されるので５層以
上の多層化も可能であり、この発明の厚膜多層回路基板
は、実施例の４層のものに限定されるものではない。
【００２０】
【発明の効果】この発明の厚膜多層回路基板によれば、
スルーホールに絶縁物を充填して回路基板が平坦化され
るため、スルーホールによって部分的に回路基板の厚さ
が変化することがなく、平坦化によって積層段数を増加
することができ、しかも、多層化とともにスルーホール
を通して回路基板の表裏面側の回路パターン間の接続が
できるため、表裏面側を多層化した厚膜多層回路基板が
提供できる。
スルーホールに絶縁物を充填して回路基板が平坦化され
るため、スルーホールによって部分的に回路基板の厚さ
が変化することがなく、平坦化によって積層段数を増加
することができ、しかも、多層化とともにスルーホール
を通して回路基板の表裏面側の回路パターン間の接続が
できるため、表裏面側を多層化した厚膜多層回路基板が
提供できる。
【００２１】また、この発明の厚膜多層回路基板の製造
方法によれば、スルーホールが形成されている回路基板
に絶縁物を充填した後、絶縁層を形成し、その上に導体
パターンを形成するので、スルーホールによる凹凸を防
止して平坦化でき、絶縁層及び導体パターンの積層段数
を増加させることができるとともに、スルーホール内の
空気を絶縁物の充填によって排除でき、高密度化ととも
に信頼性を高めることができる。
方法によれば、スルーホールが形成されている回路基板
に絶縁物を充填した後、絶縁層を形成し、その上に導体
パターンを形成するので、スルーホールによる凹凸を防
止して平坦化でき、絶縁層及び導体パターンの積層段数
を増加させることができるとともに、スルーホール内の
空気を絶縁物の充填によって排除でき、高密度化ととも
に信頼性を高めることができる。
【図１】この発明の厚膜多層回路基板の一実施例を示す
断面図である。
断面図である。
【図２】この発明の厚膜多層回路基板の製造方法の一実
施例を示す断面図である。
施例を示す断面図である。
【図３】この発明の厚膜多層回路基板の製造方法の一実
施例を示す断面図である。
施例を示す断面図である。
【図４】図２に示した厚膜多層回路基板の製造方法の一
実施例における回路基板を示す部分斜視図である。
実施例における回路基板を示す部分斜視図である。
Claims (2)
- 【請求項１】 表裏面に形成された第１の導体パター
ンがスルーホールを介して接続された回路基板と、この
回路基板の前記スルーホールに充填された絶縁物と、前
記導体パターンを覆って形成された絶縁層と、この絶縁
層上に形成された第２の導体パターンと、を備えたこと
を特徴とする厚膜多層回路基板。 - 【請求項２】 表裏面に形成された第１の導体パター
ンがスルーホールを通して接続された回路基板の前記ス
ルーホールに絶縁物を充填した後、前記回路基板の表面
を覆う絶縁層を形成し、この絶縁層の上に第２の導体パ
ターンを形成することを特徴とする厚膜多層回路基板の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP41142390A JP3057766B2 (ja) | 1990-12-18 | 1990-12-18 | 厚膜多層回路基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP41142390A JP3057766B2 (ja) | 1990-12-18 | 1990-12-18 | 厚膜多層回路基板及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04217389A true JPH04217389A (ja) | 1992-08-07 |
| JP3057766B2 JP3057766B2 (ja) | 2000-07-04 |
Family
ID=18520435
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP41142390A Expired - Fee Related JP3057766B2 (ja) | 1990-12-18 | 1990-12-18 | 厚膜多層回路基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3057766B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997016056A1 (fr) * | 1995-10-23 | 1997-05-01 | Ibiden Co., Ltd. | Resine de remplissage et carte de circuits imprimes multicouche |
| EP1198000A1 (en) * | 1994-04-28 | 2002-04-17 | Fujitsu Limited | Semiconductor device and assembly board |
| JP2007535143A (ja) * | 2004-04-29 | 2007-11-29 | シーメンス アクチエンゲゼルシヤフト | プリント配線板および／または相応の構造物を製造するための方法 |
-
1990
- 1990-12-18 JP JP41142390A patent/JP3057766B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1198000A1 (en) * | 1994-04-28 | 2002-04-17 | Fujitsu Limited | Semiconductor device and assembly board |
| EP1715512A3 (en) * | 1994-04-28 | 2013-02-13 | Fujitsu Semiconductor Limited | Semiconductor device and method of forming the same |
| WO1997016056A1 (fr) * | 1995-10-23 | 1997-05-01 | Ibiden Co., Ltd. | Resine de remplissage et carte de circuits imprimes multicouche |
| EP1318708A3 (en) * | 1995-10-23 | 2003-06-18 | Ibiden Co., Ltd. | Resin filler and multilayer printed wiring board |
| EP1445996A3 (en) * | 1995-10-23 | 2004-08-18 | Ibiden Co., Ltd. | Build-up multilayer printed circuit board |
| JP2007535143A (ja) * | 2004-04-29 | 2007-11-29 | シーメンス アクチエンゲゼルシヤフト | プリント配線板および／または相応の構造物を製造するための方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3057766B2 (ja) | 2000-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2294363A (en) | Flexible multi-layered wiring board | |
| JPH07142867A (ja) | 多層基板及びその製造方法 | |
| JP2767312B2 (ja) | プリント配線板における電磁波シールド層とアース回路の接続方法 | |
| JPH04217389A (ja) | 厚膜多層回路基板及びその製造方法 | |
| JP2712295B2 (ja) | 混成集積回路 | |
| JP2000323841A (ja) | 多層回路基板とその製造方法 | |
| JPH02177391A (ja) | 厚膜印刷多層配線基板 | |
| JPH0680964B2 (ja) | ストリップラインを有する回路装置 | |
| JPH10135640A (ja) | プリント配線板の構造及びその製造方法 | |
| JPS5998597A (ja) | 多層プリント配線板 | |
| JP3227828B2 (ja) | 多層薄膜デバイスと薄膜の接続方法 | |
| JPS59232495A (ja) | 多層配線基板の製造方法 | |
| JPH07221458A (ja) | 多層プリント配線板 | |
| JPH01276791A (ja) | 金属芯入りプリント配線板 | |
| JPH06196832A (ja) | スルホール付き絶縁基板 | |
| JPH04299597A (ja) | 印刷配線板の製造方法 | |
| JP2001217519A (ja) | 配線板のキャパシタ構造及びキャパシタシート | |
| JPS6149491A (ja) | セラミツク多層配線基板 | |
| JPH04794A (ja) | 電磁波シールド層を有するプリント配線板 | |
| JP2025099137A (ja) | 配線基板の製造方法 | |
| JP2003304060A (ja) | 両面回路基板の製造法 | |
| JPH0225088A (ja) | 多層厚膜混成集積回路装置 | |
| JPH0426184A (ja) | 厚膜回路基板 | |
| JP2710492B2 (ja) | 多層印刷配線基板の製造方法 | |
| JPH1065342A (ja) | 多層回路基板およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090421 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090421 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100421 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |