[go: up one dir, main page]

JPH04138494A - 映像表示装置 - Google Patents

映像表示装置

Info

Publication number
JPH04138494A
JPH04138494A JP2261258A JP26125890A JPH04138494A JP H04138494 A JPH04138494 A JP H04138494A JP 2261258 A JP2261258 A JP 2261258A JP 26125890 A JP26125890 A JP 26125890A JP H04138494 A JPH04138494 A JP H04138494A
Authority
JP
Japan
Prior art keywords
display
display device
image memory
processing
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2261258A
Other languages
English (en)
Other versions
JP2673386B2 (ja
Inventor
Naoki Kato
直樹 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2261258A priority Critical patent/JP2673386B2/ja
Priority to US07/765,527 priority patent/US5227882A/en
Priority to ES91308886T priority patent/ES2095298T3/es
Priority to EP91308886A priority patent/EP0479508B1/en
Priority to DE69124050T priority patent/DE69124050T2/de
Publication of JPH04138494A publication Critical patent/JPH04138494A/ja
Application granted granted Critical
Publication of JP2673386B2 publication Critical patent/JP2673386B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H04N7/0122—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal the input and the output signals having different aspect ratios
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0205—Simultaneous scanning of several lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0224—Details of interlacing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0414—Vertical resolution change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0421—Horizontal resolution change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0442—Handling or displaying different aspect ratios, or changing the aspect ratio
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/02—Graphics controller able to handle multiple formats, e.g. input or output formats

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Computer Graphics (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Image Input (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、偏向系を持たない２次元画素配列が表示に
際して固定となる表示デバイスを用いた映像表示装置、
特にフォーマットの異なる映像信号の表示を可能にした
映像表示装置に関する。
［従来の技術］ ある１つの映像表示装置において、水平、垂直の同期周
波数の異なる（基本的には走査線数が異なり、アスペク
ト比が異なる場合もある）ようなフォーマットの相違す
る映像信号を表示する場合について考察する。
一般に、テレビ受像機等に表示する映像信号は、水平方
向においては連続な信号であるが、垂直方向においては
走査線間隔にてサンプリングされた信号であり、また時
間方向においても垂直周期間隔にてサンプリングされた
信号である。
偏向系を持った表示装置（例えばＣＲＴを用いた表示装
置）においては、偏向系を用いて水平、垂直方向に走査
することにより映像を表示することができる。
この場合、２次元空間における映像の表示位置は、走査
線数や水平、垂直周期等によって決まるものではなく、
水平、垂直の１周期において水平、垂直の偏向系が走査
する距離、すなわち偏向サイズによって決まる。
従って、偏向系を有する表示装置において異なるフォー
マットの信号を表示する場合には、そのフォーマットに
応じて水平、垂直周波数を変更できるように構成すれば
よい。
この場合、表示においては走査線数の違いは基本的には
問題とはならず、アスペクト比の違いに対しても水平、
垂直の偏向サイズを適当に設定することにより対応が可
能である。但し、アスペクト比が大きく異なる場合には
、ある程度水平方向における時間圧伸等の操作が必要と
なる場合がある。
これに対して、偏向系を有さず、表示における２次元画
素配列が固定された表示デバイス（例えば、ＬＣＤ表示
デバイス）を用いた映像表示装置においては、例えば各
走査線の表示間隔はデバイスの配列等により一意的に決
まってしまう。そのため、表示に際して走査線数の違い
や、アスペクト比の違いが問題となり、フォーマットの
異なる映像信号を表示するにはそれなりの特別な対応手
法が必要となる。
フォーマットの異なる映像信号（つまり水平、垂直周波
数の異なる映像信号）を同一の映像表示装置を用いて表
示できるようにするためには第１１図に示すような構成
が考えられる。
同図において、１０１ａ〜１０１ｎはフォーマット変換
器、１０３は表示処理部、１０４は２次元画素配列構成
の表示部（表示デバイス）である。
表示処理部１０３にはある特定のフォーマットの映像信
号（図ではフォーマット１に相当）に対してのみ対応可
能な能力を持たせておき、それ以外のフォーマットの映
像信号（フォーマット２〜ｎ）に対してはフォーマット
変換器１０１ａ＝１０ｉｎを用いて表示処理部１０３が
対応できるフォーマットに変換した後表示処理部１０３
に供給するようにしている。
ここで、水平、垂直周波数およびアスペクト比が異なる
映像信号に対しては、基本的にアスペクトを考慮した水
平、垂直周波数の変換が必要である。
具体的には、走査線数の変換処理、アスペクト比を考慮
した水平方向の映像信号圧伸処理、フレームメモリ等を
用いたフィールド周波数の変換処理が必要である。フィ
ールド周波数の変換に際しては、有限の画像メモリにて
構成した場合書き込みと読み出しタイミングの追越しが
発生するので、この追越しの問題に対処しなければなら
ない。
この構成の場合、表示処理系（例えば２次元画素配列構
成の表示デバイスへの駆動処理等）が入力映像信号のフ
ォーマットによらず固定にできるメリットがある反面、
装備するフォーマット変換器を考えても大規模な回路構
成が必要となるという問題がある。
別の方法としては、垂直周波数は変更せず走査線数のみ
を合わせる方法が考えられる。
第１２図にその一例を示す。
この場合、フォーマット変換器２０１ａ〜２０１ｎとし
てはフィールド周波数の変換処理が不要となり、走査線
数の変換処理およびアスペクト比が異なる場合の水平方
向の時間軸変換処理を行なえばよい。そのため、回路規
模は第１１図のフォ−マット変換Ｍ　１０１　ａ〜１０
１ｎよりもその回路規模を縮小できる。
［発明が解決しようとする課題］ しかし、この第１２図に示す映像表示装置においては、
垂直周波数の変換を行なわないために水平周波数がフォ
ーマット毎に異なることになるから、表示処理部２０３
としては上述の場合のようにある１つのフォーマットに
固定化できない。
例えば、入力映像信号のフォーマットによって表示部１
０４用の駆動処理系に用いるクロック周波数が変わり、
対応する信号毎に表示部１０４を含めたシステム全体の
処理を変更する必要がある。
そこで、この発明はこのような点を考慮したものであっ
て、偏向系を持たない映像表示装置における特徴、つま
り映像を表示するまでの過程において映像の連続性を担
持する必要性がない点を利用して、異なる複数のフォー
マットの映像を表示する場合でも、表示処理系を固定化
してその構成を簡略化できる映像表示装置を提案するも
のである。
［課題を解決するための手段］ 上述の課題を解決するため、この発明においては、偏向
系を有さない２次元画素配列構成の表示デバイスを用い
た映像表示装置において、表示デバイスにおける２次元
画素配列と等価な画素配列をカバーする容量、配列を有
し、かつ書き込み、読み出し動作が非同期に行える画像
メモリを有し、 表示すべき入力映像信号より抽出した水平、垂直同期信
号と、水平同期信号に対して位相同期した少なくとも１
種類以上の周波数のクロックとを用いて、上記入力映像
信号の有効表示映像領域を画像メモリの２次元配列に適
時配列させると共に、ある固定周波数のクロックと、上
記入力映像信号より抽出した垂直同期信号とにより、こ
の垂直同期信号をトリガとしてある一定期間内に画像メ
モリの内容を読み出し、これを２次元配列構成の表示デ
バイスに供給して入力画像を表示するようにしたことを
特徴とするものである。
［作　用］ 表示部（表示デバイス）１ｏ４は２次元画素配列である
。画像メモリ３０２は表示ＩＩ　０４と等価な配列を有
し、かつ書き込み、読み出し動作が非同期に行えるメモ
リである。
入力映像信号より抽出した水平、垂直の同期信号と、水
平同期４８号に対して位相同期した少なくとも１種類以
上の周波数のクロックとを用いて、入力映像信号を画像
メモリ３０２の２次元配列に適時配列する。つまりその
ように入力映像信号を書き込む。
この書き込み処理はフォーマットが相違しても関係ない
。
そのあとで、ある固定周波数のクロックを用いて、入力
映像信号より分離した垂直同期信号をトリガとしてある
一定期間内に画像メモリ３０２の２次元配列データを読
み出し、２次元配列の表示部１０４に供給して、画像を
表示する。
このように画像メモリ３０２を境に加工・書き込み処理
部３０１と読み出し・表示処理部３０３を非同期動作さ
せると共に、画像メモリ３０２の読み出しタイミングを
適宜選定することによって書き込みと読み出し処理の追
越し問題が解決される。
「実　施　例〕 続いて、この発明に係る映像表示装置の一例について、
図面を参照して詳細に説明する。
第１図はこの発明に係る映像表示装置の一例を示す系統
図であって、３０１は入力映像信号の加工処理および画
素メモリ３０２に対する２次元配列への書き込み処理を
行う映像加工・書き込み処理部である。
１０４は２次元配列構成の表示部（表示デバイス）であ
る。
３０２は表示デバイス１０４の２次元画素配列と等価な
配列、容量を持ち非同期動作が可能な画像メモリである
。
３０３は画像メモリ３０２からの読み出し・表示処理部
、３０５は入力信号のフォーマット判別部である。
フォーマット判別部３０５では供給された入力映像信号
のフォーマットを判別する。例えば入力映像信号から分
離した水平、垂直同期信号を用いて１垂直周期内に含ま
れる水平周期の数を検出し、この水平周期の数の違いか
らフォーマットを判別する。
もちろん、予めフォーマット毎に映像加工・書き込み処
理部３０１への入力端子を規定しておけば、フォーマッ
ト判別部３０５は不要となり、その場合には入力選択情
報をフォーマット指定情報として利用できる。
この構成において、あるフォーマットの入力映像信号は
上述したフォーマット判別情報を基に映像加工処理が施
された後、画像メモリ３０２の２次元配列に配列（書き
込み）きれる。画像メモリ３０２内に配列された映像デ
ータは入力処理系から受は取った垂直同期信号４ｂをト
リガとして固定のクロックによって一定期間内に読み出
きれ、表示デバイス１０４の対応する２次元配列に供給
されてこれが表示される。
第２図は映像加工・書き込み処理部３０１の構成例を示
す。
この図において、入力映像４８号は同期分離回路４０１
に入力され、水平、垂直同期信号が分離きれる。分離さ
れた水平同期信号はクロック発生回路４０２に入力きれ
て水平同期信号に位相同期し、かつ入力映像信号の１水
平周期を適当な画素数に分割する少なくとも１種類以上
のクロックが形成きれる。
入力映像信号はＡ／Ｄ変換器４０４にてＡ／Ｄ変換され
た後、加工処理回路４０５にて画像メモリ３０２の２次
元配列に適した加工処理が施され、その後順次画像メモ
リ３０２に書き込まれる。
加工処理としては、例えば、走査線数の変換処理、水平
方向の映像圧伸処理等がある。
タイミング発生回路４０３では、加工処理に必要なタイ
ミング信号および画像メモリ３０２への書き込み時のタ
イミング信号等が生成される。
クロック発生回路４０２．タイミング発生回路４０３お
よび加工処理回路４０５は何れも入力映像信号のフォー
マット情報４ａによって適時その処理内容が切り換えら
れる。
４ｂは垂直同期信号であり、読み出し・表示処理部３０
３における処理の開始を制御するタイミング信号として
使用される。
ここで、上述した映像信号の加工、書き込み処理は、入
力映像信号の有効表示領域をフォーマット情報４ａに基
づぎ適時加工し画像メモリ３０２の２次元配列に配列き
せる処理を行なうものであるから、画像メモリ３０２の
配列（表示デバイスの画素配列等によって決まる）、扱
う入力映像信号のフォーマット、どのような形態にて配
列（表示）きせるかといった表示装置としての仕様等に
よって多種多様な方法が考えられるから、この発明にお
いては上述したような処理に制限されるものではない。
ではあるが、この発明の理解を容易にするため、対応す
る信号フォーマット、表示における仕様等を限定した場
合における具体的な一手法を後述する。
画像メモリ３０２は表示デバイス１０４における２次元
画素配列と等価な容量、配列を有し、非同期動作可能な
メモリであればよい。
映像信号を扱う場合には、映像コンポーネントとしてＲ
，Ｇ、Ｂ信号を扱う場合や、輝度信号Ｙ、色差信号を扱
う場合等が考えられる。取り扱われる映像のコンポーネ
ント形態には特に限定きれないが、基本的には各コンポ
ーネントに対して各々１つの画像メモリを想定している
。
第３図は読み出し・表示処理部３０３の構成例を示す。
第３図において、５０２はクロック発生回路、５０３は
タイミング発生回路、５０４は映像加工処理回路、５０
５はＤ／Ａ変換器、５０６は表示デバイス１０４へのド
ライブ回路である。
クロック発生回路５０２にて形成きれた所定周波数のク
ロックと、上述した垂直同期（８号４ｂとを用いてタイ
ミング発生回路５０３にて発生されたタイミング信号を
もとに、ある一定期間Ｔ内に画像メモリ３０２より２次
元配列の画像データが読み出される。
読み出された画像データは映像加工処理回路５０４にて
加工処理が施きれた後、Ｄ／Ａ変換器５０５にてＤ／Ａ
変換され、ドライブ回路５０６を通して表示デバイス１
０４の対応画素が駆動されてその画像が表示きれる。
垂直同期信号４ｂは読み出し・表示処理部３０３に対し
て、処理の開始を規定するトリガ信号として供給される
。
加工処理回路５０４では、例えば輝度信号Ｙ１色差信号
として映像を扱う場合のＲ，Ｇ、Ｂ信号への変換処理（
逆マトリツクス演算）や、使用する表示デバイス１０４
の表示特性に合ったレベル方向の非線形処理等が行なわ
れる。
表示処理を行なう一定期間Ｔとしては、入力映像信号と
して許容する映像フォーマットの内、その垂直周期が最
も短い周期Ｔ（ｎ）ｍｉＨに対して短い期間を設定する
ものとする。
この処理においてブランキング期間を含めた映像の時間
的な連続性は崩れるが、偏向系を持たない２次元配列構
成の表示装置においては時間的な連続性を担持する必要
はない。
読み出し用のクロック周波数としては、一定期間Ｔ内に
画像メモリ３０２の２次元配列情報を表示デバイス１０
４に移すことができるような周波数（固定値）に選定さ
れる。この周波数は期間Ｔおよび表示デバイス１０４の
画素配列、駆動方法、スピード等を考慮して決定される
。
第４図は画像データの書き込み、読み出し処理のタイミ
ングを示すもので、同図Ａは画像メモリ３０２に対する
書き込み、読み出し処理の様子をボす。
まず、書き込み処理系では入力映像信号の垂直周期期間
Ｔ　（ｎ）に映像の有効表示領域を加工し、有効表示領
域内での映像信号を画像メモリ３０２に書き込む。読み
出し処理系では垂直同期信号４ｂ毎にトリガされ、一定
処理期間（読み出し期間）Ｔの間に画像メモリ３０２の
内容を読み出す。
処理時間Ｔは入力映像信号の垂直周期Ｔ　（ｎ）に対し
て短く設定しであるため、画像メモリ３０２における追
越し動作は基本的には発生しない。
ただし、実際には書き込み、読み出しのスピードが異な
るため、各々の処理のスピード位相の相対関係によって
は追越しが発生する可能性がある。
これを防ぐ方法としては、画像メモリ３０２を各コンポ
ーネントに対して２枚分用意し、書ぎ込み処理と読み出
し処理が異なるメモリをアクセスするように構成すれば
よい。
しかし、読み出し処理の開始位相を、書き込み処理の開
始位相に対して適当な期間Ｔｄだけ遅らせることにより
１枚分のメモリ容量にて上述の問題を回避できる。
すなわち、第４図Ｂに示すように入力映像信号の垂直周
期（書き込み処理系の周期）の最大値、最小値をそれぞ
れＴ　（ｎ）ｍａｘｌＴ　（ｎ）ｍｉｎとし、読ろ出し
処理期間をＴ、書き込み処理の開始位相に対して読み出
し処理の開始を遅らせる期間をＴｄとすると、Ｔ、Ｔｄ
として Ｔｄ＋Ｔ≧Ｔ　（ｎ）ｍａｘ Ｔ≦Ｔ（ｎ）ｍｉｎ を満たすように設定すればよい。
読み出し・表示処理部３０３も書き込み処理部３０１と
同様に、使用する表示デバイス、駆動方法、スピード等
によってその処理手法は異なるが、書き込み処理部３０
１とは異なり、それらが決まれば入力信号のフォーマッ
トによらず一意的に決定できる。
上述したように、書き込み時の処理手法は対応する信号
フォーマット、表示の際の形態等によって色々な手法が
考えられ、また読み出し・表示処理に関しても同様であ
る。
以下、対応する入力映像信号のフォーマット、表示デバ
イス１０４０種類、配列および表示の際の形態等を限定
した場合において、これらに関する具体的な手法につい
て以下説明を行なう。
説明を簡単にするために、表示デバイス１０４としては
、垂直方向のライン数１０３５、水平方向の画素数１０
００．アスペクト９：１６のＬＣＤ表示デバイスを用い
る。
また対応する入力映像信号としは次に示す３種類のフォ
ーマットを考える。
（１）ＢＴＡ　　Ｓ−００１に規定されるＨＤＴＶ映像
信号 （走査線数：１１２５、フィールド周波数：６０Ｈｚ１
２：１インタレース走査、アスペクト比：９：１６） （２）ＮＴＳＣ信号を順次走査したいわゆるＥＤＴＶ４
８号 （走査線数＝５２５、フィールド周波数：５９゜９４Ｈ
ｚ、１：１ノンインタレース走査、アスペクト比：３：
４） （３）コンピュータ出力映像の−例 （走査線数＝４４８、フィールド周波数：５６Ｈｚ、１
：１ノンインタレース走査、アスペクト比：３：４） ＬＣＤ表示デバイス１０４に対する駆動方法、表示方法
等に関しては現在さまざまな手法が提案、検討されてい
るが、ここではアクティブマトリックス方式のＬＣＤを
想定する。
そして、表示方法としては第５図に示すように、１ライ
ン分の映像信号をＬＣＤの２ラインに対して同時に表示
し、かつフィールド毎に同時に表示するＬＣＤの２ライ
ンの組を１ライン分シフトさせる方法を使用する。
扱う映像コンポーネントとしては、輝度信号Ｙ、色差信
号を考え、画像メモリ３０２としては表示において２ラ
インに同一映像を表示することから、垂直５１８ライン
、水平１０００画素分の配列を有する画像メモリを３個
を使用するものとする（Ｙ用：１個、色差用：２個）。
以上の条件の設定の基に、まず（１）に示したＨＤＴＶ
規格の映像に対する書き込み処理部３０１の構成例を第
６図に示す。
この場合、有効走査線数、アスペクト比が表示デバイス
１０４の垂直画素数、アスペクト比にほぼ一致している
ため、走査変換、アスペクト変換等の加工処理は不要で
ある。したがって、加工処理回路４０５は要らない。
きて、この書き込み処理部３０１において、クロック発
生回路４０２では映像信号の水平有効表示期間を１００
０分割し、かつ水平同期信号に対して位相同期したクロ
ックが出力される。そして、垂直同期信号４ｂから数え
てｍａ番目以降の有効表示ラインに対して、各ラインと
も水平同期信号から数えてｎａ番目以降の有効表示ライ
ン（１０００画素）が順次画像メモリ３０２の対応する
配列に書き込まれる。
ここに、上述したｍａ、ｎａは水平、垂直のブランキン
グに相当する画素数である。
なお、実際の問題として、入力映像信号はインタレース
された信号であり、表示に際して同時に表示する２ライ
ンの組をフィールド毎にシフトして表示するため、表示
においてラインの交番が発生しないようにする必要があ
る。そのため、この例ではタイミング発生回路４０３で
フィールドを規定する信号８ａを形成し、これを読み出
し処理系に対して与えるようにしている。
次に、（２）に示したＥＤＴＶ信号に対する書き込み処
理部３０１の構成例を第７図に示す。
この場合は、走査線数、アスペクト比が異なるため、９
：１６の２次元表示領域にどのように表示きせるかに関
しては、いくつかの形態が考えられる。
ここでは第８図に示すように垂直表示領域（画素）−杯
に、かつアスペクト比が３＝４となるように表示する場
合を考える。
まず、有効走査線数が垂直画素数と一致していないため
Ａ／Ｄ変換後に走査線数の変換処理がラインメモリ４０
５Ａを使用して行なわれる。
ＥＤＴＶ信号における有効走査線数は約４８０ライン／
フイールドであり、これを約１０３４／２＝５１７ライ
ン／フイールドに増加させる。
第９図に示した例では、元の信号１４ラインの期間に１
５ラインを作成することにより、４８０ライン／フイー
ルドの信号を約５１４ライン／フイールドの信号に変換
している。
そのため、クロック発生回路４０２では、水平周期に対
して位相同期し、かつ水平の有効表示期間を適当な画素
数Ｎａに分割する周波数ｆａのクロック９ａと、このク
ロックｆａに対して１５／１４倍の周波数ｆｂのクロッ
ク９ｂとが出力される。
入力映像信号はＡ／Ｄ変換器４０４でクロック９ａでサ
ンプリングされ、これがクロック９ａに同期した水平リ
セット信号９ａ’　とクロック９ａとに基づいて走査線
変換用のラインメモリ４０５Ａ（上述した加工処理回路
４０５の一部を構成する）に書き込まれる。
そして、クロック９ｂに同期した水平リセット信号９ｂ
’　とクロック９ｂとに基づいて書き込み処理とは非同
期に読み出される。
クロック９ａ’　と９ｂ’の周期比は１４：１５となっ
ているため、この処理により第９図に示すように入力側
の１４ラインに相当する期間に１４７１５に時間圧縮さ
れた１５ラインの映像が読み出される。
このような非同期処理においては、ラインメモリ４０５
Ａを書き込み動作と読み出し動作を非同期で行い、書き
込み／読み出し間で追越しを発生きせることにより実現
しているため、追越し動作が表示画面内に弊害を与えな
いよう注意する必要がある。
実際の問題として、書き込みの水平リセット位相を水平
ブランキング内に設定し、かつ読み出し水平リセット位
相が１５ライン毎に書き込み水平リセット位相と一致す
るように管理すれば、追越しは水平ブランキング内にて
発生し、追越しによる弊害が表示画面内に現れることな
くライン数の変換がで診る。
この例では、単純な追越し動作のみにより走査変換を行
うため、元の信号１４ライン毎に追加挿入される１ライ
ンの映像は挿入きれる手前の映像ラインと同一の信号と
なるが、例えば、変換後の信号に対して何ラインかの演
算処理を施し、垂直方向のフィルタ特性をもたせて走査
線を内挿するような走査線の変換処理を行うこともでき
る。
以上は走査線数の変換処理について述べた。この処理に
よって垂直の画素数が一致したことになる。しかし、ア
スペクト比の問題は解決きれていない。
そこで、次にアスペクト比の問題を考察する。
アスペクト比を合わせるためには、基本的には水平方向
の時間軸圧伸を行えばよい。そこで、この例では水平方
向に適当な時間圧縮を行い、水平方向の有効表示領域を
水平画素配列１０００画素のうちの約３／４に相当する
７５０画素に配列きせるようにしている。
そのため、前述のクロック９ａの周波数としてはＮａが
約７５０となる周波数を設定し、走査変換後の映像をク
ロック９ｂを用いてアスペクト比変換用として使用され
る別のラインメモリ４０５Ｂ（ラインメモリ４０５Ａと
同じく加工処理回路４０５を構成している）に書き込む
。
その後、ｆｃ＝ｆｂＸ４／３の周波数のクロック９ｃに
て読み出すことにより、７５０の有効画素は３／４に時
間圧縮されて読み出される。この時間圧縮後の７５０画
素の前後に適当な値を持つダミーの画素を付加して１０
００画素とした後、画像メモリ３０２に順次書き込む。
画像メモリ３０２への書き込みは、上述した（１）のケ
ースの場合と同様に、水平、垂直同期信号から数えて適
当なラインおよび画素から実施する。そうするため、こ
の有効ラインおよび有効画素からメモリ動作を開始する
ためのタイミング信号９ｄがタイミング発生回路４０３
から画像メモリ３０２に供給される。
以上の処理を行うことによって、アスペクト比３：４の
ＥＤＴＶ信号が画像メモリ３０２の２次元配列に垂直方
向−杯でかつアスペクト比３：４にて配列されたことに
なる。
次に、（３）のケースに示したコンピュータ画像の書き
込み処理を考える。
この場合、表示形態をＥＤＴＶ信号の場合と同じとすれ
ば、基本的にはＥＤＴＶ信号に対する書き込み処理と同
様の手法にて実現できる。
有効走査線を約４２０ライン／フイールドとすれば、走
査変換として、例えば元の信号４ラインから５ラインを
作成すればよい。
ＥＤＴＶ信号の場合との違いは、水平周期が異なること
から各クロックの周波数ｆａ、ｆｂ、ｆＣが異なること
、および走査変換処理の違いからクロック周波数ｆａと
ｆｂの比が異なる点である。
この処理手段を採用した場合では、走査変換において変
換後の有効走査線数が表示における垂直画素数と完全に
は一致しない。しかし、水平、垂直の表示領域のうち数
パーセントは表示の際にマスクされるため、ある程度の
範囲内の誤差は問題とならない。
上述した（１）〜（３）の各ケースにおいては、その表
示形態として垂直方向−杯に表示させる場合について例
示した。この表示方法の他に、走査変換をせず垂直方向
にもダミーの画素を設けるような表示形態等も考えられ
る。
そのような表示形態とすると伊の読み出し・表示処理部
３０３の構成例を第１０図に示す。
１２ｏ２は逆マトリツクス演算回路である。この例では
映像コンポーネントとして岬度信号Ｙと色差信号を扱っ
ているので、画像メモリ３０２から読み出した映像デー
タがこの逆マトリツクス演算回路１２０２でＲ，Ｇ、Ｂ
信号に変換される。
変換されたＲ、Ｇ、Ｂ信号は非線形処理回路１２０３に
て非線形処理が施される。
映像信号はＣＲＴのガンマ特性を考慮した非線形処理が
施されているが、ＬＣＤ表示デバイスにおける表示特性
はＣＲＴのガンマ特性とは異なるため、ＬＣＤ表示デバ
イスの表示特性に適した非線形特性への変換が必要とな
るからである。
非線形処理は、例えばＲＯＭを用いたテーブルルックア
ップ構成等にて実現できる。
以上の処理が施きれたＲ、Ｇ、Ｂ信号はＤ／Ａ変換器５
０５にてＤ／Ａ変換され、表示デバイス１０４の走査ド
ライバ５０６Ａに供給きれる。ＬＣＤ表示デバイス１０
４のゲートドライバ５０６Ｂには別途作成きれる表示ラ
インを選択するゲート信号が供給される。各映像画素は
マトリックス状に構成された走査ドライバ５０６Ａ、ゲ
ートドライバ５０６Ｂにて選択される２次元配列の画素
に順次表示される。
上述したＬＣＤ表示デバイス１０４の駆動方法は、ＬＣ
Ｄの動作スピード等の制限より、水平１ラインを何分割
かし、時間軸変換を施し並列駆動するような駆動方式に
もこの発明を適用できる。
表示デバイス１０４はＬＣＤ以外でも、偏向系を持たな
い２次元配列構成の表示デバイスであれば適用でざる。
［発明の効果］ 以上説明したように、この発明は偏向系を持たない２次
元画素配列構成の表示デバイスを用いた表示装置におい
て、表示デバイスの２次元画素配列と等価な配列を有し
、かつ書き込み、読み出しが非同期で行える画像メモリ
を用い、画像メモリを境に書き込み処理系と読み出し、
表示処理系を非同期で処理するようにしたものである。
これにより、読み出し、表示処理系としては単に画像メ
モリの２次元配列内の画像情報をある一定期間内に表示
デバイスの対応する２次元配列に移す操作を行うだけで
よいため、読み出し、表示処理系のクロックとしては安
定な固定周波数のクロックを用いることが可能となると
共に、読み出し、表示処理を入力信号のフォーマットに
よらず固定処理化できる。
また、書き込み処理系としては、表示処理、表示デバイ
スを意識することなく画像メモリの２次元配列にどのよ
うに映像を配列させるかのみを考えればよい。従って、
表示形態を変更する場合や、対応するフォーマットを増
加きせる場合も、書き込み処理系のみを変換、追加する
だけで対応可能となり表示処理系には影響を与えないな
どの特（軟を有する。
【図面の簡単な説明】
第１図は本発明による映像表示装置の一例を示す構成図
、第２図は映像加工・書き込み処理部の一般的な構成図
、第３図は読み出し・表示処理部の一般的な構成図、第
４図は本発明による書き込み、読み出し処理の様子を示
す原理図、第５図はＬＣＤ表示デバイスへの表示方法を
示す図、第６図および第７図は各種条件を設定した場合
における書き込み処理部の構成図、第８図は表示形態の
一例を示す図、第９図は走査変換の様子を示す原理図、
第１０図は各種条件を設定した場合における読み出し・
表示処理部の構成図、第１１図および第１２図は従来装
置の構成図である。 １０１ａ〜１０１ｎ、２０１ａ〜２０１ｎ・・・フォー
マット変換器 １０３．２０３ ・・・表示処理部 ３０１・・・映像加工・書き込み処理部３０３・・・映
像読み出し・表示処理部３０５・・・フォーマット判別
部 １０４・・・表示部 ３０２　・　・ ４０１　　・　・ ４０２　　・　・ ４０３　　・　・ ４０４　・　・ ４０５　・　・ ５０５　・　・ ５０６　・　・ ４０５Ａ。 １２０２　・ １２０３　・ ・画像メモリ ・同期分離回路 ・クロック発生回路 ・タイミング発生回路 ・Ａ／Ｄ変換器 ・映像加工処理回路 ・Ｄ／Ａ変換器 ・ドライブ回路 ４０５Ｂ・・・ラインメモリ ・・逆でトリックス演算回路 ・・非線形処理回路

Claims (1)

    【特許請求の範囲】
  1. （１）偏向系を有さない２次元画素配列構成の表示デバ
    イスを用いた映像表示装置において、表示デバイスにお
    ける２次元画素配列と等価な画素配列をカバーする容量
    、配列を有し、かつ書き込み、読み出し動作が非同期に
    行える画像メモリを有し、 表示すべき入力映像信号より抽出した水平、垂直同期信
    号と、水平同期信号に対して位相同期した少なくとも１
    種類以上の周波数のクロックとを用いて、上記入力映像
    信号の有効表示映像領域を画像メモリの２次元配列に適
    時配列させると共に、ある固定周波数のクロックと、上
    記入力映像信号より抽出した垂直同期信号とにより、こ
    の垂直同期信号をトリガとしてある一定期間内に画像メ
    モリの内容を読み出し、これを２次元配列構成の表示デ
    バイスに供給して入力画像を表示するようにしたことを
    特徴とする映像表示装置。
JP2261258A 1990-09-29 1990-09-29 映像表示装置 Expired - Lifetime JP2673386B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2261258A JP2673386B2 (ja) 1990-09-29 1990-09-29 映像表示装置
US07/765,527 US5227882A (en) 1990-09-29 1991-09-25 Video display apparatus including display device having fixed two-dimensional pixel arrangement
ES91308886T ES2095298T3 (es) 1990-09-29 1991-09-27 Aparato de presentacion de video que incluye un dispositivo de pantalla con una disposicion de pixeles bidimensional fija.
EP91308886A EP0479508B1 (en) 1990-09-29 1991-09-27 Video display apparatus including display device having fixed two-dimensional pixel arrangement
DE69124050T DE69124050T2 (de) 1990-09-29 1991-09-27 Videoanzeigegerät mit einer festen zweidimensionalen Matrix von Bildelementen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2261258A JP2673386B2 (ja) 1990-09-29 1990-09-29 映像表示装置

Publications (2)

Publication Number Publication Date
JPH04138494A true JPH04138494A (ja) 1992-05-12
JP2673386B2 JP2673386B2 (ja) 1997-11-05

Family

ID=17359333

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2261258A Expired - Lifetime JP2673386B2 (ja) 1990-09-29 1990-09-29 映像表示装置

Country Status (5)

Country Link
US (1) US5227882A (ja)
EP (1) EP0479508B1 (ja)
JP (1) JP2673386B2 (ja)
DE (1) DE69124050T2 (ja)
ES (1) ES2095298T3 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11288256A (ja) * 1998-02-18 1999-10-19 Samsung Electronics Co Ltd 表示装置用画像信号処理装置及びこれを用いた表示装置
USRE40859E1 (en) 1997-02-24 2009-07-21 Genesis Microchip (Delaware) Inc. Method and system for displaying an analog image by a digital display device

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3143493B2 (ja) * 1991-06-21 2001-03-07 キヤノン株式会社 表示制御装置
JPH0591447A (ja) * 1991-09-25 1993-04-09 Toshiba Corp 透過形液晶表示装置
DE69222268T2 (de) * 1991-11-29 1998-04-09 Sanyo Electric Co Fernsehempfänger
DE69222754T2 (de) * 1992-03-27 1998-02-26 Alsthom Cge Alcatel Videodekoder
JP2585957B2 (ja) 1992-08-18 1997-02-26 富士通株式会社 ビデオデータ変換処理装置とビデオデータ変換装置を有する情報処理装置
DE69327078T2 (de) * 1992-08-26 2000-08-24 Nec Corp., Tokio/Tokyo Für Bild-im-Bild-System geeignete Oszillatorschaltung
KR0122741B1 (ko) * 1992-09-23 1997-11-17 배순훈 병렬 구조를 갖는 기억 장치
JPH06189231A (ja) * 1992-12-16 1994-07-08 Toshiba Corp 液晶表示装置
JP3092382B2 (ja) * 1993-03-22 2000-09-25 松下電器産業株式会社 信号処理装置
KR0140674B1 (ko) * 1993-04-12 1998-06-15 모리시다 요이치 영상신호처리장치 및 처리방법
US6469741B2 (en) 1993-07-26 2002-10-22 Pixel Instruments Corp. Apparatus and method for processing television signals
KR0171233B1 (ko) 1993-08-10 1999-03-20 쯔지 하루오 화상표시장치 및 그의 구동방법
US20010054989A1 (en) * 1993-10-22 2001-12-27 Matthew Zavracky Color sequential display panels
FR2712450B1 (fr) * 1993-11-12 1996-02-02 Essilor Int Procédé de transformation d'une image vidéo en une image pour matrice d'affichage.
KR0128168B1 (ko) * 1993-12-18 1998-04-04 김광호 화상형성 시스템의 용지절약 장치 및 방법
US6097352A (en) * 1994-03-23 2000-08-01 Kopin Corporation Color sequential display panels
US5642129A (en) * 1994-03-23 1997-06-24 Kopin Corporation Color sequential display panels
JP3556267B2 (ja) * 1994-04-27 2004-08-18 株式会社東芝 時間軸変換方式
FR2719928B1 (fr) * 1994-05-10 1996-08-02 Essilor Int Procédé de transformation d'une image vidéo en une image pour matrice d'affichage.
JPH08110764A (ja) * 1994-10-12 1996-04-30 Canon Inc 表示制御方法及び装置
JP2996899B2 (ja) * 1995-07-20 2000-01-11 インターナショナル・ビジネス・マシーンズ・コーポレイション データ供給装置、液晶表示装置及びコンピュータ
JPH0993517A (ja) * 1995-09-22 1997-04-04 Toshiba Corp 液晶表示装置
EP0794525B1 (en) * 1996-03-06 2003-07-23 Matsushita Electric Industrial Co., Ltd. Pixel conversion apparatus
US5790083A (en) * 1996-04-10 1998-08-04 Neomagic Corp. Programmable burst of line-clock pulses during vertical retrace to reduce flicker and charge build-up on passive LCD display panels during simultaneous LCD and CRT display
JP3487119B2 (ja) * 1996-05-07 2004-01-13 松下電器産業株式会社 ドットクロック再生装置
JPH09307839A (ja) * 1996-05-09 1997-11-28 Fujitsu Ltd 表示装置および該表示装置の駆動方法並びに駆動回路
DE19625898A1 (de) * 1996-06-27 1998-01-08 Siemens Ag Anzeigesystem und Verfahren zur Versorgung eines Anzeigesystems mit einem Bildsignal
JP3953561B2 (ja) * 1996-10-15 2007-08-08 株式会社日立製作所 画像信号のフォーマット変換信号処理方法及び回路
US6078303A (en) * 1996-12-19 2000-06-20 Colorado Microdisplay, Inc. Display system having electrode modulation to alter a state of an electro-optic layer
US6046716A (en) 1996-12-19 2000-04-04 Colorado Microdisplay, Inc. Display system having electrode modulation to alter a state of an electro-optic layer
US5920298A (en) * 1996-12-19 1999-07-06 Colorado Microdisplay, Inc. Display system having common electrode modulation
JPH10207446A (ja) 1997-01-23 1998-08-07 Sharp Corp プログラマブル表示装置
US5739867A (en) * 1997-02-24 1998-04-14 Paradise Electronics, Inc. Method and apparatus for upscaling an image in both horizontal and vertical directions
US6177922B1 (en) 1997-04-15 2001-01-23 Genesis Microship, Inc. Multi-scan video timing generator for format conversion
JPH10319932A (ja) * 1997-05-16 1998-12-04 Sony Corp ディスプレイ装置
TW501086B (en) * 2000-07-15 2002-09-01 Mosel Vitelic Inc Liquid crystal display panel signal processor
DE29817181U1 (de) * 2000-11-13 1998-12-17 Lee, Yat-Shir, Tan Shui, Taipeh Elektronisches Lesegerät
KR100400016B1 (ko) * 2001-11-29 2003-09-29 삼성전자주식회사 포맷 변환기를 구비하는 디스플레이 장치
US7071992B2 (en) 2002-03-04 2006-07-04 Macronix International Co., Ltd. Methods and apparatus for bridging different video formats
US20040061530A1 (en) * 2002-08-12 2004-04-01 Satoru Tanigawa Clock conversion apparatus, clock conversion method, video display apparatus, and memory address setting method
JP2004356939A (ja) * 2003-05-29 2004-12-16 Fujitsu Component Ltd 遠隔ユニット及び遠隔システム
US7167148B2 (en) * 2003-08-25 2007-01-23 Texas Instruments Incorporated Data processing methods and apparatus in digital display systems
US7315294B2 (en) * 2003-08-25 2008-01-01 Texas Instruments Incorporated Deinterleaving transpose circuits in digital display systems
US8542258B2 (en) * 2004-05-05 2013-09-24 Mstar Semiconductor, Inc. Apparatus and method for increasing pixel resolution of image using coherent sampling
US7239355B2 (en) * 2004-05-17 2007-07-03 Mstar Semiconductor, Inc. Method of frame synchronization when scaling video and video scaling apparatus thereof
US20110166968A1 (en) * 2010-01-06 2011-07-07 Richard Yin-Ching Houng System and method for activating display device feature
CN102905056B (zh) * 2012-10-18 2015-09-02 利亚德光电股份有限公司 视频图像处理方法及装置
JP2016184096A (ja) * 2015-03-26 2016-10-20 株式会社ジャパンディスプレイ 表示装置、表示装置の駆動方法
JP6843550B2 (ja) * 2016-08-19 2021-03-17 シナプティクス・ジャパン合同会社 表示ドライバ及び表示装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3362668D1 (en) * 1982-05-19 1986-04-30 Matsushita Electric Ind Co Ltd Color image display apparatus
JPS59214900A (ja) * 1983-05-23 1984-12-04 株式会社日立製作所 音声認識装置
US4651208A (en) * 1985-03-18 1987-03-17 Scientific Atlanta, Inc. Compatibility of widescreen and non-widescreen television transmissions
JPS61267469A (ja) * 1985-05-21 1986-11-27 Canon Inc 出力装置
US4694348A (en) * 1985-06-14 1987-09-15 Citizen Watch Co., Ltd. Method of driving liquid crystal display panel of TV receiver
JPH084340B2 (ja) * 1985-08-07 1996-01-17 セイコーエプソン株式会社 インタ−フエイス装置
JPH0776866B2 (ja) * 1986-03-27 1995-08-16 株式会社東芝 液晶表示装置における駆動回路
JP2557862B2 (ja) * 1986-12-11 1996-11-27 富士写真フイルム株式会社 ビデオ画像収録装置
JP2523601B2 (ja) * 1987-03-16 1996-08-14 パイオニア株式会社 ビデオフオ−マツト信号処理方式
JPH01292984A (ja) * 1988-05-20 1989-11-27 Sony Corp 映像信号の方式変換装置
DE3836558A1 (de) * 1988-10-27 1990-05-03 Bayerische Motoren Werke Ag Verfahren und einrichtung zum erzeugen eines fernsehbildes auf einem digitalen bildschirm, insbesondere einer matrixanzeige
DE3842941A1 (de) * 1988-12-21 1990-09-06 Grundig Emv Fernsehsystem mit einrichtungen zur anpassung von sendeseitig und empfangsseitig erzeugtem fernsehbildformat
US5029326A (en) * 1989-08-08 1991-07-02 Pioneer Electronic Corporation Picture display system

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE40859E1 (en) 1997-02-24 2009-07-21 Genesis Microchip (Delaware) Inc. Method and system for displaying an analog image by a digital display device
USRE41192E1 (en) 1997-02-24 2010-04-06 Genesis Microchip Inc. Method and system for displaying an analog image by a digital display device
USRE42615E1 (en) 1997-02-24 2011-08-16 Genesis Microchip (Delaware) Inc. Method and system for displaying an analog image by a digital display device
USRE43573E1 (en) 1997-02-24 2012-08-14 Genesis Microchip (Delaware) Inc. Method and system for displaying an analog image by a digital display device
JPH11288256A (ja) * 1998-02-18 1999-10-19 Samsung Electronics Co Ltd 表示装置用画像信号処理装置及びこれを用いた表示装置

Also Published As

Publication number Publication date
US5227882A (en) 1993-07-13
EP0479508B1 (en) 1997-01-08
DE69124050T2 (de) 1997-05-28
EP0479508A3 (en) 1993-02-24
EP0479508A2 (en) 1992-04-08
JP2673386B2 (ja) 1997-11-05
ES2095298T3 (es) 1997-02-16
DE69124050D1 (de) 1997-02-20

Similar Documents

Publication Publication Date Title
JPH04138494A (ja) 映像表示装置
US5497197A (en) System and method for packaging data into video processor
US5455628A (en) Converter to convert a computer graphics signal to an interlaced video signal
CA2210196C (en) Video signal converter and television signal processing apparatus
US7768564B2 (en) Video apparatus and image sensing apparatus
JPH089411A (ja) ピクセルデータの処理システムと方法
JP2000338925A (ja) 映像表示装置
US4500908A (en) Method and apparatus for standardizing nonstandard video signals
US6480230B1 (en) Image processing of video signal for display
TW511073B (en) A method and apparatus in a computer system to generate a downscaled video image for display on a television system
CA2309605C (en) System and methods for 2-tap/3-tap flicker filtering
JP3405208B2 (ja) 分割マルチ画面表示装置
US6271821B1 (en) Interface for liquid crystal display
JP3154190B2 (ja) 汎用走査周期変換装置
US7209186B2 (en) Image processing apparatus and image processing method for high speed real-time processing
KR100426999B1 (ko) 보조화상용아날로그비디오신호를샘플링하는방법및장치
JPH08171364A (ja) 液晶駆動装置
JP3128034B2 (ja) 画像合成装置
EP0762737A2 (en) Improvements in display systems
JP2000125284A (ja) 監視カメラシステム
KR100266164B1 (ko) 분할된 화면 동기 구현 방법 및 장치(Method for Emboding Sync of Divided Picture and Apparatus thereof)
JP2000341651A (ja) フォーマット変換装置
JPH0435284A (ja) 液晶表示装置
JP2884648B2 (ja) 映像信号の変換方法
JP2001525157A (ja) 画像信号及びデータ信号のいずれか一方又は双方の処理

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070718

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080718

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080718

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090718

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100718

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110718

Year of fee payment: 14

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110718

Year of fee payment: 14