JPH0378244A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0378244A JPH0378244A JP21525489A JP21525489A JPH0378244A JP H0378244 A JPH0378244 A JP H0378244A JP 21525489 A JP21525489 A JP 21525489A JP 21525489 A JP21525489 A JP 21525489A JP H0378244 A JPH0378244 A JP H0378244A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- oxide film
- wiring
- type
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体集積回路に関し、特にＭＯ５型トラン
ジスタにおけるコンタクト方法の改良に係るものでちる
。
ジスタにおけるコンタクト方法の改良に係るものでちる
。
第２図は従来のＮチャネルトランジスタのパターン図を
示す。
示す。
Ｐ型半導体基板上てフィールド分Ｓ＊化膜ｆｌ）、ゲー
ト酸化膜及びゲート電極（２）を形成し、選択された領
域に各々Ｎ型不純物、Ｐ型不純物をイオン注入し、熱処
理を行ないＮ十拡散層（５）及びＰ十拡散層（６）を形
成している。次に、酸化膜を眉間膜としてデポし、しか
るのちにコンタクト（３）をエツチングにより開孔して
いる。この時、Ｎ十拡散層（５）及びＰ十拡散層（６）
への開孔は数個、ゲート電極へのコンタクトは１個で、
ある。
ト酸化膜及びゲート電極（２）を形成し、選択された領
域に各々Ｎ型不純物、Ｐ型不純物をイオン注入し、熱処
理を行ないＮ十拡散層（５）及びＰ十拡散層（６）を形
成している。次に、酸化膜を眉間膜としてデポし、しか
るのちにコンタクト（３）をエツチングにより開孔して
いる。この時、Ｎ十拡散層（５）及びＰ十拡散層（６）
への開孔は数個、ゲート電極へのコンタクトは１個で、
ある。
最後に、スパッタ法によシＡｌ膜を被着した後ＲＩＥに
よりエツチングし、Ａｌ配線（４）を形成しＮ十拡散層
（６）とＡｌ配線（４）及びゲート電極（２）とＡｌ配
線（４）を接続していた。
よりエツチングし、Ａｌ配線（４）を形成しＮ十拡散層
（６）とＡｌ配線（４）及びゲート電極（２）とＡｌ配
線（４）を接続していた。
従来の半導体装置は以上のように構成されていたので、
ゲート電極へのコンタクトの開孔が不十分な場合、又は
Ａｌ配線とダート電極との密着性が不十分な場合、１ケ
所のコンタクト開孔では電圧がゲート電極に伝わらない
などの問題点があった。
ゲート電極へのコンタクトの開孔が不十分な場合、又は
Ａｌ配線とダート電極との密着性が不十分な場合、１ケ
所のコンタクト開孔では電圧がゲート電極に伝わらない
などの問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、安定してゲート電極とのコンタクトがとれる
半導体装置を得ることを目的とする。
たもので、安定してゲート電極とのコンタクトがとれる
半導体装置を得ることを目的とする。
この発明に係る半導体装置は、ゲート電極とＡｌ配線の
コンタクトを複数個設けたものである。
コンタクトを複数個設けたものである。
この発明におけるゲート電極とＡ４配線のコンタクトを
複数個設けたので、１カ所のコンタクトに“開孔不良”
などの問題点が生じても他のコンタクトに！、ｊ７Ａｌ
配線とゲート電極のコンタクトが可能になυ、安定した
コンタクトが取れ、歩留シ向上に寄与する。
複数個設けたので、１カ所のコンタクトに“開孔不良”
などの問題点が生じても他のコンタクトに！、ｊ７Ａｌ
配線とゲート電極のコンタクトが可能になυ、安定した
コンタクトが取れ、歩留シ向上に寄与する。
以下、この発明の一実施例を図について説明する０
第１図はこの発明の一実施例によるＮチャネルトランジ
スタのパターン図を示す。
スタのパターン図を示す。
Ｐ型半導体基板上にフィールド分離酸化膜＋１１、ゲー
ト酸化膜及びゲート電極（２）を形成し、選択された領
域に各々Ｎ型不純物、Ｐ型不純物をイオン注入し、熱処
理を行ない、Ｎ十拡散層（５）及びＰ＋拡散層（６）を
形成している。次に、酸化膜を眉間膜としてデボし、し
かるのちにコンタクト（３）をエツチングによシ開孔し
ている。この時、ゲート電極へのコンタクトを２力所以
上の複数個取る。
ト酸化膜及びゲート電極（２）を形成し、選択された領
域に各々Ｎ型不純物、Ｐ型不純物をイオン注入し、熱処
理を行ない、Ｎ十拡散層（５）及びＰ＋拡散層（６）を
形成している。次に、酸化膜を眉間膜としてデボし、し
かるのちにコンタクト（３）をエツチングによシ開孔し
ている。この時、ゲート電極へのコンタクトを２力所以
上の複数個取る。
最後に、スパッタ法によシＡｌ膜を被着した後、ＲＩＥ
によりエツチングし、Ａｌ配線（４）及びゲート電極（
２）とＡｌ配線（４）を接続する。
によりエツチングし、Ａｌ配線（４）及びゲート電極（
２）とＡｌ配線（４）を接続する。
なお、上記実施例ではＮチャネルトランジスタに適用し
た場合を示したが、Ｐチャネルトランジスタにも適用す
ることができる。
た場合を示したが、Ｐチャネルトランジスタにも適用す
ることができる。
以上のようにこの発明によれば、２工程のパターン改定
のみで改善されるので、安価に製造できるという効果が
ある。
のみで改善されるので、安価に製造できるという効果が
ある。
第１図はこの発明の一実施例によるＮチャネルトランジ
スタを示すパターンレイアクト図、第２図は従来のＮチ
ャネルトランジスタを示すパターンレイアクト図である
。 図において、（１）はフィールド分離酸化膜、（２）は
ゲート電極、（３）はコンタクト、（４）はＡｌ配線、
（６）はＮ十拡散層、（６）はＰ＋拡散層を示す。なお
、図中、同一符号は同一 または相当部分を示す。 第１図
スタを示すパターンレイアクト図、第２図は従来のＮチ
ャネルトランジスタを示すパターンレイアクト図である
。 図において、（１）はフィールド分離酸化膜、（２）は
ゲート電極、（３）はコンタクト、（４）はＡｌ配線、
（６）はＮ十拡散層、（６）はＰ＋拡散層を示す。なお
、図中、同一符号は同一 または相当部分を示す。 第１図
Claims (1)
- 多結晶シリコン又は高融点金属にて形成されたゲート電
極を有する半導体装置において、前記ゲート電極と電源
及び配線として用いられたＡｌ薄膜と電気的接続部を形
成する場合、前記電気的接続部を複数個設けたことを特
徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21525489A JPH0378244A (ja) | 1989-08-21 | 1989-08-21 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21525489A JPH0378244A (ja) | 1989-08-21 | 1989-08-21 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0378244A true JPH0378244A (ja) | 1991-04-03 |
Family
ID=16669272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21525489A Pending JPH0378244A (ja) | 1989-08-21 | 1989-08-21 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0378244A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5853646A (en) * | 1994-05-11 | 1998-12-29 | Daikin Industries, Ltd. | Molding method and dilution agent for mold releasing agent |
| KR20130088151A (ko) | 2010-09-13 | 2013-08-07 | 유니마테크 가부시키가이샤 | 함불소 공중합체 |
| KR20190132417A (ko) | 2017-03-22 | 2019-11-27 | 유니마테크 가부시키가이샤 | 폴리플루오로알킬인산에스테르 또는 그 염 및 그것들을 유효 성분으로 하는 이형제 |
-
1989
- 1989-08-21 JP JP21525489A patent/JPH0378244A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5853646A (en) * | 1994-05-11 | 1998-12-29 | Daikin Industries, Ltd. | Molding method and dilution agent for mold releasing agent |
| KR20130088151A (ko) | 2010-09-13 | 2013-08-07 | 유니마테크 가부시키가이샤 | 함불소 공중합체 |
| KR20190132417A (ko) | 2017-03-22 | 2019-11-27 | 유니마테크 가부시키가이샤 | 폴리플루오로알킬인산에스테르 또는 그 염 및 그것들을 유효 성분으로 하는 이형제 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4033797A (en) | Method of manufacturing a complementary metal-insulation-semiconductor circuit | |
| EP0387999A2 (en) | Process for forming high-voltage and low-voltage CMOS transistors on a single integrated circuit chip | |
| US5013678A (en) | Method of making an integrated circuit comprising load resistors arranged on the field oxide zones which separate the active transistor zones | |
| KR20010033347A (ko) | 벌크 씨모스 구조와 양립 가능한 에스오아이 구조 | |
| US5294822A (en) | Polycide local interconnect method and structure | |
| EP0234054B1 (en) | Method of manufacturing a bipolar transistor | |
| JPS638622B2 (ja) | ||
| US6107663A (en) | Circuit and method for gate-body structures in CMOS technology | |
| EP0381139B1 (en) | Semiconductor integrated circuit and method of manufacture thereof | |
| JPS5843912B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH0378244A (ja) | 半導体装置 | |
| JPH053173A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP3049255B2 (ja) | Ｃｍｉｓ半導体装置の製造方法 | |
| US6258722B1 (en) | Method of manufacturing CMOS device | |
| JPH0245972A (ja) | 半導体装置 | |
| EP0428067A2 (en) | Semiconductor integrated circuit and method of manufacturing the same | |
| JPH03114267A (ja) | 半導体装置およびその製造方法 | |
| JPS5856450A (ja) | 相補型ｍｏｓ半導体装置 | |
| JPH07112012B2 (ja) | 半導体装置の製造方法 | |
| JPH11150238A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH05235290A (ja) | 半導体装置及びその製造方法 | |
| JPH01282924A (ja) | トライステートインバータ及びそれを用いたフリップフロップ | |
| JP2971083B2 (ja) | 半導体装置 | |
| JPH0282569A (ja) | 半導体装置およびその製造方法 | |
| JPH0689978A (ja) | 半導体装置の製造方法 |