JPH0371647A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0371647A JPH0371647A JP20814689A JP20814689A JPH0371647A JP H0371647 A JPH0371647 A JP H0371647A JP 20814689 A JP20814689 A JP 20814689A JP 20814689 A JP20814689 A JP 20814689A JP H0371647 A JPH0371647 A JP H0371647A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- punching
- lead frame
- burrs
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 22
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000011347 resin Substances 0.000 claims abstract description 53
- 229920005989 resin Polymers 0.000 claims abstract description 53
- 238000004080 punching Methods 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims abstract description 9
- 239000002184 metal Substances 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 238000000465 moulding Methods 0.000 claims description 7
- 238000005452 bending Methods 0.000 claims description 4
- 238000005520 cutting process Methods 0.000 claims description 4
- 238000002347 injection Methods 0.000 abstract description 5
- 239000007924 injection Substances 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007665 sagging Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明は半導体装置の製造方法に関するものである。
（ロ）従来の技術
一般に、リードフレームに半導体素子を固着し樹脂モー
ルドする技術は、例えば特公昭５５−２４６９４号公報
が詳しい。
ルドする技術は、例えば特公昭５５−２４６９４号公報
が詳しい。
これは、リードフレームの打抜き面を下部金型と対面さ
せ、フレームの反りを防止するものである。
せ、フレームの反りを防止するものである。
しかし現在は、打抜き技術が進歩し打抜き面の角部の丸
みを極力抑えることが可能となり、打抜き面とこの打抜
き面と対向する面とが実質的に同じ面積となっている。
みを極力抑えることが可能となり、打抜き面とこの打抜
き面と対向する面とが実質的に同じ面積となっている。
しかも対向する面の周辺に生じる抜きバリを平坦にでき
ない理由と相俟って、第４図の如く、打抜き面を上にし
て半導体装置（１）を製造している。
ない理由と相俟って、第４図の如く、打抜き面を上にし
て半導体装置（１）を製造している。
第４図を参照しながら半導体装ｅ（１）の構成を説明す
ると、先ずリードフレーム（２）があり、このリードフ
レーム（２）の打抜き面は上にしである。図からも判る
通り、打抜き面の角部（３）は丸みを生じ、この打抜き
面と反対の面の周辺には抜きバリ（４）が形成されてい
る。（５）はダフであり、（６）はリード、（７）は金
属細線である。
ると、先ずリードフレーム（２）があり、このリードフ
レーム（２）の打抜き面は上にしである。図からも判る
通り、打抜き面の角部（３）は丸みを生じ、この打抜き
面と反対の面の周辺には抜きバリ（４）が形成されてい
る。（５）はダフであり、（６）はリード、（７）は金
属細線である。
（ハ）発明が解決しようとする課題
前述の半導体装置（１〉を樹脂モールドする時の概略図
を第５図に示す。現在は益々リード（６）の数が増え、
リード（６）下面のトータル面積が増大しているので、
矢印の如く樹脂注入口が下金型にあると、抜きバリ〈４
〉が流入抵抗となって樹脂の流動性を低下させていた。
を第５図に示す。現在は益々リード（６）の数が増え、
リード（６）下面のトータル面積が増大しているので、
矢印の如く樹脂注入口が下金型にあると、抜きバリ〈４
〉が流入抵抗となって樹脂の流動性を低下させていた。
またタイバ一部の樹脂バリ（８〉を、タイバーカット時
に第６図の如くパンチ（９）で除去するが、樹脂がリー
ド部（６〉の抜きダレ部（角部の丸み）に強固に接着し
ているため、このタイバーカット工程で完全に除去でき
ず、第６図で示した黒い部分（１０）が残ってしまう問
題を有していた。
に第６図の如くパンチ（９）で除去するが、樹脂がリー
ド部（６〉の抜きダレ部（角部の丸み）に強固に接着し
ているため、このタイバーカット工程で完全に除去でき
ず、第６図で示した黒い部分（１０）が残ってしまう問
題を有していた。
そのためつオータジェット等で樹脂バリを完全に取り除
く工程が必要となっていた。
く工程が必要となっていた。
（ニ）課題を解決するための手段
本発明は前述の課題に鑑みて成され、前記樹脂バリ（２
９）をリード（２４〉の打抜き方向と逆の方向からバン
チ（３０〉を挿入して除去し、更にはリードフレームの
打抜き面を下にして、打抜き面の方より樹脂を流入する
ことで解決するものである。
９）をリード（２４〉の打抜き方向と逆の方向からバン
チ（３０〉を挿入して除去し、更にはリードフレームの
打抜き面を下にして、打抜き面の方より樹脂を流入する
ことで解決するものである。
（＊〉作用
第２図の如く、打抜き面を下にして形成しであるので、
前記抜きダレ部（２７〉が下に形成される。
前記抜きダレ部（２７〉が下に形成される。
従って樹脂注入口が下金型にあっても、第３図の矢印の
如く抵抗なく流入させることができる。
如く抵抗なく流入させることができる。
また第１図の如く、抜きバリ〈２８〉の生じている面か
らバンチ〈３０）で打抜く際、樹脂バリ（２９）はノー
ド（２４）の縦側面のみにしか付着していないので、こ
のパンチを使って良好に樹脂バリ（２９）を除去できる
。
らバンチ〈３０）で打抜く際、樹脂バリ（２９）はノー
ド（２４）の縦側面のみにしか付着していないので、こ
のパンチを使って良好に樹脂バリ（２９）を除去できる
。
〈へ〉実施例
以下に本発明の実施例を詳述する。
先ず説明の都合上第２図に示した半導体装置（２１）の
構成について述べてゆく。
構成について述べてゆく。
半導体素子（２２）がリードフレームの一部であるタブ
（２３）に固着されており、半導体素子（２２）とノー
ドフレームの一部である複数本のリード（２４）との間
を金属細線（２５）で電気的に接続されている。更には
半導体素子〈２２）、タブ（２３）、金属細線（２５）
およびリード（２４〉の一部が樹脂（２６）によってモ
ールドされており、このリード（２４）は下方に所定形
状に折り曲げられている。
（２３）に固着されており、半導体素子（２２）とノー
ドフレームの一部である複数本のリード（２４）との間
を金属細線（２５）で電気的に接続されている。更には
半導体素子〈２２）、タブ（２３）、金属細線（２５）
およびリード（２４〉の一部が樹脂（２６）によってモ
ールドされており、このリード（２４）は下方に所定形
状に折り曲げられている。
次にこの半導体装置（２１〉の製造方法について説明し
てゆく。
てゆく。
先ずリードフレームを打抜き形成するために、例えば銅
を主成分とした金属基板が用意される。
を主成分とした金属基板が用意される。
この金属基板はプレスによって一連のリードフレームが
形成される。従って図にも示されるように、下面に抜き
ダレ部〈２７〉が生じ、上面には抜きバリ（２８）が生
じる。またリード（２４〉の一端は金属細線（２５）の
接合領域として平坦化されている。
形成される。従って図にも示されるように、下面に抜き
ダレ部〈２７〉が生じ、上面には抜きバリ（２８）が生
じる。またリード（２４〉の一端は金属細線（２５）の
接合領域として平坦化されている。
次にこのリードフレームの一部であるタブ（２３）に半
導体素子〈２２）が固着され、金属細線（２５）にて前
記リード（２４〉の接合領域とこの半導体素子（２２）
のポンディングパッド部が電気的に接合される。
導体素子〈２２）が固着され、金属細線（２５）にて前
記リード（２４〉の接合領域とこの半導体素子（２２）
のポンディングパッド部が電気的に接合される。
続いて第３図の如く金型にこのリードフレームを組込み
、図の如く樹脂を注入する。リードフレームの下面は前
述した如く抜きダレ（２７）が生じ丸みが生じているた
め、矢印の如くスムーズに流れる。その結果、第５図の
樹脂の流動性とは異なり大幅に改善される。従って樹脂
厚２７ＩＩ１１前後の薄いものでも、リードフレームは
上下せず良好な位置に固定できる。
、図の如く樹脂を注入する。リードフレームの下面は前
述した如く抜きダレ（２７）が生じ丸みが生じているた
め、矢印の如くスムーズに流れる。その結果、第５図の
樹脂の流動性とは異なり大幅に改善される。従って樹脂
厚２７ＩＩ１１前後の薄いものでも、リードフレームは
上下せず良好な位置に固定できる。
更に第１図の如く、リード（２４）間に固着された樹脂
バリ（２９〉を取り除く工程がある。この時は同時にタ
イバーカットも実施される。点でハツチングした領域が
樹脂バリ（２９）であり、図からも判る通り、リードの
側面にしか付いていない領域を先にバンチ（３０〉で押
してゆくので、固着力の強い抜きブレ部（２７）の樹脂
バリは樹脂バリ（２９）と一体となって除去されてゆく
。従って樹脂バリを完全に取除くことができる。
バリ（２９〉を取り除く工程がある。この時は同時にタ
イバーカットも実施される。点でハツチングした領域が
樹脂バリ（２９）であり、図からも判る通り、リードの
側面にしか付いていない領域を先にバンチ（３０〉で押
してゆくので、固着力の強い抜きブレ部（２７）の樹脂
バリは樹脂バリ（２９）と一体となって除去されてゆく
。従って樹脂バリを完全に取除くことができる。
最後に第２図で示したように、リード（２４）を折り曲
げる工程がある。樹脂バリ（２９）が完全に除去できる
ので、折り曲げ治具（３１）と樹脂（２６）の間に樹脂
バリ（２９）が入り込まず良好な寸法で折り曲げられる
。
げる工程がある。樹脂バリ（２９）が完全に除去できる
ので、折り曲げ治具（３１）と樹脂（２６）の間に樹脂
バリ（２９）が入り込まず良好な寸法で折り曲げられる
。
（ト〉発明の効果
以上の説明からも明らかな如く、抜きブレを下面にする
ため樹脂の流動性が向上し、リードフレームに与える樹
脂注入時の抵抗を低下させることができる。従って樹脂
厚の薄いものでも良好にリードフレームを固定でき、不
良を防止できる。
ため樹脂の流動性が向上し、リードフレームに与える樹
脂注入時の抵抗を低下させることができる。従って樹脂
厚の薄いものでも良好にリードフレームを固定でき、不
良を防止できる。
またリード間に発生する樹脂バリは、打抜き面とは反対
の面から打抜き除去されるので、完全に除去できる。従
って折り曲げ寸法を精度良く加工できる。しかも別にウ
ォータージェット等で樹脂バリを除去する工程が省け、
工程を短かくすることができる。
の面から打抜き除去されるので、完全に除去できる。従
って折り曲げ寸法を精度良く加工できる。しかも別にウ
ォータージェット等で樹脂バリを除去する工程が省け、
工程を短かくすることができる。
第１図は本発明の樹脂バリ除去の工程を説明する断面図
、第２図は本発明で達成できる半導体装置の断面図、第
３図は本発明の樹脂モールド工程を説明する断面図、第
４図は従来の半導体装置の断面図、第５図は従来の樹脂
モールド工程を説明する断面図、第６図は従来の樹脂バ
リ除去の工程を説明する図である。
、第２図は本発明で達成できる半導体装置の断面図、第
３図は本発明の樹脂モールド工程を説明する断面図、第
４図は従来の半導体装置の断面図、第５図は従来の樹脂
モールド工程を説明する断面図、第６図は従来の樹脂バ
リ除去の工程を説明する図である。
Claims (3)
- （１）半導体素子を樹脂モールドして形成する半導体装
置の製造方法に於いて、 少なくとも前記樹脂モールド部の１辺より導出している
複数のリード間に形成される樹脂バリを、リードの打抜
き方向と逆の方向からパンチを挿入して除去することを
特徴とする半導体装置の製造方法。 - （２）リードフレーム用の金属板を打抜きする工程と、 前記リードフレームの打抜き面と反対の面に半導体素子
を固着する工程と、 前記半導体素子と前記リードフレームのリード間を金属
細線にて電気的に接続する工程と、前記半導体素子と前
記リードフレームの一部を樹脂モールドする工程と、 この樹脂モールドによって前記リード間に生じた樹脂バ
リを、リードフレームの打抜き方向と逆の方向からパン
チを挿入して除去する工程と、前記リードをカットし、
所定形状に折曲げる工程とを備えることを特徴とした半
導体装置の製造方法。 - （３）前記樹脂モールド工程に於いて、 樹脂の流入方向は、打抜き面より打抜き面と反対の面へ
流入することを特徴とした請求項第２項記載の半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1208146A JP2589184B2 (ja) | 1989-08-10 | 1989-08-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1208146A JP2589184B2 (ja) | 1989-08-10 | 1989-08-10 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0371647A true JPH0371647A (ja) | 1991-03-27 |
| JP2589184B2 JP2589184B2 (ja) | 1997-03-12 |
Family
ID=16551399
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1208146A Expired - Lifetime JP2589184B2 (ja) | 1989-08-10 | 1989-08-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2589184B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100693241B1 (ko) * | 1992-03-27 | 2007-03-12 | 가부시끼가이샤 히다치 세이사꾸쇼 | 반도체장치 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55157235A (en) * | 1979-05-25 | 1980-12-06 | Nec Corp | Manufacture of semiconductor integrated circuit |
| JPH0230152A (ja) * | 1988-07-19 | 1990-01-31 | Nec Corp | 半導体装置の製造方法 |
-
1989
- 1989-08-10 JP JP1208146A patent/JP2589184B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55157235A (en) * | 1979-05-25 | 1980-12-06 | Nec Corp | Manufacture of semiconductor integrated circuit |
| JPH0230152A (ja) * | 1988-07-19 | 1990-01-31 | Nec Corp | 半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100693241B1 (ko) * | 1992-03-27 | 2007-03-12 | 가부시끼가이샤 히다치 세이사꾸쇼 | 반도체장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2589184B2 (ja) | 1997-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100517682C (zh) | 半导体器件及其制造方法 | |
| KR101131353B1 (ko) | 반도체 장치 | |
| JPH0371647A (ja) | 半導体装置の製造方法 | |
| US4592131A (en) | Method for manufacturing resin-sealed semiconductor device | |
| JPH0694146B2 (ja) | トランスフア成形金型 | |
| WO2004036647A1 (ja) | パッケージ型電子部品におけるリード端子の切断方法 | |
| JPH05102364A (ja) | 電子部品用リードフレームの製造方法 | |
| JPS61135145A (ja) | リ−ドフレ−ム | |
| JPH04255260A (ja) | リードフレーム及び半導体装置の製造方法 | |
| JP2535358B2 (ja) | 電子部品におけるモ―ルド部の製造方法 | |
| JP2704128B2 (ja) | 半導体装置用リードフレームおよびその製造方法 | |
| JPS6123352A (ja) | リ−ドフレ−ムおよび半導体装置 | |
| JP3134614B2 (ja) | リードフレームの製造方法 | |
| JP2522304B2 (ja) | 半導体素子収納パッケ−ジの製造方法 | |
| JPH08274236A (ja) | リードフレームおよびこれを用いた半導体装置の製造方法 | |
| JPH04354344A (ja) | フィルムテープ | |
| JPH05166864A (ja) | 半導体装置の樹脂成形方法 | |
| JPH0493057A (ja) | 電子部品用リードフレーム及びこれを用いた電子部品の製造方法 | |
| JP2955954B2 (ja) | 樹脂封止型電子部品の製造方法 | |
| JP2946775B2 (ja) | 樹脂封止金型 | |
| JPH0546044U (ja) | 半導体装置用リードフレーム | |
| JPS6197955A (ja) | リ−ドフレ−ム | |
| JPS61204955A (ja) | リ−ドフレ−ム | |
| KR0152577B1 (ko) | 각형 위치 정렬 핀을 이용한 외부리드의 언더 컷 방지 방법 | |
| JPH029156A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091205 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091205 Year of fee payment: 13 |