JPH0338665A - 画像形成装置 - Google Patents
画像形成装置Info
- Publication number
- JPH0338665A JPH0338665A JP17192889A JP17192889A JPH0338665A JP H0338665 A JPH0338665 A JP H0338665A JP 17192889 A JP17192889 A JP 17192889A JP 17192889 A JP17192889 A JP 17192889A JP H0338665 A JPH0338665 A JP H0338665A
- Authority
- JP
- Japan
- Prior art keywords
- output
- pulse width
- duty
- data
- pwm circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrostatic Charge, Transfer And Separation In Electrography (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、電子写真方式の複写機、プリンタ等の画像形
成装置に関するものである。
成装置に関するものである。
電子写真方式の複写機、プリンタにおいて１画像形成の
プロセスとして帯電がある。
プロセスとして帯電がある。
帯電プロセスにおいては、高圧を帯電器に印加しコロナ
放電により感光ドラムに電荷を乗せているが、通常安定
した画像を形成するために、高圧は放電電流又は印加電
圧の制御が行われている。
放電により感光ドラムに電荷を乗せているが、通常安定
した画像を形成するために、高圧は放電電流又は印加電
圧の制御が行われている。
しかしながら、電子写真の複写機、プリンタは帯電ワイ
ヤがトナー付着や放電によるイオン生成物の付着により
汚れてくる場合があり、この場合帯電ワイヤ上の汚れが
不均一であったり、過度の汚れになると電源の制御能力
を越えてしまい、画像形成する上でも不具合が生じ安定
した画像は得られなくなる。
ヤがトナー付着や放電によるイオン生成物の付着により
汚れてくる場合があり、この場合帯電ワイヤ上の汚れが
不均一であったり、過度の汚れになると電源の制御能力
を越えてしまい、画像形成する上でも不具合が生じ安定
した画像は得られなくなる。
本発明は、このような問題に対処するためなされたもの
で、前述のような不具合を検知し、表示してメンテナン
スを要請する画像形成装置を提供することを目的とする
ものである。
で、前述のような不具合を検知し、表示してメンテナン
スを要請する画像形成装置を提供することを目的とする
ものである。
本発明は、前記目的を達成するため、電ｆＸ制御用のパ
ルス幅変調手段における出力パルスのデユーティの異常
により負荷状態の異常を検知するもので、詳しくは、画
像形成装置をつぎの（１）に示すとおりに構成するもの
である。
ルス幅変調手段における出力パルスのデユーティの異常
により負荷状態の異常を検知するもので、詳しくは、画
像形成装置をつぎの（１）に示すとおりに構成するもの
である。
（１）所望の電源出力を設定するための出力設定手段と
、電源出力検出手段と、該出力設定手段の出力と該電源
出力検出手段の出力を比較する比軟手段と５該比較手段
の出力により制御されるパルス幅変調手段と、該パルス
幅変調手段の出力により駆動される出力手段と、該パル
ス幅変調手段の出力パルスのデユーティが、そのときの
出力設定手段の出力に対応するデユーティの変動許容範
囲内にあるか否かを判定する判定手段と、該判定手段の
出力に応じて所望の表示を行う表示手段とを備える画像
形成装置。
、電源出力検出手段と、該出力設定手段の出力と該電源
出力検出手段の出力を比較する比軟手段と５該比較手段
の出力により制御されるパルス幅変調手段と、該パルス
幅変調手段の出力により駆動される出力手段と、該パル
ス幅変調手段の出力パルスのデユーティが、そのときの
出力設定手段の出力に対応するデユーティの変動許容範
囲内にあるか否かを判定する判定手段と、該判定手段の
出力に応じて所望の表示を行う表示手段とを備える画像
形成装置。
〔作用〕
前記（１）の構成によれば、帯電ワイヤへのトナーの付
着、帯電ワイヤの不均一な汚れ等の負荷状態の異常を、
パルス幅変調手段で生成するパルスのデユーティの異常
により検知し、適宜の表示を行う。
着、帯電ワイヤの不均一な汚れ等の負荷状態の異常を、
パルス幅変調手段で生成するパルスのデユーティの異常
により検知し、適宜の表示を行う。
以下本発明を実施例で説明する。
第１図は、本発明の第１実施例である画像形成装置の要
部（高圧電源関係）のブロック図である。
部（高圧電源関係）のブロック図である。
般に、複写機、プリンタ等のＲＨのシーケンス・プロセ
ス制御には、マイクロコンピュータが用いられているが
、本実施例は、シーケンス・プロセス制御用のマイクロ
コンピュータ１（以下ＣＰＵという）とパルス幅変調回
路３（以下ＰＷＭ回路という）がＤ／Ａ変換器１０を介
して接続される。高圧電源ブロック２と記されているブ
ロックでは、ＰＷＭ回路３で発生したパルスをドライバ
４を介し出力回路５に供給してフライバックトランスを
駆動し、その出力を平滑回路を通し直流高圧にして帯電
器７へ給電している。帯電器７に給電された高圧は、帯
電器シールド８または感光ドラム９を介してグランドへ
と流れる。
ス制御には、マイクロコンピュータが用いられているが
、本実施例は、シーケンス・プロセス制御用のマイクロ
コンピュータ１（以下ＣＰＵという）とパルス幅変調回
路３（以下ＰＷＭ回路という）がＤ／Ａ変換器１０を介
して接続される。高圧電源ブロック２と記されているブ
ロックでは、ＰＷＭ回路３で発生したパルスをドライバ
４を介し出力回路５に供給してフライバックトランスを
駆動し、その出力を平滑回路を通し直流高圧にして帯電
器７へ給電している。帯電器７に給電された高圧は、帯
電器シールド８または感光ドラム９を介してグランドへ
と流れる。
また、高圧電源ブロック２において、出力検出回路６で
出力電流の検出を行い、ＰＷＭ回路３の前段の比較手段
（コンパレータ〉１６の検出入力としてフィールドバッ
クし、基準電圧発生手段であるＤ／Ａ変換器１０の出力
と比較して、定電流制御が行われる。
出力電流の検出を行い、ＰＷＭ回路３の前段の比較手段
（コンパレータ〉１６の検出入力としてフィールドバッ
クし、基準電圧発生手段であるＤ／Ａ変換器１０の出力
と比較して、定電流制御が行われる。
次に負荷状態の異常の検知について説明する。
本実施例では、ＣＰＵ１内に、所望の電源出力を設定す
るための基準電圧発生手段（出力設定手段）であるＤ／
Ａ変換器１０へのデータと、ＰＷＭ回路３のパルス幅デ
ータとを取り込み、ＣＰＵＩ内の演算によって、該パル
ス幅データが、Ｄ／Ａ変換器１０へのデータに対応して
あらかじめ設定されているしきい値内にあるか否かを判
定し、高圧の負荷状態の正常、異常の決定を行う、Ｄ／
Ａ変換器１０へのデータ、しきい値のデータは、ｃｐｕ
内のＲＯＭ （ｒｅａｄ−ｏｎｌｙ ｍｅｍｏｒｙ）よ
り読み出される。
るための基準電圧発生手段（出力設定手段）であるＤ／
Ａ変換器１０へのデータと、ＰＷＭ回路３のパルス幅デ
ータとを取り込み、ＣＰＵＩ内の演算によって、該パル
ス幅データが、Ｄ／Ａ変換器１０へのデータに対応して
あらかじめ設定されているしきい値内にあるか否かを判
定し、高圧の負荷状態の正常、異常の決定を行う、Ｄ／
Ａ変換器１０へのデータ、しきい値のデータは、ｃｐｕ
内のＲＯＭ （ｒｅａｄ−ｏｎｌｙ ｍｅｍｏｒｙ）よ
り読み出される。
このようにして、ＰＷＭ回路３の出力パルスのデユーテ
ィが、そのときの基準電圧発生手段の出力に対応して高
圧の負荷状態の正常時に想定されるＰＷＭ回路の出力パ
ルスのデユーティの変動範囲（デユーティの変動許容範
囲）内であるが否かの判定を行い、高圧の負荷状態の正
常、異常を決定し、異常の際には、表示部１１により適
宜のメツセージを出し、メンテナンスの指示を行う。
ィが、そのときの基準電圧発生手段の出力に対応して高
圧の負荷状態の正常時に想定されるＰＷＭ回路の出力パ
ルスのデユーティの変動範囲（デユーティの変動許容範
囲）内であるが否かの判定を行い、高圧の負荷状態の正
常、異常を決定し、異常の際には、表示部１１により適
宜のメツセージを出し、メンテナンスの指示を行う。
たとえば、帯電器ワイヤが断線した場合は、ＰＷＭ回路
のループが切れパルス幅データは、回路で取りつる最大
となる。ところで、基準電圧は、あるプロセス上必要な
設定となっており、正常時にこの基準電圧に対し想定さ
れるパルス幅データの変動範囲を前記ＰＷＭ回路のパル
ス幅データが超えることをＣＰＵ １で検出し、メンテ
ナンス要請の表示をこおなう。
のループが切れパルス幅データは、回路で取りつる最大
となる。ところで、基準電圧は、あるプロセス上必要な
設定となっており、正常時にこの基準電圧に対し想定さ
れるパルス幅データの変動範囲を前記ＰＷＭ回路のパル
ス幅データが超えることをＣＰＵ １で検出し、メンテ
ナンス要請の表示をこおなう。
帯電器ワイヤが汚れた場合にも、ワイヤ汚れＣ起因する
帯電器のインピーダンスのＪけ減により、ＲＯＭより設
定される基準電圧に対する、ＰＷＭ回路のパルス幅のデ
ータか通常レベルに比して変化することを利用して、Ｃ
ＰＵＩ内にデータを取り込み、あらかしめ設定されてい
るＣＰＵ内のデータと比較し異常を知ることが可能であ
る。
帯電器のインピーダンスのＪけ減により、ＲＯＭより設
定される基準電圧に対する、ＰＷＭ回路のパルス幅のデ
ータか通常レベルに比して変化することを利用して、Ｃ
ＰＵＩ内にデータを取り込み、あらかしめ設定されてい
るＣＰＵ内のデータと比較し異常を知ることが可能であ
る。
ここで、ＣＰＵ内のデータとは、ＲＯＭ上のデータを指
し、プログラムに従い取り込まれたものである。また、
ＣＰＵＩ内のＲＯＭにあらかじめ設定されているＤａｔ
ａとの比較によって異常状態が検知されたら、表示部１
１に表示を行い、ユーザーに異常を知らせると共に、回
路動作を停止するようにＤ／Ａ変換器１０の値を設定し
、ざらＩＹＰＷＭ回路３の各レジスタを停止状態へと設
定し、回路動作の停止を行う。
し、プログラムに従い取り込まれたものである。また、
ＣＰＵＩ内のＲＯＭにあらかじめ設定されているＤａｔ
ａとの比較によって異常状態が検知されたら、表示部１
１に表示を行い、ユーザーに異常を知らせると共に、回
路動作を停止するようにＤ／Ａ変換器１０の値を設定し
、ざらＩＹＰＷＭ回路３の各レジスタを停止状態へと設
定し、回路動作の停止を行う。
以下では、上述した内容のうちＰＷＭ回路３及びその周
辺部の動作概要を説明する。
辺部の動作概要を説明する。
第２図は本実施例で用いるディジタルＰＷＭ回路及びそ
の周辺部のブロック図である。
の周辺部のブロック図である。
第２図において、！６は比較手段（第１図のコンパレー
タ１６に相当）、１５は、外部検出入力を選択し比較手
段１６へ人力するためのセレクト手段、１０は比較の基
準値を発生するための基準電圧発生手段（第１図のＤ／
Ａ変換器１ｏに相当）であり、基準電圧発生手段はレジ
スタＡ １４の値によりＣＰＵＩ側より設定が可能と
なっている。３はＰＷＭ回路であり、レジスタＣ，レジ
スタＤ、レジスタＥの３種のレジスタによりＰＷＭ回路
の各設定の書き込み、読み出しを、ＣＰＵバス１９を介
しＣＰＵＩとやりとりが可能となっている。また、１８
はタイミング・ジェネレータであり、レジスタＢ １
７を介しＣＰＵＩから状態をセットできる構成となって
おり、セレクト手段１５や比較手段１６やＰＷＭ回路３
のブロックのクロック信号や状態切替信号を生成してい
る。
タ１６に相当）、１５は、外部検出入力を選択し比較手
段１６へ人力するためのセレクト手段、１０は比較の基
準値を発生するための基準電圧発生手段（第１図のＤ／
Ａ変換器１ｏに相当）であり、基準電圧発生手段はレジ
スタＡ １４の値によりＣＰＵＩ側より設定が可能と
なっている。３はＰＷＭ回路であり、レジスタＣ，レジ
スタＤ、レジスタＥの３種のレジスタによりＰＷＭ回路
の各設定の書き込み、読み出しを、ＣＰＵバス１９を介
しＣＰＵＩとやりとりが可能となっている。また、１８
はタイミング・ジェネレータであり、レジスタＢ １
７を介しＣＰＵＩから状態をセットできる構成となって
おり、セレクト手段１５や比較手段１６やＰＷＭ回路３
のブロックのクロック信号や状態切替信号を生成してい
る。
以下では第２図の動作概要を説明していく。
まず、制御対象の変量を外部検出入力より取り込むため
にマルチプレクサ１５のチエヤンネルを切替える。この
時の切替信号はタイミングジェネレータ１８により生成
され、信号φ１として送られる。また、同時に基１！雷
電圧生手段（Ｄ／Ａ変換器）１０にも比較基準値を設定
する必要があり、これはＣＰＵＩ側よりＣＰＵバス１９
を介しレジスタＡ １４に書き込まれ、基準電圧発生
手段１０を介して基準電圧として比較手段１６へ入力さ
れる。比較手段１６には、第３図に示す構成のコンパレ
ータを用い、タイミングジェネレータ１８のタイミング
信号φ２によりスイッチＳＷＩ〜ＳＷ３を切り替えてい
る。先ず、ＳＷ２をオフ、ＳＷＩとＳＷ３を同時にオン
とし、インバータＱをＳＷ３でショートさせた状態で、
外部検出入力をマルチプレクサ１５及びＳＷｔを介して
入力してコンデンサＣを充電し、次にＳＷＩとＳＷ３を
オフとしＳＷ２をオンとすることで、基準電圧発生手段
１０として用いるＤ／Ａ変換の出力値と外部検出入力と
の比較が行われる。結果は、ディジタル２値として所定
のタイミング毎にラッチされて出力されている。
にマルチプレクサ１５のチエヤンネルを切替える。この
時の切替信号はタイミングジェネレータ１８により生成
され、信号φ１として送られる。また、同時に基１！雷
電圧生手段（Ｄ／Ａ変換器）１０にも比較基準値を設定
する必要があり、これはＣＰＵＩ側よりＣＰＵバス１９
を介しレジスタＡ １４に書き込まれ、基準電圧発生
手段１０を介して基準電圧として比較手段１６へ入力さ
れる。比較手段１６には、第３図に示す構成のコンパレ
ータを用い、タイミングジェネレータ１８のタイミング
信号φ２によりスイッチＳＷＩ〜ＳＷ３を切り替えてい
る。先ず、ＳＷ２をオフ、ＳＷＩとＳＷ３を同時にオン
とし、インバータＱをＳＷ３でショートさせた状態で、
外部検出入力をマルチプレクサ１５及びＳＷｔを介して
入力してコンデンサＣを充電し、次にＳＷＩとＳＷ３を
オフとしＳＷ２をオンとすることで、基準電圧発生手段
１０として用いるＤ／Ａ変換の出力値と外部検出入力と
の比較が行われる。結果は、ディジタル２値として所定
のタイミング毎にラッチされて出力されている。
ＰＷＭ回路３では３つのレジスタを持ち、それぞれパル
ス幅の最大値を入力するレジスタＣ。
ス幅の最大値を入力するレジスタＣ。
パルス幅変調のスレッシュレベルを入力するレジスタＤ
及びパルス幅のデータを出力するためのレジスタＥとな
っている。
及びパルス幅のデータを出力するためのレジスタＥとな
っている。
また各レジスタは、ＣＰＵバス１９を介して書込み又は
読み出しが９能となっている。
読み出しが９能となっている。
次にディジタルＰＷＭ回路３の出力波形とレジスタＣ〜
Ｅの各データの関係を説明する。
Ｅの各データの関係を説明する。
第４図はＰＷＭ出力波形と各レジスタ（Ｃ〜Ｅ）の関係
を示すものである。図中、上図は内部に使用しているカ
ウンタの動作を示すものである。本例では０よりカウン
トアツプしていき、Ａ点でカウンタがリセットされ、再
びカウントアツプするという動作が行われているが、Ａ
点は前述の第２図の比較手段１６によって決定されたデ
ィジタル埴により決まるものであり、比較手段１６によ
り、出力が設定値に対して小さい場合は、Ａ点のカウン
タの値はアップされ、また出力が大きい場合には、カウ
ンタの値はダウンされ。
を示すものである。図中、上図は内部に使用しているカ
ウンタの動作を示すものである。本例では０よりカウン
トアツプしていき、Ａ点でカウンタがリセットされ、再
びカウントアツプするという動作が行われているが、Ａ
点は前述の第２図の比較手段１６によって決定されたデ
ィジタル埴により決まるものであり、比較手段１６によ
り、出力が設定値に対して小さい場合は、Ａ点のカウン
タの値はアップされ、また出力が大きい場合には、カウ
ンタの値はダウンされ。
常に出力の検出値が設定値と等しくなるよう動作してい
る。また、第４図の上図においてＢで示されるのは、レ
ジスタＣにより決定されている最大パルス幅であり、Ａ
点のカウント値はＢの設定値以下で必ず動作しており、
Ａのリミッタとなっている。また、Ｃで示されるのはレ
ジスタＤに設定されているスレッシュレベルであり、Ｃ
の値を超えると出力がオンとなる。第４図においては、
カウント値がＣの値を超えた所がパルスオンとなってい
る。
る。また、第４図の上図においてＢで示されるのは、レ
ジスタＣにより決定されている最大パルス幅であり、Ａ
点のカウント値はＢの設定値以下で必ず動作しており、
Ａのリミッタとなっている。また、Ｃで示されるのはレ
ジスタＤに設定されているスレッシュレベルであり、Ｃ
の値を超えると出力がオンとなる。第４図においては、
カウント値がＣの値を超えた所がパルスオンとなってい
る。
本例においては通常Ｃのスレッシュレベルはあらかじめ
ＣＰＵＩ内のＲＯＭ等により決められた一定値をとり、
Ａのパルス幅の出力値が出力に応じ変化してＰＷＭとし
ては出力オフ幅一定でオン幅可変のＰＷＭ回路を実現し
ている。
ＣＰＵＩ内のＲＯＭ等により決められた一定値をとり、
Ａのパルス幅の出力値が出力に応じ変化してＰＷＭとし
ては出力オフ幅一定でオン幅可変のＰＷＭ回路を実現し
ている。
以上の第１実施例は、異常検出のしきい値をＣＰＵＩ内
のＲＯＭ内に設定しているものであるが、ＲＡ Ｍ （
ｒａｎｄｏａ＋−ａｃｃｅｓｓ ｍｅｍｏｒｙ）上に設
定してもよい。
のＲＯＭ内に設定しているものであるが、ＲＡ Ｍ （
ｒａｎｄｏａ＋−ａｃｃｅｓｓ ｍｅｍｏｒｙ）上に設
定してもよい。
第５図は、このＲＡＭ上に設定する、本発明の第２実施
例の画像形成装置の要部のブロック図である。
例の画像形成装置の要部のブロック図である。
図示のように、ＣＰＵＩ内のＲＡＭ１２を電圧保持手段
１３でバッテリーバックアップし、機械の組立完了時の
データをＲＡＭ１２上に設定するものである。１〜１１
部は第１実施例と同様の構成である。
１３でバッテリーバックアップし、機械の組立完了時の
データをＲＡＭ１２上に設定するものである。１〜１１
部は第１実施例と同様の構成である。
ＰＷＭ出力の各パルス毎のパルス幅のデータをレジスタ
Ｅよりｃｐｕｔ内に取り込み、ＲＡＭＩ２のしきい値と
比較し、異常検出を行う。
Ｅよりｃｐｕｔ内に取り込み、ＲＡＭＩ２のしきい値と
比較し、異常検出を行う。
本実施例では、各機械別にデータが設定できるので、各
機械によるバラツキなどにも対応でき、きめ細かな検出
ができる。
機械によるバラツキなどにも対応でき、きめ細かな検出
ができる。
なお、以上の第１実施例、第２実施例では、ＰＷＭ回路
の出力で高圧電源のフライバックトランスを駆動するた
め、ＰＷＭ回路はオフ期間一定となっているが、本発明
は、これに限られるものではなく、例えば第６図のよう
に、パルスの周期一定（周波数一定）でスレッシュレベ
ル可変でもよく、更にオン期間一定、オフ期間可変とし
てもよい。
の出力で高圧電源のフライバックトランスを駆動するた
め、ＰＷＭ回路はオフ期間一定となっているが、本発明
は、これに限られるものではなく、例えば第６図のよう
に、パルスの周期一定（周波数一定）でスレッシュレベ
ル可変でもよく、更にオン期間一定、オフ期間可変とし
てもよい。
いづれの場合においても、ＰＷＭ回路の出力パルスのデ
ユーティが、そのときの基準電圧発生手段の出力に対応
するデユーティの変動許容範囲内にあるか否かにより負
荷状態の正常、異常を決定すればよい。
ユーティが、そのときの基準電圧発生手段の出力に対応
するデユーティの変動許容範囲内にあるか否かにより負
荷状態の正常、異常を決定すればよい。
前記決定の際に、出力パルスのデユーティを直接演算し
、これをデユーティ変動の許容範囲を示すしきい値のデ
ユーティと比較するかわりに、出力パルスのデユーティ
の関数であるデータを、デユーティ変動の許容範囲を示
すしきい値のデユーティの関数であるデータと比較して
、正常、異常を決定してよいことはもちろんであり、請
求項１の判定手段による判定はこのデユーティの関数の
データによる比較をも含むものである。
、これをデユーティ変動の許容範囲を示すしきい値のデ
ユーティと比較するかわりに、出力パルスのデユーティ
の関数であるデータを、デユーティ変動の許容範囲を示
すしきい値のデユーティの関数であるデータと比較して
、正常、異常を決定してよいことはもちろんであり、請
求項１の判定手段による判定はこのデユーティの関数の
データによる比較をも含むものである。
（発明の効果）
以上説明したように、本発明によれば、パルス幅変調手
段の出力パルスのデユーティの変動により負荷状態を検
知し表示することにより、メンテナンスの必要な個所を
正確に、かつ適切な時期に知ることができ、画像不良の
発生を減少させることができる。
段の出力パルスのデユーティの変動により負荷状態を検
知し表示することにより、メンテナンスの必要な個所を
正確に、かつ適切な時期に知ることができ、画像不良の
発生を減少させることができる。
第１図は第１実施例要部のブロック図、第２図は同実施
例で用いるディジタルＰＷＭ回路及びその周辺部のブロ
ック図、第３図は同ディジタルＰＷＭ回路で用いる比較
手段の結線筒、第４図はＰＷＭ出力波形と各レジスタ（
Ｃ，Ｄ、Ｅ）の関係を示す図、第５図は第２実施例要部
のブロック図、第６図は周波数一定のＰＷＭにおける出
力波形とカウンタの動作の関係を示す図である。 １・・・・・・マイクロコンピュータ（ＣＰＵ）３・・
・−Ｐ Ｗ Ｍ回路 ５−−−−−−出力回路 ６・・・・・・出力検出回路 １１、−−−−−−表示部 １６−−−−−−比較手段
例で用いるディジタルＰＷＭ回路及びその周辺部のブロ
ック図、第３図は同ディジタルＰＷＭ回路で用いる比較
手段の結線筒、第４図はＰＷＭ出力波形と各レジスタ（
Ｃ，Ｄ、Ｅ）の関係を示す図、第５図は第２実施例要部
のブロック図、第６図は周波数一定のＰＷＭにおける出
力波形とカウンタの動作の関係を示す図である。 １・・・・・・マイクロコンピュータ（ＣＰＵ）３・・
・−Ｐ Ｗ Ｍ回路 ５−−−−−−出力回路 ６・・・・・・出力検出回路 １１、−−−−−−表示部 １６−−−−−−比較手段
Claims (1)
- （１）所望の電源出力を設定するための出力設定手段と
、電源出力検出手段と、該出力設定手段の出力と該電源
出力検出手段の出力を比較する比較手段と、該比較手段
の出力により制御されるパルス幅変調手段と、該パルス
幅変調手段の出力により駆動される出力手段と、該パル
ス幅変調手段の出力パルスのデューティが、そのときの
出力設定手段の出力に対応するデューティの変動許容範
囲内にあるか否かを判定する判定手段と、該判定手段の
出力に応じて所望の表示を行う表示手段とを備えている
ことを特徴とする画像形成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17192889A JPH0338665A (ja) | 1989-07-05 | 1989-07-05 | 画像形成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17192889A JPH0338665A (ja) | 1989-07-05 | 1989-07-05 | 画像形成装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0338665A true JPH0338665A (ja) | 1991-02-19 |
Family
ID=15932438
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17192889A Pending JPH0338665A (ja) | 1989-07-05 | 1989-07-05 | 画像形成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0338665A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007324404A (ja) * | 2006-06-01 | 2007-12-13 | Shibuya Kogyo Co Ltd | 配列マスク支持装置 |
| JP2008040090A (ja) * | 2006-08-04 | 2008-02-21 | Brother Ind Ltd | 画像形成装置 |
| JP2008277642A (ja) * | 2007-05-02 | 2008-11-13 | Shibuya Kogyo Co Ltd | ボールマウンタにおけるマウントヘッド |
-
1989
- 1989-07-05 JP JP17192889A patent/JPH0338665A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007324404A (ja) * | 2006-06-01 | 2007-12-13 | Shibuya Kogyo Co Ltd | 配列マスク支持装置 |
| JP2008040090A (ja) * | 2006-08-04 | 2008-02-21 | Brother Ind Ltd | 画像形成装置 |
| JP2008277642A (ja) * | 2007-05-02 | 2008-11-13 | Shibuya Kogyo Co Ltd | ボールマウンタにおけるマウントヘッド |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5748462A (en) | Apparatus for controlling inverter resistance welding | |
| US5426776A (en) | Microprocessor watchdog circuit | |
| EP0484759B1 (en) | A power controlling apparatus with a power failure detecting function | |
| JPH0338665A (ja) | 画像形成装置 | |
| JPH063932A (ja) | 高圧電源装置 | |
| JP6652998B1 (ja) | 情報処理装置および制御方法 | |
| JP3610830B2 (ja) | 電源装置 | |
| JPH10268986A (ja) | 情報機器 | |
| JPS62225163A (ja) | 電源装置 | |
| US20200366085A1 (en) | Power supply apparatus that outputs voltage supplied to load | |
| JP2690409B2 (ja) | 高圧電源制御装置 | |
| JPH05189096A (ja) | コンピュータシステムの電源制御回路 | |
| JP2000347541A (ja) | 電源装置と該電源装置の制御方法、及び該電源装置を使用した画像形成装置 | |
| JP4432494B2 (ja) | 画像形成装置およびその異常部品検出装置 | |
| JPH08130867A (ja) | 高電圧発生装置 | |
| JPH06253454A (ja) | 電力動作制御手段を設けた電気機器および電力動作制御手段を設けた画像形成装置 | |
| JPH09190870A (ja) | 高圧発生装置 | |
| JP2000122477A (ja) | 画像形成装置 | |
| JP2003324965A (ja) | 電源装置 | |
| JP2004242372A (ja) | 電源装置 | |
| JPS625861A (ja) | プリンタ | |
| JP2951993B2 (ja) | 画像形成装置 | |
| JPH0638401A (ja) | 無停電電源装置 | |
| JPH05313760A (ja) | 電圧発生装置 | |
| JP4652561B2 (ja) | 高圧供給装置 |