[go: up one dir, main page]

JPH0326541B2 - - Google Patents

Info

Publication number
JPH0326541B2
JPH0326541B2 JP60002274A JP227485A JPH0326541B2 JP H0326541 B2 JPH0326541 B2 JP H0326541B2 JP 60002274 A JP60002274 A JP 60002274A JP 227485 A JP227485 A JP 227485A JP H0326541 B2 JPH0326541 B2 JP H0326541B2
Authority
JP
Japan
Prior art keywords
substrate
lid
chip
cap
gap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60002274A
Other languages
English (en)
Other versions
JPS60214545A (ja
Inventor
Andorasu Enguru Piitaa
Hawaado Sutoroopu Dagurasu
Edowaado Rei Toomasu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS60214545A publication Critical patent/JPS60214545A/ja
Publication of JPH0326541B2 publication Critical patent/JPH0326541B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor
    • Y10T29/49171—Assembling electrical component directly to terminal or elongated conductor with encapsulating
    • Y10T29/49172—Assembling electrical component directly to terminal or elongated conductor with encapsulating by molding of insulating material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は電子部品の包装技術に関するもので
あり、特に蓋の下方に配置された基板上に取り付
けられたシリコンチツプを収納するためのパツケ
ージに関するものである。
［従来技術］ 電子部品の包装技術は、モジユール内にシリコ
ンチツプを包装することからなる。そのモジユー
ルは基板と、その基板上に取り付けられたシリコ
ンチツプと、シリコンチツプの上方をとり囲むよ
うに配置された蓋とからなる。そのような包装技
術の一例として、本発明の出願人に譲渡された、
Moserらによる米国特許第4312116号に開示され
たものがある。
上記Moserらの特許においてはシリコンチツプ
が基板上に取付けられ、そのシリコンチツプの上
方をとり囲むように蓋が配置される。このMoser
らの特許が出された後に、今日のコンピユータシ
ステムの性能の向上に応えるべく、チツプ上の回
路の集積度が大幅に高まつている。このとき、チ
ツプ内ではある量の電力が消費されるので、集積
度の上昇はチツプ上で発生する熱の上昇となる。
この発生した熱によつてチツプに損傷がもたらさ
れるのを防止するために、従来においては伝熱グ
リース等の熱放散手段がチツプと蓋との間に塗り
つけられ、この伝熱グリースを伝わつて熱が散逸
するようにしてある。
上記Moserらの特許の教示するところによれ
ば、基板の端面と蓋の内壁との間には隙間があ
る。そして、基板の背面にはエポキシシール材が
充填されて、そのシール材は基板の背面全体に行
き亘り、基板の端面と蓋の内壁との間を埋めてい
る。この結果、エポキシシール材がモジユールを
シールして、これによりモジユール内に配置され
たチツプが有害な熱の影響をうけないように防護
される。
しかしながらモジユールが置かれている外気の
温度が変動する場合、蓋と基板とは伸び縮みする
傾向があり、しかもその熱膨張率は異なつてい
る。ところが、基板が伸び縮みするにもかかわら
ず、基板と蓋との間の隙間に充填されたエポキシ
が蓋の伸み縮みを阻止するため、蓋はゆがむこと
になる。そして蓋は伝熱グリースを介してチツプ
と近接しているので、蓋のゆがみにより許容限度
を超えた圧力が基板上のチツプに加えられかねな
い。というのは、チツプは複数の球状のハンダを
介して導電接片等に接続されているのであるが、
チツプに圧力が加えられると、球状のハンダにひ
びが入る傾向がある。このひび割れの結果とし
て、シリコンチツプと導電接片を結ぶ電気経路に
断線が生じるのである。
［発明が解決しようとする問題点］ この発明の主な目的は、温度の変化に応じて蓋
が基板とは独立に自由に伸縮できるようなパツケ
ージを提供することにある。
［問題点を解決するための手段］ この発明の目的は、ポリイミドテープのような
阻止手段を基板の裏面と蓋の内壁とに接着するこ
とにより達成される。尚、この阻止手段の接着は
基板の裏面へのエポキシシール材の接着に先立つ
て行なわれる。この結果、エポキシシール材は阻
止手段の存在によつて基板の端面と蓋の内壁の間
の隙間に入り込むことができなくなる。そのシー
ル材は基板の裏面と、テープ（阻止手段）と、蓋
の内壁の一部とにそれぞれ貼着固定される。従つ
て基板と蓋の間の接着点はその隙間からは除去さ
れる。すなわち、シール材が蓋と基板の間の隙間
に進入せず、接着点がその隙間から除去されてい
るので、基板と蓋との間の連動関係は弱まる。そ
れゆえに、蓋が温度の変化に応じて伸縮したとき
に、蓋のゆがみはほとんど生じない。この結果、
温度の変化に応じて蓋に生じるゆがみは最小限に
抑えられ、従つてシリコンチツプ上の球状のハン
ダのひずみがほとんど生じることがなくなるの
で、ハンダのひび割れを原因とするチツプ上の断
線が防止されるのである。
［実施例］ 本発明の実施例を説明する前に、前述した
Moserらの米国特許第4312116号に記述された従
来例について第３〜６図に基づき述べておこう。
この従来技術との対比により本発明が一層よく理
解できると思うからである。
先ず第４図において、シリコンチツプ１０が複
数の球状のハンダ１４を介して基板１２に取り付
けられている。シリコンチツプ１０には、基板１
２の上面の球状のハンダ１４上に設けられた複数
の導電片を介して複数のピン１６が接続されてい
る。チツプ１０上には、基板上でチツプを被覆す
るために、シリコンポリマからなる被覆体１８が
貼着される。
この好適なシリコンポリマーの一例としては
“sylgard”という商標でDow Corning社から販
売されているものがある。このシリコンポリマは
モジユールと蓋とが組み付けられる前に周知の技
術を用いて加工しておく。
蓋２０はチツプ１０を取り付けた基板１２をと
り囲むように基板１２上に配置される。基板１２
は先ず凹部２２上に係止される。出張り２４は、
基板１２の裏面に対してエポキシシール材を貼着
するのにちようどよい位置に基板１２を保持する
ように形成されている。チツプ１０は蓋２０の内
方の空間２６内に配置される。
Moserらの特許においては、空間２６には熱放
散材等の特別な部材が入れられていなかつた。し
かしながらチツプ１０の集積度が高まるにつれ
て、チツプ１０から発生する熱も増加してきた。
この結果、空間２６に何らかの熱放散材を空間２
６につめ込まれなくてはならないことが明白にな
つた。そこで第４，５図に示すように、空間２６
に熱放散材２６Ａが詰め込まれたのである。この
熱放材２６Ａはチツプ１０と蓋２０とに接触して
いる。熱放散材として伝熱グリース２６Ａを用い
ることができる。伝熱グリース２６Ａはチツプ１
０上の回路の作動中にチツプ１０から熱を逃がす
はたらきをもつ。そのような伝熱グリース２６Ａ
としては酸化亜鉛のシリコンオイル乳剤がある。
第４図に示すように、エポキシシール材３０は
分配針３２から基板１２の裏面に注入される。エ
ポキシとして好ましいのは商品名Scotchcast5239
としてスリーエム社から販売されているものであ
る。このエポキシは、樹脂が重量比46％、硬化剤
が重量比52％、染料が重量比２％である。ここに
示したエポキシが一応好ましいものであるが、他
の成分比のエポキシも同様に使用することができ
る。蓋２０の周端縁２０Ａは、基板１２とエポキ
シ３０とを固定するために内方に屈曲して係止さ
れる。
第４図と第５図とに示されるように、エポキシ
３０は基板１２の端面と蓋２０の間の隙間３４に
流入することができ、隙間３４に流入したエポキ
シ３０は蓋２０の内壁に対して基板１２の端面を
被覆する。しかし、蓋２０が外気の温度変化に曝
されると、蓋２０は伸縮する。そして、エポキシ
３０が隙間３４に埋まつていることによつて、蓋
２０の内壁に対して基板１２の端面を被覆してい
るので、蓋２０の収縮により蓋２０の頂部が屈曲
する。この蓋２０の屈曲により、伝熱グリース２
６Ａを介してチツプ１０に対し相当に応力が加え
られる。この結果、球状のハンダ１４にはひび割
れが生じ勝ちになり、これらのひび割れはチツプ
１０と、球状のハンダ１４が配置されている導電
片との間の断線をもたらす。
第３図には、基板１２に連結された蓋２０の側
面図が概略的に示されており、とくにこの図は基
板１２とは相対的に蓋２０が伸縮するありさまを
示したものである。この第３図において、基板１
２の端部が符号４０で示した地点で蓋２０の内壁
に接着されていることに注意されたい。各地点４
０は隙間３４内のエポキシ３０をあらわすもので
ある。すなわち、隙間３４では、エポキシ３０が
蓋２０の内壁に対して基板１２の端部を被覆し接
着している。
基板１２と蓋２０との接着は、エポキシのガラ
ス転移温度に近い高温で行なわれている。さて、
蓋２０が温度の上昇をも下降をも被ることがなけ
れば、蓋２０は第３図の点線で示す位置にある。
しかるに、地点４０での接着の結果として、温度
が上昇したときには蓋２０は膨張する。また温度
が下がると蓋２０は第３図の実線で示すように収
縮する。すると前にも述べたように、この収縮に
よつて、伝熱グリース２６Ａを介してチツプ１０
上にある強さの応力が加わるから、この応力によ
つて球状のハンダ１４にひび割れが入り、かくし
てチツプ１０と導電片との間に断線が発生してし
まう。
本発明の実施例 今まで従来技術を詳しく説明してきたのは、本
発明がこの従来技術の改良に係るからである。従
つて、以下に示す本発明の説明においては、第４
〜６図で説明された箇所をそのまま援用し、同一
の構成については同番号を付すことにする。
第１図は、本発明に基づく阻止手段を設けたモ
ジユールの部分断面図を示すものである。尚、第
１図は第４図とは上下方向が逆になつているので
注意されたい。この阻止手段はエポキシシール部
材３０が間隙領域３４に流入することを防止し、
すなわち蓋２０が基板１２とは相対的により自由
に動けるようにするためのものである。第１図に
おいて阻止手段は符号５０で示してある。阻止手
段５０は基板１２の周囲に沿つて配置され、さら
に蓋２０の内壁に沿つて配置され、さらにはエポ
キシ組成物３０と基板１２の間、及びエポキシ組
成物３０と蓋２０の内壁２０Ａの間にも配置され
る。阻止手段５０は隙間３４への入口を塞ぎ、こ
れによつてエポキシ３０が隙間３４へ流入するの
を防止する。本発明の好適な実施例においては、
阻止手段はポリイミドテープ５０であり、基板１
２の裏面（第１図下面）にエポキシ組成物３０を
流入する前に、蓋２０の内壁領域２０Ａと、基板
１２の裏面に接着固定される。テープ５０はこれ
らの面のモジユール全周に亘つて接着固定され
る。このような構成においては、モジユールが暖
められ、あるいは冷却されると、蓋２０は第２図
点線と実線とで示すように伸縮する。
［作用］ 第２図は、本発明に基づく阻止手段５０を使用
した場合における、モジユール上の蓋２０の伸縮
状態を示す図である。第２図においては、基板１
２の端面が、蓋２０の内壁領域２０ｂに対して、
エポキシ３０により被覆されていない。しかしな
がら、基板１２の底面は蓋２０の内壁領域２０ｃ
に対してエポキシ３０により覆われている。それ
ゆえ、外部の温度の低下により蓋２０が収縮した
ときにも、蓋２０は屈曲することなく比較的自由
に移動できる。第２図における蓋２０の点線の輪
郭線は蓋２０の膨張が生じたあとの蓋２０の大き
さと相対的な形状を現わしている。また、蓋２０
の実線の輪郭線は蓋２０の収縮が生じたあとの蓋
２０の大きさと相対的な形状をあらわしている。
そして第２図に示すように、蓋２０は基板１２に
対して比較的自由に動きうる。この蓋２０の動き
が自由であることは、エポキシ３０の流入を阻止
することによつて設けた間隙領域によつて利用可
能な空間ができたためである。これにより、蓋２
０のゆがみは最小限にとどめられる。
［発明の効果］ 以上のように、この発明によれば、エポキシ３
０の流入の阻止手段を設けることにより、隙間３
４を保つことができ、従つてこの隙間３４の存在
により蓋２０が自由に伸縮できることから、温度
変化によりグリース２６Ａを介してチツプに強い
応力が加えることがなくなり、よつて球状のハン
ダのひび割れによる断線を防止できるという効果
がある。
【図面の簡単な説明】
第１図は、本発明に基づく阻止手段を設けたパ
ツケージの部分断面図、第２図は、本発明に基づ
く阻止手段を使用した場合におけるパツケージの
蓋の伸縮状態を示す図、第３図は、従来のモジユ
ールにおける蓋の伸縮状態を示す図、第４，５図
は、従来のパツケージの構成を示す断面側面図、
第６図は、第４，５図の構成の底面図である。

Claims (1)

  1. 【特許請求の範囲】 １ 裏面と端面とを有する基板と、 内壁を有し、上記基板上面を覆うように且つ該
    内壁と上記基板の端面との間で隙間を設定するよ
    うに配置された蓋と、 上記基板の裏面に設けられたシール材と、 上記シール材が上記隙間に流入するのを防止す
    るように配置した阻止手段、 とを具備する電子部品のパツケージ。 ２ 上記阻止手段は、上記基板の端面と上記蓋の
    内壁とにそれぞれ接着固定されたポリイミドテー
    プである特許請求の範囲第１項に記載の電子部品
    のパツケージ。 ３ 上記基板の上面と上記蓋との間には熱放散手
    段が配置されてなる特許請求の範囲第１項または
    ２項に記載の電子部品のパツケージ。 ４ 上記熱放射手段は伝熱グリースである特許請
    求の範囲第３項に記載の電子部品のパツケージ。 ５ 上記シール材はエポキシ樹脂である特許請求
    の範囲第１項、２項または３項に記載の電子部品
    のパツケージ。
JP60002274A 1984-04-10 1985-01-11 電子部品のパツケ−ジ Granted JPS60214545A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US598631 1984-04-10
US06/598,631 US4514752A (en) 1984-04-10 1984-04-10 Displacement compensating module

Publications (2)

Publication Number Publication Date
JPS60214545A JPS60214545A (ja) 1985-10-26
JPH0326541B2 true JPH0326541B2 (ja) 1991-04-11

Family

ID=24396340

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60002274A Granted JPS60214545A (ja) 1984-04-10 1985-01-11 電子部品のパツケ−ジ

Country Status (4)

Country Link
US (1) US4514752A (ja)
EP (1) EP0159472B1 (ja)
JP (1) JPS60214545A (ja)
DE (1) DE3578267D1 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62194693A (ja) * 1986-02-12 1987-08-27 信越ポリマ−株式会社 基板付き電気電子部品
JPS62244139A (ja) * 1986-04-17 1987-10-24 Citizen Watch Co Ltd 樹脂封止型ピングリツドアレイ及びその製造方法
US4935581A (en) * 1986-04-17 1990-06-19 Citizen Watch Co., Ltd. Pin grid array package
US5144412A (en) * 1987-02-19 1992-09-01 Olin Corporation Process for manufacturing plastic pin grid arrays and the product produced thereby
JPH079953B2 (ja) * 1988-04-13 1995-02-01 株式会社東芝 半導体装置の製造方法
US4910867A (en) * 1988-05-27 1990-03-27 Amp Incorporated Method of forming a sealed electrical connector
US5175613A (en) * 1991-01-18 1992-12-29 Digital Equipment Corporation Package for EMI, ESD, thermal, and mechanical shock protection of circuit chips
US5218759A (en) * 1991-03-18 1993-06-15 Motorola, Inc. Method of making a transfer molded semiconductor device
JPH07109867B2 (ja) * 1991-04-15 1995-11-22 インターナショナル・ビジネス・マシーンズ・コーポレイション 半導体チツプの冷却構造
CH683212A5 (de) * 1992-03-10 1994-01-31 Frama Ag Elektronischer Festspeicher.
US5268814A (en) * 1992-05-20 1993-12-07 International Business Machines Corporation Module packaging
US5285559A (en) * 1992-09-10 1994-02-15 Sundstrand Corporation Method and apparatus for isolating electronic boards from shock and thermal environments
US6262477B1 (en) 1993-03-19 2001-07-17 Advanced Interconnect Technologies Ball grid array electronic package
US5410806A (en) * 1993-09-15 1995-05-02 Lsi Logic Corporation Method for fabricating conductive epoxy grid array semiconductors packages
US5441684A (en) * 1993-09-24 1995-08-15 Vlsi Technology, Inc. Method of forming molded plastic packages with integrated heat sinks
US5734201A (en) * 1993-11-09 1998-03-31 Motorola, Inc. Low profile semiconductor device with like-sized chip and mounting substrate
DE4427309C2 (de) * 1994-08-02 1999-12-02 Ibm Herstellung eines Trägerelementmoduls zum Einbau in Chipkarten oder andere Datenträgerkarten
JP3004578B2 (ja) * 1995-05-12 2000-01-31 財団法人工業技術研究院 熱放散増強のための多熱導伝路とパッケージ統合性及び信頼性向上のための縁の周りを囲むキャップからなる集積回路パッケージ
US5985697A (en) * 1996-05-06 1999-11-16 Sun Microsystems, Inc. Method and apparatus for mounting an integrated circuit to a printed circuit board
US6016006A (en) * 1996-06-24 2000-01-18 Intel Corporation Thermal grease insertion and retention
US5990418A (en) * 1997-07-29 1999-11-23 International Business Machines Corporation Hermetic CBGA/CCGA structure with thermal paste cooling
US6448106B1 (en) * 1999-11-09 2002-09-10 Fujitsu Limited Modules with pins and methods for making modules with pins
US6559537B1 (en) * 2000-08-31 2003-05-06 Micron Technology, Inc. Ball grid array packages with thermally conductive containers

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE26899E (en) * 1963-08-08 1970-05-26 Encapsulation op electronic modules
GB1514595A (en) * 1975-03-03 1978-06-14 Hughes Aircraft Co Package for hermetically sealing electronic circuits
US4233620A (en) * 1979-02-27 1980-11-11 International Business Machines Corporation Sealing of integrated circuit modules
US4312116A (en) * 1980-04-14 1982-01-26 International Business Machines Corporation Method of sealing an electronic module in a cap
US4374080A (en) * 1981-01-13 1983-02-15 Indy Electronics, Inc. Method and apparatus for encapsulation casting
JPS5941857A (ja) * 1982-08-31 1984-03-08 Mitsubishi Electric Corp 半導体モジユ−ル装置

Also Published As

Publication number Publication date
DE3578267D1 (de) 1990-07-19
EP0159472A3 (en) 1987-04-29
EP0159472B1 (en) 1990-06-13
JPS60214545A (ja) 1985-10-26
US4514752A (en) 1985-04-30
EP0159472A2 (en) 1985-10-30

Similar Documents

Publication Publication Date Title
JPH0326541B2 (ja)
KR100320983B1 (ko) 칩조립체및직접적인개방열전도성경로의제공방법
KR100222157B1 (ko) 반도체 패키지
US5491362A (en) Package structure having accessible chip
US4703339A (en) Package having a heat sink suitable for a ceramic substrate
US5604376A (en) Paddleless molded plastic semiconductor chip package
US5218229A (en) Inset die lead frame configuration lead frame for a semiconductor device having means for improved busing and die-lead frame attachment
JPH08124967A (ja) 半導体装置
US5652184A (en) Method of manufacturing a thin semiconductor package having many pins and likely to dissipate heat
JPH04326557A (ja) 半導体チツプの冷却構造
JPS6148945A (ja) ハイプリツドｉｃモジユ−ル
EP0690499A2 (en) Paddleless molded plastic semiconductor chip package
JPH0487354A (ja) 半導体装置
JPH0658939B2 (ja) 半導体装置
JP2868868B2 (ja) 半導体装置
JPS60226149A (ja) ヒ−トシンク付セラミツクパツケ−ジ
JPH0778910A (ja) 半導体装置
JP2871987B2 (ja) 半導体記憶装置
KR100475340B1 (ko) 리드온칩패키지
JP2704085B2 (ja) 半導体装置
JPH0370163A (ja) 半導体装置
JPH05275578A (ja) 半導体装置
JPS63164346A (ja) 混成集積回路
JPS61125142A (ja) 電子装置
JPS61269352A (ja) 半導体装置