JPS60226149A - ヒ−トシンク付セラミツクパツケ−ジ - Google Patents
ヒ−トシンク付セラミツクパツケ−ジInfo
- Publication number
- JPS60226149A JPS60226149A JP8200584A JP8200584A JPS60226149A JP S60226149 A JPS60226149 A JP S60226149A JP 8200584 A JP8200584 A JP 8200584A JP 8200584 A JP8200584 A JP 8200584A JP S60226149 A JPS60226149 A JP S60226149A
- Authority
- JP
- Japan
- Prior art keywords
- heat sink
- chip
- ceramic
- loading part
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 28
- 239000000463 material Substances 0.000 claims abstract description 18
- SBYXRAKIOMOBFF-UHFFFAOYSA-N copper tungsten Chemical compound [Cu].[W] SBYXRAKIOMOBFF-UHFFFAOYSA-N 0.000 claims abstract description 8
- 238000005336 cracking Methods 0.000 abstract description 4
- 238000000034 method Methods 0.000 abstract description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 21
- 239000004065 semiconductor Substances 0.000 description 6
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 230000008646 thermal stress Effects 0.000 description 4
- 229920005989 resin Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 238000001816 cooling Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はＩＣチップやＬＳＩチップなどのチップを搭載
するヒートシンク付セラミックパッケージに関するもの
である。
するヒートシンク付セラミックパッケージに関するもの
である。
高度な半導体素子技術は理論素子から理解されるように
、ゲート当たりのスピード、電力積が逐次減少している
と共に、微細加工技術の発達により、ゲート当たりの占
有面積も次第に減少している。このため、半導体チップ
は高速化ならびに高集積化される傾向にある。一方、こ
の半導体チップを保護し、信頼性を向上させるパッケー
ジは半導体チップのボンディング技術などを考慮して実
装の領域へと発展してきている。これに伴い、近年のコ
ンピュータ装置などにおいては、装置の処理性能や信頼
性の向上などのためにＬＳＩ化された半導体素子や高密
度でかつ小型化されたＬＳＩチップ搭載用の各種セラミ
ックパッケージが次第に採り入れられるようになってき
た。
、ゲート当たりのスピード、電力積が逐次減少している
と共に、微細加工技術の発達により、ゲート当たりの占
有面積も次第に減少している。このため、半導体チップ
は高速化ならびに高集積化される傾向にある。一方、こ
の半導体チップを保護し、信頼性を向上させるパッケー
ジは半導体チップのボンディング技術などを考慮して実
装の領域へと発展してきている。これに伴い、近年のコ
ンピュータ装置などにおいては、装置の処理性能や信頼
性の向上などのためにＬＳＩ化された半導体素子や高密
度でかつ小型化されたＬＳＩチップ搭載用の各種セラミ
ックパッケージが次第に採り入れられるようになってき
た。
ところで、このように素子の高集積化の度合が大きくな
ると、半導体チップの消費電力も増大することになる。
ると、半導体チップの消費電力も増大することになる。
そのため、消費電力の大きなＬＳＩチップはセラミック
などの熱伝導度の高いプラグインパッケージに搭載し、
さらにカードあるいはボードなどに実装することでＬＳ
Ｉチップの熱を放熱するようにしているが、カードやボ
ードのみによる放熱では当然ＬＳＩチップの冷却に対し
て限界がある。
などの熱伝導度の高いプラグインパッケージに搭載し、
さらにカードあるいはボードなどに実装することでＬＳ
Ｉチップの熱を放熱するようにしているが、カードやボ
ードのみによる放熱では当然ＬＳＩチップの冷却に対し
て限界がある。
そこで、前述の高速でかつ高集積化されたＬＳＩチップ
を搭載する従来のセラミックパッケージにおいては、Ｌ
ＳＩチップからの放熱に対し冷却の観点から、放熱効率
の高いアルミニウムや銅の材料からなるヒートシンクを
、ＬＳＩチップの固着面と対向する反対側の面に熱伝導
性の優れたハンダや接着材により、一体的に固着して放
熱させるようにしている。
を搭載する従来のセラミックパッケージにおいては、Ｌ
ＳＩチップからの放熱に対し冷却の観点から、放熱効率
の高いアルミニウムや銅の材料からなるヒートシンクを
、ＬＳＩチップの固着面と対向する反対側の面に熱伝導
性の優れたハンダや接着材により、一体的に固着して放
熱させるようにしている。
しかしながら、このような材料からなるヒートシンクを
用いたこの種従来のヒートシンク付セラミックパッケー
ジにおいては、ヒートシンクの線膨張係数がセラミック
板のアルミナセラミックの約２．５〜３．５倍と大きな
ため、熱応力に対して、ヒートシンクの剥離やセラミッ
ク板の亀裂などヒートシンク固着部における破壊現象が
しばしば発生するという不具合があった。
用いたこの種従来のヒートシンク付セラミックパッケー
ジにおいては、ヒートシンクの線膨張係数がセラミック
板のアルミナセラミックの約２．５〜３．５倍と大きな
ため、熱応力に対して、ヒートシンクの剥離やセラミッ
ク板の亀裂などヒートシンク固着部における破壊現象が
しばしば発生するという不具合があった。
本発明はこのような事情に鑑みなされたもので、一方の
面にチップを搭載する搭載部を有し、この面に入出力端
子およびこれら入出力端子と前記チップとを接続する接
続パッドが設けられたセラミック板の他方の面に銅タン
グステン材からなるヒートシンクを接合するというきわ
めて簡単な構成により、ヒートシンクの剥離やセラミッ
ク板の亀裂を防止することができるヒートシンク付セラ
ミックパッケージを提供するものである。以下、その構
成等を図に示す実施例により詳細に説明する。
面にチップを搭載する搭載部を有し、この面に入出力端
子およびこれら入出力端子と前記チップとを接続する接
続パッドが設けられたセラミック板の他方の面に銅タン
グステン材からなるヒートシンクを接合するというきわ
めて簡単な構成により、ヒートシンクの剥離やセラミッ
ク板の亀裂を防止することができるヒートシンク付セラ
ミックパッケージを提供するものである。以下、その構
成等を図に示す実施例により詳細に説明する。
第１図は本発明に係るヒートシンク付セラミックパッケ
ージを示す断面図で、同図において、符号１で示すもの
はヒートシンク付セラミックパッケージを示し、このヒ
ートシンク付セラミックパッケージ１は、平板状に形成
された熱伝導度の高いセラミック板としてのアルミナセ
ラミック平板２やこのアルミナセラミック平板２に接合
されたヒートシンク３などから構成されている。アルミ
ナセラミック平板２の一方の面である下面の略中央部に
は、チップを収納した状態に搭載する断面凸字状に凹陥
された搭載部４が設けられている。
ージを示す断面図で、同図において、符号１で示すもの
はヒートシンク付セラミックパッケージを示し、このヒ
ートシンク付セラミックパッケージ１は、平板状に形成
された熱伝導度の高いセラミック板としてのアルミナセ
ラミック平板２やこのアルミナセラミック平板２に接合
されたヒートシンク３などから構成されている。アルミ
ナセラミック平板２の一方の面である下面の略中央部に
は、チップを収納した状態に搭載する断面凸字状に凹陥
された搭載部４が設けられている。
換言すればこの搭載部４はチップをヒートシンク３に近
接させるように、他の部分よりも薄肉に形成されている
。５は前記搭載部４に搭載されたチップをカードやボー
ドに接続するための複数個の入出力端子で、この入出力
端子５は前記アルミナセラミック平板２の下面周縁部に
立設されている。
接させるように、他の部分よりも薄肉に形成されている
。５は前記搭載部４に搭載されたチップをカードやボー
ドに接続するための複数個の入出力端子で、この入出力
端子５は前記アルミナセラミック平板２の下面周縁部に
立設されている。
前記搭載部４の周縁部には入出力端子５とチップとを接
続する接続パッド６が設けられており、この接続パッド
６と前記入出力端子５とはアルミナセラミック平板２の
表面あるいは内層を通じて電気的に接続されている。
続する接続パッド６が設けられており、この接続パッド
６と前記入出力端子５とはアルミナセラミック平板２の
表面あるいは内層を通じて電気的に接続されている。
前記ヒートシンク３は底面がアルミナセラミック平板２
の他方の面である上面よりも小さく形成されており、こ
の上面のチップが搭載される搭載部４に対応した位置に
、ヒートシンク固着材７で固着することにより一体的に
接合されている。このヒートシンク３はアルミナセラミ
ック平板２と略同等な線膨張係数を有する銅タングステ
ン材料からなり、放熱フィンが上方に突出された断面く
し形状に形成されている。前記ヒートシンク固着材７と
しては例えばエポキシ樹脂接着材など、良好な熱伝導性
を有する材料を用いることができる。
の他方の面である上面よりも小さく形成されており、こ
の上面のチップが搭載される搭載部４に対応した位置に
、ヒートシンク固着材７で固着することにより一体的に
接合されている。このヒートシンク３はアルミナセラミ
ック平板２と略同等な線膨張係数を有する銅タングステ
ン材料からなり、放熱フィンが上方に突出された断面く
し形状に形成されている。前記ヒートシンク固着材７と
しては例えばエポキシ樹脂接着材など、良好な熱伝導性
を有する材料を用いることができる。
すなわち、本実施例においては、アルミナセラミツク平
板２上面のヒートシンク３の接合部にヒートシンク固着
材７としての前記エポキシ樹脂接着材を塗布した後に、
本発明の要部となる銅タングステン材からなるヒートシ
ンク３をアルミナセラミック平板２の上面略中央部に載
置して約１５０℃前後の温度で樹脂乾燥することにより
固着し、アルミナセラミック平板２に接合された状態に
設けている。
板２上面のヒートシンク３の接合部にヒートシンク固着
材７としての前記エポキシ樹脂接着材を塗布した後に、
本発明の要部となる銅タングステン材からなるヒートシ
ンク３をアルミナセラミック平板２の上面略中央部に載
置して約１５０℃前後の温度で樹脂乾燥することにより
固着し、アルミナセラミック平板２に接合された状態に
設けている。
このように構成されたヒートシンク付セラミックパッケ
ージにおいては、第２図にＬＳＩチップが搭載された状
態を示すように、チップとしてのＬＳＩチップ８を搭載
部４に収納された状態に搭載し、カードやボードなどへ
の実装に用いられる。
ージにおいては、第２図にＬＳＩチップが搭載された状
態を示すように、チップとしてのＬＳＩチップ８を搭載
部４に収納された状態に搭載し、カードやボードなどへ
の実装に用いられる。
前記ＬＳＩチップ８は樹脂接着材などのＬＳＩチップ固
着材９によってアルミナセラミック平板２に接合され、
このＬＳＩチップ８の端子部はワイヤなどの配線部材１
０で、入出力端子５に接続された接続パッド６に接続さ
れている。
着材９によってアルミナセラミック平板２に接合され、
このＬＳＩチップ８の端子部はワイヤなどの配線部材１
０で、入出力端子５に接続された接続パッド６に接続さ
れている。
そして、ＬＳＩチップ８で発生した熱量は、アルミナセ
ラミック平板２の薄肉部を通過し、ヒートシンク固着材
７を介してヒートシンク３に伝達され、ヒートシンク３
の表面から熱放散されるため、ＬＳＩチップ８の内部温
度が上昇するのを防止することができる。
ラミック平板２の薄肉部を通過し、ヒートシンク固着材
７を介してヒートシンク３に伝達され、ヒートシンク３
の表面から熱放散されるため、ＬＳＩチップ８の内部温
度が上昇するのを防止することができる。
このとき、アルミナセラミック平板２およびヒートシン
ク３も当然に温度上昇し、熱膨張することになるが、ヒ
ートシンク３は線膨張係数がアルミナセラミック平板２
の線膨張係数と略等しい銅タングステン材から形成され
ているため、アルミナセラミック平板２と同様に熱膨張
することができる。このため、これらアルミナセラミッ
ク平板２およびヒートシンク３の熱膨張量を略等しくす
ることができる。
ク３も当然に温度上昇し、熱膨張することになるが、ヒ
ートシンク３は線膨張係数がアルミナセラミック平板２
の線膨張係数と略等しい銅タングステン材から形成され
ているため、アルミナセラミック平板２と同様に熱膨張
することができる。このため、これらアルミナセラミッ
ク平板２およびヒートシンク３の熱膨張量を略等しくす
ることができる。
したがって、アルミナセラミック平板２およびヒートシ
ンク３に作用する熱膨張量の差による熱応力を従来に比
較してきわめて小さくすることができるから、この熱応
力によってヒートシンク３が剥離したり、アルミナセラ
ミック平板２に亀裂が生じたりするのを防止することが
できる。その結果、ヒートシンク付セラミックパッケー
ジに対する信頼性を向上させることができる。
ンク３に作用する熱膨張量の差による熱応力を従来に比
較してきわめて小さくすることができるから、この熱応
力によってヒートシンク３が剥離したり、アルミナセラ
ミック平板２に亀裂が生じたりするのを防止することが
できる。その結果、ヒートシンク付セラミックパッケー
ジに対する信頼性を向上させることができる。
なお、上記実施例においては、ヒートシンク３を樹脂材
を用いてアルミナセラミック平板２に接合した例につい
て説明したが、本発明はこれに限定されるものではなく
、例えばろう材を用いたろう付により溶着してもよいの
は勿論である。この場合、ヒートシンク３の取付面に前
記ろう付を可能にする適合材料の金属をあらかじめ設け
ておけばよく、周知の厚膜印刷焼成法やスパツタリング
、メッキ法などにより設けることができる。また搭載部
４を凹陥させこの搭載部４に対応するようにヒートシン
ク３を固着しているが、平滑に形成された平面状の搭載
部４であってもチップを搭載できるのはいうまでな（、
ヒートシンク３の大きさは搭載するチップの発熱量によ
って適宜変更することができる。
を用いてアルミナセラミック平板２に接合した例につい
て説明したが、本発明はこれに限定されるものではなく
、例えばろう材を用いたろう付により溶着してもよいの
は勿論である。この場合、ヒートシンク３の取付面に前
記ろう付を可能にする適合材料の金属をあらかじめ設け
ておけばよく、周知の厚膜印刷焼成法やスパツタリング
、メッキ法などにより設けることができる。また搭載部
４を凹陥させこの搭載部４に対応するようにヒートシン
ク３を固着しているが、平滑に形成された平面状の搭載
部４であってもチップを搭載できるのはいうまでな（、
ヒートシンク３の大きさは搭載するチップの発熱量によ
って適宜変更することができる。
以上説明したように本発明によれば、一方の面にチップ
を搭載する搭載部を有し、この面に入出力端子およびこ
れら入出力端子と前記チップとを接続する接続パッドが
設けられたセラミック板の他方の面に銅タングステン材
からなるヒートシンクを接合したから、セラミック板の
線膨張係数とヒートシンクの線熱膨張係数とを略等しく
することができる。
を搭載する搭載部を有し、この面に入出力端子およびこ
れら入出力端子と前記チップとを接続する接続パッドが
設けられたセラミック板の他方の面に銅タングステン材
からなるヒートシンクを接合したから、セラミック板の
線膨張係数とヒートシンクの線熱膨張係数とを略等しく
することができる。
したがってこれら両部材の熱膨張量を略等しくし、部材
間に作用する熱応力をきわめて小さくすることができる
から、ヒートシンクが剥離したり、セラミック板に亀裂
が生じたりするのを防止することができるという効果が
ある。
間に作用する熱応力をきわめて小さくすることができる
から、ヒートシンクが剥離したり、セラミック板に亀裂
が生じたりするのを防止することができるという効果が
ある。
第１図は本発明に係るヒートシンク付セラミックパッケ
ージを示す断面図、第２図は同しくＬＳＩチップが搭載
されたヒートシンク付セラミックパッケージを示す断面
図である。 ２・・・・アルミナセラミック平板、３・・・・ヒート
シンク、４・・・・搭載部、５・・・・入出力端子、６
・・・・接続パッド、８・・・・ＬＳＩチップ。 特許出願人 日本電気株式会社 代理人 山川政権（ほか２名）
ージを示す断面図、第２図は同しくＬＳＩチップが搭載
されたヒートシンク付セラミックパッケージを示す断面
図である。 ２・・・・アルミナセラミック平板、３・・・・ヒート
シンク、４・・・・搭載部、５・・・・入出力端子、６
・・・・接続パッド、８・・・・ＬＳＩチップ。 特許出願人 日本電気株式会社 代理人 山川政権（ほか２名）
Claims (1)
- 一方の面にチップを搭載する搭載部を有し、この面に複
数個の入出力端子およびこれら入出力端子と前記チップ
とを接続する接続パッドが設けられたセラミック板を備
え、このセラミック板の他方の面に銅タングステン材か
らなるヒートシンクを接合したことを特徴とするヒート
シンク付セラミックパッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8200584A JPS60226149A (ja) | 1984-04-25 | 1984-04-25 | ヒ−トシンク付セラミツクパツケ−ジ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8200584A JPS60226149A (ja) | 1984-04-25 | 1984-04-25 | ヒ−トシンク付セラミツクパツケ−ジ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60226149A true JPS60226149A (ja) | 1985-11-11 |
Family
ID=13762407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8200584A Pending JPS60226149A (ja) | 1984-04-25 | 1984-04-25 | ヒ−トシンク付セラミツクパツケ−ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60226149A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0236553A (ja) * | 1988-07-26 | 1990-02-06 | Sumitomo Electric Ind Ltd | 半導体装置用部品間の接続構造 |
| WO2015067441A1 (de) * | 2013-11-07 | 2015-05-14 | Heraeus Deutschland GmbH & Co. KG | Halbleitermodul mit einer einen halbleiterbaustein bedeckenden umhüllungsmasse aus zement |
| WO2015193035A1 (de) * | 2014-06-18 | 2015-12-23 | Heraeus Deutschland GmbH & Co. KG | Halbleitermodul mit einer mindestens einen halbleiterbaustein bedeckenden umhüllungsmasse |
| US10679978B2 (en) | 2017-04-13 | 2020-06-09 | Infineon Technologies Ag | Chip module with spatially limited thermally conductive mounting body |
-
1984
- 1984-04-25 JP JP8200584A patent/JPS60226149A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0236553A (ja) * | 1988-07-26 | 1990-02-06 | Sumitomo Electric Ind Ltd | 半導体装置用部品間の接続構造 |
| WO2015067441A1 (de) * | 2013-11-07 | 2015-05-14 | Heraeus Deutschland GmbH & Co. KG | Halbleitermodul mit einer einen halbleiterbaustein bedeckenden umhüllungsmasse aus zement |
| US10685894B2 (en) | 2013-11-07 | 2020-06-16 | Heraeus Deutschland GmbH & Co. KG | Semi-conductor module with an encapsulating cement mass that covers a semi-conductor component |
| WO2015193035A1 (de) * | 2014-06-18 | 2015-12-23 | Heraeus Deutschland GmbH & Co. KG | Halbleitermodul mit einer mindestens einen halbleiterbaustein bedeckenden umhüllungsmasse |
| EP2958139A1 (de) * | 2014-06-18 | 2015-12-23 | Heraeus Deutschland GmbH & Co. KG | Halbleitermodul mit einer mindestens einen Halbleiterbaustein bedeckenden Umhüllungsmasse |
| US10593608B2 (en) | 2014-06-18 | 2020-03-17 | Heraeus Deutschland GmbH & Co. KG | Semiconductor module comprising an encapsulating compound that covers at least one semiconductor component |
| US10679978B2 (en) | 2017-04-13 | 2020-06-09 | Infineon Technologies Ag | Chip module with spatially limited thermally conductive mounting body |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2818390B2 (ja) | 電子モジュール | |
| US5777847A (en) | Multichip module having a cover wtih support pillar | |
| JP2974552B2 (ja) | 半導体装置 | |
| US4698662A (en) | Multichip thin film module | |
| KR100269528B1 (ko) | 고성능 멀티 칩 모듈 패키지 | |
| US4703339A (en) | Package having a heat sink suitable for a ceramic substrate | |
| KR960012647B1 (ko) | 반도체장치 및 그 제조방법 | |
| JPS6376444A (ja) | チツプキヤリア | |
| JPH02276264A (ja) | ヒートシンク付セラミックパッケージ | |
| JPS60226149A (ja) | ヒ−トシンク付セラミツクパツケ−ジ | |
| JPS6161449A (ja) | マルチチップ集積回路パッケ−ジ | |
| JP2961976B2 (ja) | ヒートシンク付半導体パッケージ | |
| JP2718203B2 (ja) | ヒートシンク付セラミックパッケージ | |
| JPH07235633A (ja) | マルチチップモジュール | |
| JP3022738B2 (ja) | マルチチップモジュール | |
| JPH04269855A (ja) | ヒートシンク付半導体パッケージ | |
| JPS6184043A (ja) | プラグインパツケ−ジ | |
| JPH0574985A (ja) | 半導体素子の実装構造 | |
| JPH05343606A (ja) | マルチチップモジュール | |
| JPH0333074Y2 (ja) | ||
| JPS6217871B2 (ja) | ||
| JPH02291154A (ja) | ヒートシンク付セラミックパッケージ | |
| JPH04267547A (ja) | ヒートシンク付半導体パッケージ | |
| JPH07183433A (ja) | 半導体デバイス | |
| JPH06125037A (ja) | 半導体装置 |