[go: up one dir, main page]

KR100269528B1 - 고성능 멀티 칩 모듈 패키지 - Google Patents

고성능 멀티 칩 모듈 패키지 Download PDF

Info

Publication number
KR100269528B1
KR100269528B1 KR1019970030722A KR19970030722A KR100269528B1 KR 100269528 B1 KR100269528 B1 KR 100269528B1 KR 1019970030722 A KR1019970030722 A KR 1019970030722A KR 19970030722 A KR19970030722 A KR 19970030722A KR 100269528 B1 KR100269528 B1 KR 100269528B1
Authority
KR
South Korea
Prior art keywords
chip
substrate
heat sink
integrated circuit
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019970030722A
Other languages
English (en)
Other versions
KR19980032206A (ko
Inventor
데니스 에프 클로처
글렌 지 데브스
피트 엠 엘레니어스
죠셉 제이 리소스키
죠셉 엠 설리반
Original Assignee
포만 제프리 엘
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포만 제프리 엘, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 포만 제프리 엘
Publication of KR19980032206A publication Critical patent/KR19980032206A/ko
Application granted granted Critical
Publication of KR100269528B1 publication Critical patent/KR100269528B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0655—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Combinations Of Printed Boards (AREA)
  • Wire Bonding (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

히트 싱크를 기판으로서 사용하는 고성능 저가격의 멀티 칩 모듈 패키지가 제공되며, 박막 배선 기법(thin film wiring techniques) 또는 다층 배선 기법(multilayered wiring technique)에 의해 모듈의 표면상의 칩을 상호접속하고, 솔더 컬럼 그리드 어레이(solder column grid array) 또는 솔더 볼 그리드 어레이(solder ball grid array)에 의해 다음 레벨의 패키지(인쇄 회로 기판)에 대한 상호접속을 행한다. 컬럼 또는 볼은 인쇄 회로 기판과 모듈 사이에 공간을 형성하여 칩이 이 공간에 위치하게 하고, 또한 요구되는 상호접속 밀도를 제공한다.

Description

고성능 멀티 칩 모듈 패키지{HIGH PERFORMANCE, LOW COST MULTI-CHIP MODULE PACKAGE}
본 발명은 반도체 칩 패키지에 관한 것으로서, 보다 구체적으로는 멀티 칩 패키지(multi-chip package)에 관한 것이고, 또 패키지내의 칩을 박막 또는 내부 기판 배선을 사용하여 상호접속하는 것에 관한 것이다.
반도체 패키지 산업에서는 고성능, 저가격 및 작은 크기의 멀티 칩 모듈 패키지 기술(multi-chip module packaging technology)이 필요하다. 실리콘 기판상의 유기 칩 캐리어, 세라믹 칩 캐리어 또는 실리콘 칩과 같은 현재의 해결책은 모두 (다음 레벨에 대한 상호접속이 주변부 둘레에 있고 많은 공간을 차지하는 장방형의 편평한 팩(quad flat pack)에서와 같은) 작은 크기 또는 제한된 열 용량(고전력 칩을 차게 유지할 수 있는 능력)과 관련된 한계를 가지거나, 또는 (별도의 베이스 또는 보강재, 덮개(lid), 커버(cover) 및 히트 싱크(heat sink)를 갖는) 복잡한 고가의 조립 과정을 수반하거나, 또는 모든 3가지 요인의 조합을 갖는다.
종래의 모듈 패키지가 도 1에 도시되어 있는데, 여기서 멀티 칩의 "칩업(chip up)" 패키지의 단면이 도시되어 있으며, 이 패키지 중 단 하나의 칩만이 도시되어 있다. 내부 또는 표면 배선(일체형 배선)을 갖는 유기 또는 세라믹 기판(1)은 실리콘 칩(2)을 갖는 것으로 도시되어 있다. 덮개 또는 오버몰드(overmold)(3)는 기판(1)과 칩(2)을 덮는다. 열 접착제(4)는 주조 또는 압출된 알루미늄의 히트 싱크(5)를 덮개(3)에 고정시킨다. 칩(2)으로부터 덮개(3)로의 열전달은 칩(2)과 덮개(3) 사이의 열 그리스(thermal grease)(7)에 의해서 촉진될 수도 있다. 기판(1) 밑에는 상호접속 핀(6)이 존재한다. 변형예로, 컬럼(column) 또는 볼(도시되지 않됨)을 핀 대신에 사용할 수 있다. 이 패키지는 기판/칩 캐리어, 덮개 및 히트 싱크로 된 3개의 부품에 의한 비교적 복잡한 조립 공정을 갖는다.
도 2는 종래 기술에 또한 공지된 공동 다운 모듈 패키지(cavity down module package)를 도시한 것이다. 하향 공동(13)은 기판(11)의 개구부내에 형성된다. 양호한 열전도율을 가진 슬러그(slug)(14)가 기판내에 몰딩되며, 또 공동(13)의 폭에 걸쳐서 형성되는 것으로 도시되어 있다. 열 접착제(12)의 반대 측면상의 슬러그(14)에 칩(15)이 부착된다. 덮개 또는 오버몰드(16)는 공동의 길이에 걸쳐 있고, 공동의 양측면상에서 기판(11)에 부착된다. 상호접속 핀(17)은 도 1에서 설명한 "칩업" 패키지에서 처럼 기판의 바닥 부분에 부착된다. 주조 또는 압출된 알루미늄의 히트 싱크(18)는 히트 싱크 접착제(12)를 사용하여 기판(11)의 대향 측면상에 부착된다. 이 패키지 또한 기판/칩 캐리어, 덮개, 히트 슬러그(heat slug) 및 히트 싱크와 같은 다수의 부품에 의한 비교적 복잡한 조립 공정을 수반한다.
도 3a, 도 3b 및 도 3c는 종래 기술에 공지된 실리콘 멀티 칩 모듈상의 실리콘의 평면도, 정면도 및 측면도를 각각 도시한 것이다. 칩(21)은 실리콘 기판(22)에 와이어 본딩(wire bonding) 되거나 또는 플립 칩 본딩(flip-chip bonding)된다. 실리콘 기판은 그것의 상부 표면(23)상에 박막 배선 회로를 구비한다. 칩은 이 박막 배선 회로에 접속되며, 또 박막 배선 회로는 칩을 상호접속한다. 다음 레벨의 조립체에 접속될 회로는 실리콘 기판의 주변부에 라우팅된(routed) 다음에, 와이어 본드(24)에 의해서 장방형의 편평한 팩(26)(도 3c에 도시됨)과 같은 주변 표면 장착 접점(perimeter surface mount contacts) 또는 핀(27)(도 3b에 도시됨)을 구비한 보강재/캐리어 베이스(25)에 부착된다. 전체 패키지는 그다음 덮개(28)로 덮을 수도 있으며, 요구하는 경우에는 히트 싱크(29)로 덮을 수도 있다. 열 그리스(30) 또한 열 경로를 증진시키도록 사용될 수도 있다.
이 패키지는 다수의 부품에 의한 복잡한 조립 공정을 수반할 뿐만 아니라 다음 단계의 조립에서 많은 공간을 차지하기도 한다. 본 말명의 목적은 현재 기술의 열성능 및 전기적 성능을 유지하면서, 소형의 크기 및 저가격을 제공하는 모듈 패키지 설계를 제공하는 것이다.
기판으로서 작용하기도 하는 히트 싱크상에 와이어 본딩 기법을 사용하는 단일 칩 모듈이 개발된 바 있다. 이에 대해서는, 예를 들면 아이비엠 기술 공개 공보(IBM Technical Disclosure bulletin) 1989년 4월 제 31 권 제 11 호를 참조하기 바란다. 이 기법은 칩간 배선(interchip wiring)을 구현하는 방법을 개시하고 있지 않으므로 멀티 칩 모듈에는 적용될 수 없다. 핀을 사용하면 멀티 칩 제조에 사용되는 것과 같은 조밀한 상호접속 구조체(dense interconnect structure)를 용이하게 형성할 수 없다. 이 기법은 또한 플립 칩 및 박막 상호접속 기술을 사용하지 않는다.
따라서, 종래 기술의 히트 싱크의 효율을 개선하고, 비용을 최소로 하며, 다양한 칩 상호접속 기술을 수용할 수 있는 멀티 칩 모듈 구조체가 필요하다.
따라서, 본 발명의 목적은 다수의 고밀도 칩용 저비용, 고성능(열 및 전기적 성능) 패키지를 형성하는 패키징 기술을 제공하는 것이다.
본 발명의 다른 목적은 현재 기술에 비해서 제조하기가 간단하며(제조 단계가 감소되고 부품의 수가 적음), 크기를 소형화할 수 있는 패키징 기술을 제공하는 것이다.
본 발명에 따르면, 종래의 히트 싱크를 칩 캐리어 패키지로서 처리할 수 있는 능력과, 현재 산업 표준 실행의 비용, 크기 또는 성능에 어긋나지 않고 통상의 표면 장착가능한 모듈을 다음 단계의 조립 공정에 제공할 수 있는 능력이 제공된다. 베이스 기판은 히트 싱크 및 기판으로서 모두 작용할 수 있는 주조 또는 몰딩된 알루미늄 질화물, 실리콘 탄화물, 또는 다른 재료의 히트 싱크/보강재이다. 다음 레벨의 패키지에 대한 상호접속은 솔더 볼(solder ball) 또는 솔더 컬럼(solder column)에 의해 이루어진다. 칩 상호접속은 골드 범핑 와이어/탭 본드 칩(gold bumped wire/tap bond chips)에 대해 솔더 볼 또는 컬럼 상호접속(column interconnect) 또는 열 압축 본딩(thermal compression bonding) 또는 솔더 공정에 의한 와이어 본드 또는 플립 칩을 통해 이루어지며, 그에 따라 플립 칩 및 와이어/탭 칩이 고가의 재분배 없이 및 와이어 본드/탭 칩에 대한 플립 칩 범핑(flip-chip bumping) 없이 동일한 기판상에 있게 하는 것이 가능하다. 골드 범프(gold bump)는 열 압축에 의해 기판에 접착되거나 또는 이것에 유리하게 솔더로 접합된다. 모듈상의 칩간의 상호접속과 입력/출력 상호접속부(솔더 볼 또는 컬럼)에 대한 상호접속은 히트 싱크/기판의 상부 표면상에 배치된 박막 배선(thin film wiring)에 의해 이루어지거나 또는 히트 싱크/기판의 상부층내에 적층된 멀티 레벨 세라믹 배선(multi-level ceramic wiring)에 의해 이루어진다. 모듈의 회로/칩 측면은 에폭시 또는 이와 유사한 재료로 보호된다. 이 구조체에 있어서, 부품의 수 및 이들 부품의 조립체는 매우 단순화된다.
변형예는 일치된 열 팽창 계수를 갖는 히트 싱크/보강재에 접착된 실리콘, 다이아몬드, 알루미늄 또는 다른 적절한 기판 재료상에 박막의 베이스 기판을 갖는 것이다. 상호접속은 베이스 기판이 히트 싱크/보강재인 경우와 마찬가지로 동일하게 이루어진다. 이 구조체에 있어서, 부품의 수가 적어지고, 조립 공정이 단순화 되며, 결과적으로 모듈이 보다 작아진다.
본 발명의 전술한 목적과 다른 목적, 특징 및 이점들은 첨부된 도면을 참조하여 본 발명의 바람직한 실시예의 상세한 설명으로부터 명확하게 이해될 것이다.
도 1은 종래 기술에 공지된 것과 같은 칩업 기판(chip up substrate)의 단면도,
도 2는 종래 기술에 공지된 것과 같은 공동 다운 기판(cavity down substrate)의 단면도,
도 3a, 3b 및 3c는 각각 종래 기술에 공지된 것과 같은 실리콘 멀티 칩 모듈상의 실리콘의 평면도, 정면도 및 측면도,
도 4는 본 발명의 구조체의 단면도,
도 5는 본 발명의 구조체의 저면도.
도면의 주요 부분에 대한 부호의 설명
1, 11, 22 : 기판 3, 28 : 덮개
5, 18 : 히트 싱크 6, 17 : 상호접속 핀
15, 21, 43 : 칩 41 : 히트 싱크/기판
도면, 특히 도 4를 참조하면, 본 발명의 구조체의 단면도가 도시되어 있다. 주조 또는 압출된 알루미늄 또는 다른 적절한 재료의 히트 싱크(41)는 또한 기판으로서 작용한다. 상호접속 배선은 히트 싱크/기판(41)의 하부 표면(42)상에 존재한다. 다중 칩(43)은 플립 칩, 솔더 볼 또는 골드 범프 상호접속부 또는 다이 본딩/와이어 본딩(die bonding/wire bonding)에 의해서 히트 싱크/기판(41)상에 직접 장착된다. 솔더 상호접속부(44)(솔더 컬럼, 솔더 볼 또는 골드 범프)의 어레이는 히트 싱크/기판(41)과 다음 레벨의 패키지(인쇄 회로 기판, 도시되지 않됨) 사이에 공간을 형성하도록 칩(43)을 둘러싸는 히트 싱크/기판(41)의 같은 측면에 부착되며, 그리고 다음 레벨의 패키지에 대한 상호접속부로서 작용한다.
도 5는 도 4에 도시된 것과 동일한 멀티 칩 구조체의 저면도를 도시한 것이다. 이 도면은 히트 싱크/기판에 부착된 여러 크기의 칩(43)을 보다 명확하게 도시하고 있다. 접착을 강화하고 칩을 보호하도록 요구되는 경우에는 언더필(underfill) 또는 플라스틱을 사용할 수도 있다.
종래 기술과 본 발명에 있어서, 칩은 하기의 산업 표준 옵션에 따라 다음 레벨의 패키지에 부착되고, 전기적으로 상호접속된다.
와이어 본드칩의 "배면(backside)"은 다이 본드 접착제(die bond adhesive) 또는 금속(예를 들면, 솔더) 접속부를 사용하여 기판에 접착된다. 그다음 전기적 상호 접속은 칩상의 패드와 기판상의 패드간에 골드 또는 알루미늄의 작은 와이어를 본딩하는 것에 의해서 이루어진다. 기판상의 패드는 회로를 통해 다른 칩에 접속된다. 모듈상의 배선은 칩상의 상호접속 회로와 유사하게, 층들 사이에 절연체를 갖는 다중 층으로 기판상에 직접 부착되거나 또는 "전사술(decal)"로서 기판에 전사되는 인쇄 회로 카드 또는 다중층 세라믹 기판 또는 박막상에서 발견되는 것과 같은 표면 및/또는 내부 배선일 수도 있다. 다음 레벨의 패키지에 대한 상호접속부는 패키지 또는 핀의 측면으로부터 연장된 표면 장착 탭(tab)이거나, 또는 바람직한 실시예에 있어서 패키지의 하부상에 어레이 포맷으로 되어 있는 솔더 볼 또는 솔더 컬럼일 수도 있다.
플립 칩(flip chip)
플립 칩은 일반적으로, 칩의 회로 측면을 가로질러 있거나 또는 칩의 회로 측면의 주변부 둘레에 소정의 패턴으로 있는 작은 패드의 어레이를 갖는다. 이들 패드에는 상호접속 "볼(ball)"이 부착된다. 이들 볼은 솔더, 골드 또는 다른 재료로 제조될 수도 있다. 기판은 대응하는 세트의 패드를 구비하며, 이 대응하는 세트의 패드에는 칩이 배치되고, 이어서 솔더, 열 본딩 또는 접착제를 사용하여 부착된다. 칩이 부착되는 기판상의 패드는 상호접속되며, 전술한 와이어 본드 공정과 유사한 방식으로 다음 레벨의 패키지에 접속된다.
실리콘(또는 알루미늄이나 다이아몬드와 같은 다른 기판 재료) 멀티 칩 모듈 패키지상의 진보된 실리콘에 의해서, 칩은 기판에 다이 본딩/와이어 본딩되거나, 또는 플립 칩 부착되며, 칩들 사이에 상호 접속되고, 전술한 바와 같은 박막 배선을 통해서 다음 레벨의 상호접속부에 접속된다. 실리콘, 다이아몬드, 알루미늄 또는 다른 기판은 기계적 강도가 부족하기 때문에, 이들은 통상적으로 에지 탭 또는 핀에 의해 다음 패키지 레벨에 기계적 향상(mechanical enhancement) 및 상호접속을 제공하는 세라믹 캐리어 또는 인터포우저(interposer)에 접착된다. 칩을 갖는 기판을 캐리어에 전기적으로 접속하기 위해서, 기판상의 패드와 캐리어상의 패드 사이에 주변 와이어 본딩이 수행된다. 그다음 기판/캐리어 조립체는 일반적으로 덮개로 덮으며, 요구하는 경우에는, 덮개에 부가되는 히트 싱크로 덮는다(도 4 참조).
전술한 패키지는 기판과 캐리어 주변의 와이어 본딩 작업에 대한 필요성을 배제하게 되는데, 그 이유는 칩 둘레의 기판에 직접 부착된 솔더 볼 또는 솔더 컬럼이 이러한 기능을 제공하기 때문이다. 또한, 덮개와 히트 싱크의 조립 작업도 배제되는데, 그 이유는 칩이 기판상에 바로 있는 에폭시 또는 플라스틱 캡슐밀봉에 의해 보호될 수 있고(이것은 칩이 기판과 다음 레벨의 조립체 사이에 존재하고, 인쇄 회로 카드가 처리 손상에 노출되지 않기 때문에 가능하다), 또한 상술한 보강재/캐리어가 히트 싱크로 되기 때문이다.
모든 경우에 있어서, 칩들은 다음 레벨에 대한 상호접속부와 동일한 측면상의 기판/칩 캐리어상에 장착될 것이기 때문에, 이들 칩은 칩 캐리어와 인쇄 회로 카드 사이에 위치할 것이다. 향상된 열성능이 요구된다면, 열 경로가 금속 "스프링" 또는 열 전도성 탄성중합체(elastomer) 또는 다른 공지된 열 향상 기법에 의해 (플립 칩 기술에서 처럼) 칩의 배면과 인쇄 회로 카드 사이에 제공될 수 있다.
본 발명의 독특한 특징은 칩 대 칩 및 입력/출력 상호접속부에 대한 박막 배선과 함께 다음 레벨의 조립체에 대한 솔더 컬럼 또는 솔더 볼의 상호접속을 조합하는데 있다. 이것은 단일 패키지 요소로서 히트 싱크의 사용을 가능하게 한다. 변형예로, 본 발명은 주조 또는 몰딩된 알루미늄 질화물, 몰딩, 주조 또는 압출된 히트 싱크에 적층된 다층 세라믹 기판, 또는 세라믹, 알루미늄 또는 다른 적절한 재료, 적절한 히트 싱크 재료에 적층된 실리콘, 다이아몬드 또는 다른 적절한 재료(이것에 제한되는 것은 아님)를 포함하는 다른 히트 싱크 재료의 사용을 허용한다.
이러한 조합은 유일하고 비용이 저렴하며 크기가 작은 고성능 멀티 칩 모듈 패키지를 제공함과 아울러 전자 패키지 산업을 망라하여 높은 요구에 대한 잠재성을 제공한다.
지금까지 본 발명은 바람직한 실시예의 견지에서 설명되었지만, 당업자라면 첨부된 특허 청구 범위의 정신 및 범위내에서 본 발명을 수정하여 실시할 수 있음을 이해할 것이다.
본 발명의 멀티 칩 모듈 패키지는, 히트 싱크를 기판으로서 사용하는 것에 의해, 제조 공정이 단순해지고, 제조 비용이 감소되고, 크기가 소형화되며, 또한 고성능화된 패키지를 실현할 수 있다.

Claims (3)

  1. 고성능 멀티 칩 모듈 패키지(high performance multi-chpi module package)에 있어서,
    ① 열 분산 표면(heat dissipation surface) 및 칩 캐리어 표면(chip carrier surface)을 갖는 히트 싱크(heat sink)와,
    ② 상기 히트 싱크의 상기 칩 캐리어 표면에 접착된 다수의 집적 회로 칩과,
    ③ 상기 칩 캐리어 표면상에 위치하고, 상기 다수의 집적 회로 칩들을 상호접속하며, 전자 회로(electronic circuitry) 및 상기 집적 회로 칩을 패키징(packaging)의 다음 레벨에 상호접속하는 상호접속 어레이에 상기 다수의 집적 회로 칩을 상호접속하는 전자 회로와,
    ④ 상기 히트 싱크의 상기 칩 캐리어 표면상의 상기 전자 회로에 접착되어, 상기 전자 회로 및 상기 집적 회로 칩을 패키징의 다음 레벨에 접속하며, 상기 다수의 집적 회로 칩 각각의 주변 근처에, 그리고 상기 다수의 집적 회로 칩의 인접한 집적 회로 칩들의 사이에 위치하는 상호접속 멤버(member)를 구비하는 상호접속 어레이를 포함하는 고성능 멀티 칩 모듈 패키지.
  2. 제 1 항에 있어서,
    상기 전자 회로는 다층(multilayer)인 고성능 멀티 칩 모듈 패키지.
  3. 제 1 항에 있어서,
    상기 상호접속 어레이의 상기 상호접속 멤버는 상기 히트 싱크의 상기 칩 캐리어 표면으로부터, 상기 집적 회로 칩보다 길게 확장되며, 그로 인해 패키징의 다음 레벨로부터 공간이 형성되도록 하는 고성능 멀티 칩 모듈 패키지.
KR1019970030722A 1996-10-17 1997-07-02 고성능 멀티 칩 모듈 패키지 Expired - Fee Related KR100269528B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/733,154 US5838545A (en) 1996-10-17 1996-10-17 High performance, low cost multi-chip modle package
US8/733,154 1996-10-17
US08/733,154 1996-10-17

Publications (2)

Publication Number Publication Date
KR19980032206A KR19980032206A (ko) 1998-07-25
KR100269528B1 true KR100269528B1 (ko) 2000-10-16

Family

ID=24946448

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970030722A Expired - Fee Related KR100269528B1 (ko) 1996-10-17 1997-07-02 고성능 멀티 칩 모듈 패키지

Country Status (6)

Country Link
US (1) US5838545A (ko)
KR (1) KR100269528B1 (ko)
CN (1) CN1092397C (ko)
MY (1) MY116972A (ko)
SG (1) SG66391A1 (ko)
TW (1) TW338839B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101089445B1 (ko) * 2006-06-16 2011-12-07 인텔 코오퍼레이션 스택 외부 측 상에 고전력 칩을 갖는 칩 스택

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6323549B1 (en) * 1996-08-29 2001-11-27 L. Pierre deRochemont Ceramic composite wiring structures for semiconductor devices and method of manufacture
JP3173410B2 (ja) * 1997-03-14 2001-06-04 松下電器産業株式会社 パッケージ基板およびその製造方法
US6105851A (en) * 1998-08-07 2000-08-22 Unisys Corp Method of casting I/O columns on an electronic component with a high yield
US6329713B1 (en) * 1998-10-21 2001-12-11 International Business Machines Corporation Integrated circuit chip carrier assembly comprising a stiffener attached to a dielectric substrate
FR2789541B1 (fr) 1999-02-05 2001-03-16 Novatec Sa Soc Procede de realisation de modules electroniques a connecteur a billes ou a preformes integre brasables sur circuit imprime et dispositif de mise en oeuvre
US6882045B2 (en) * 1999-10-28 2005-04-19 Thomas J. Massingill Multi-chip module and method for forming and method for deplating defective capacitors
US20030202306A1 (en) * 2002-02-26 2003-10-30 International Rectifier Corporation Heat sink for semiconductor die employing phase change cooling
CN100401485C (zh) * 2002-06-26 2008-07-09 威宇科技测试封装有限公司 一种能提高多芯片封装合格率的封装方法
US7070341B2 (en) * 2002-10-02 2006-07-04 Emcore Corporation High-density fiber-optic module with multi-fold flexible circuit
FI20031341L (fi) 2003-09-18 2005-03-19 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
US7462942B2 (en) * 2003-10-09 2008-12-09 Advanpack Solutions Pte Ltd Die pillar structures and a method of their formation
FI117814B (fi) * 2004-06-15 2007-02-28 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
US7434308B2 (en) * 2004-09-02 2008-10-14 International Business Machines Corporation Cooling of substrate using interposer channels
FI117369B (fi) * 2004-11-26 2006-09-15 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
JP2008544512A (ja) 2005-06-16 2008-12-04 イムベラ エレクトロニクス オサケユキチュア 回路基板構造体およびその製造方法
FI122128B (fi) * 2005-06-16 2011-08-31 Imbera Electronics Oy Menetelmä piirilevyrakenteen valmistamiseksi
FI119714B (fi) 2005-06-16 2009-02-13 Imbera Electronics Oy Piirilevyrakenne ja menetelmä piirilevyrakenteen valmistamiseksi
JP5309510B2 (ja) * 2007-09-13 2013-10-09 オムロン株式会社 発熱部を有する装置
KR200447795Y1 (ko) * 2008-10-31 2010-02-19 노상섭 차량용 보조발판
CN103081099A (zh) * 2010-08-27 2013-05-01 株式会社村田制作所 半导体装置
TWI446495B (zh) * 2011-01-19 2014-07-21 Subtron Technology Co Ltd 封裝載板及其製作方法
JP5747737B2 (ja) * 2011-08-26 2015-07-15 三菱電機株式会社 半導体装置とその製造方法
US9136236B2 (en) 2012-09-28 2015-09-15 Intel Corporation Localized high density substrate routing
US9190380B2 (en) 2012-12-06 2015-11-17 Intel Corporation High density substrate routing in BBUL package
US9349703B2 (en) * 2013-09-25 2016-05-24 Intel Corporation Method for making high density substrate interconnect using inkjet printing
US9159690B2 (en) 2013-09-25 2015-10-13 Intel Corporation Tall solders for through-mold interconnect
US10896861B2 (en) * 2019-04-22 2021-01-19 Raytheon Company Heterogeneous multi-layer MMIC assembly
CN110386586B (zh) * 2019-08-16 2025-02-07 中电科芯片技术(集团)有限公司 一种光电隔离通用片式can总线微系统封装结构
US20240038615A1 (en) * 2022-07-26 2024-02-01 Avago Technologies International Sales Pte. Limited Stress and warpage improvements for stiffener ring package with exposed die(s)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0613491A (ja) * 1992-03-11 1994-01-21 Toshiba Corp 多層配線基板

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA892844A (en) * 1970-08-14 1972-02-08 H. Hantusch Gerald Semiconductor heat sink
US4796077A (en) * 1986-08-13 1989-01-03 Hitachi, Ltd. Electrical insulating, sintered aluminum nitride body having a high thermal conductivity and process for preparing the same
US4989117A (en) * 1990-02-12 1991-01-29 Rogers Corporation Molded integrated circuit package incorporating thin decoupling capacitor
US5399903A (en) * 1990-08-15 1995-03-21 Lsi Logic Corporation Semiconductor device having an universal die size inner lead layout
US5198885A (en) * 1991-05-16 1993-03-30 Cts Corporation Ceramic base power package
EP0590804B1 (en) * 1992-09-03 1997-02-05 STMicroelectronics, Inc. Vertically isolated monolithic bipolar high-power transistor with top collector
US5371404A (en) * 1993-02-04 1994-12-06 Motorola, Inc. Thermally conductive integrated circuit package with radio frequency shielding
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US5602720A (en) * 1993-06-25 1997-02-11 Sumitomo Electric Industries, Ltd. Mounting structure for semiconductor device having low thermal resistance
US5675183A (en) * 1995-07-12 1997-10-07 Dell Usa Lp Hybrid multichip module and methods of fabricating same
US5587882A (en) * 1995-08-30 1996-12-24 Hewlett-Packard Company Thermal interface for a heat sink and a plurality of integrated circuits mounted on a substrate

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0613491A (ja) * 1992-03-11 1994-01-21 Toshiba Corp 多層配線基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101089445B1 (ko) * 2006-06-16 2011-12-07 인텔 코오퍼레이션 스택 외부 측 상에 고전력 칩을 갖는 칩 스택

Also Published As

Publication number Publication date
US5838545A (en) 1998-11-17
TW338839B (en) 1998-08-21
HK1008616A1 (en) 1999-05-14
KR19980032206A (ko) 1998-07-25
SG66391A1 (en) 1999-07-20
CN1180927A (zh) 1998-05-06
MY116972A (en) 2004-04-30
CN1092397C (zh) 2002-10-09

Similar Documents

Publication Publication Date Title
KR100269528B1 (ko) 고성능 멀티 칩 모듈 패키지
US6326696B1 (en) Electronic package with interconnected chips
JP3895880B2 (ja) サーマルビアを備えたキャビティダウンｉｃパッケージ構造
US5646828A (en) Thin packaging of multi-chip modules with enhanced thermal/power management
US6265771B1 (en) Dual chip with heat sink
US6437990B1 (en) Multi-chip ball grid array IC packages
US6229216B1 (en) Silicon interposer and multi-chip-module (MCM) with through substrate vias
US6525942B2 (en) Heat dissipation ball grid array package
USRE42653E1 (en) Semiconductor package with heat dissipating structure
US5734201A (en) Low profile semiconductor device with like-sized chip and mounting substrate
US6380048B1 (en) Die paddle enhancement for exposed pad in semiconductor packaging
US7112882B2 (en) Structures and methods for heat dissipation of semiconductor integrated circuits
US5705851A (en) Thermal ball lead integrated package
US7145225B2 (en) Interposer configured to reduce the profiles of semiconductor device assemblies and packages including the same and methods
JP3239909B2 (ja) 積層可能な三次元マルチチップ半導体デバイスとその製法
US5598031A (en) Electrically and thermally enhanced package using a separate silicon substrate
US6657311B1 (en) Heat dissipating flip-chip ball grid array
US5684330A (en) Chip-sized package having metal circuit substrate
US7122904B2 (en) Semiconductor packaging device and manufacture thereof
US20040217485A1 (en) Stacked flip chip package
KR20000005670A (ko) 칩-온-칩패키지및그제조방법
JPH08213506A (ja) 低プロファイル・ボール・グリッド・アレイ半導体パッケージおよびその製造方法
US6501164B1 (en) Multi-chip semiconductor package with heat dissipating structure
US6294838B1 (en) Multi-chip stacked package
KR100357803B1 (ko) 다중 칩 패키지 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19970702

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19970821

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19970702

Comment text: Patent Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19991211

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20000612

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20000721

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20000722

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee