[go: up one dir, main page]

JPH03116204A - シーケンス表示装置 - Google Patents

シーケンス表示装置

Info

Publication number
JPH03116204A
JPH03116204A JP2228144A JP22814490A JPH03116204A JP H03116204 A JPH03116204 A JP H03116204A JP 2228144 A JP2228144 A JP 2228144A JP 22814490 A JP22814490 A JP 22814490A JP H03116204 A JPH03116204 A JP H03116204A
Authority
JP
Japan
Prior art keywords
sequence
program
storage
sheet
words
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2228144A
Other languages
English (en)
Inventor
Sadao Yanagida
柳田 貞雄
Shigeru Shibata
茂 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Industry and Control Solutions Co Ltd
Original Assignee
Hitachi Engineering Co Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Engineering Co Ltd, Hitachi Ltd filed Critical Hitachi Engineering Co Ltd
Priority to JP2228144A priority Critical patent/JPH03116204A/ja
Publication of JPH03116204A publication Critical patent/JPH03116204A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Programmable Controllers (AREA)
  • Testing And Monitoring For Control Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、シーケンス制御装置のシーケンスプログラム
をロジックシンボルと結線からなるシーケンス図形とし
て自動的に画面表示するシーケンス表示装置に係り、特
に、シーケンス図形がCRTの複数画面にわたるような
場合の画面区分を適切に管理できるシーケンス表示装置
に関する。
〔従来の技術〕
従来のシーケンス制御装置として、リレーシンボルによ
る表示装置がある。このリレーシンボルによるCRT表
示は、シーケンスが比較的簡単な場合は適する。最近シ
ーケンス制御装置のシーケンスは、制御の高自動化につ
れ、ますます複雑となり、従来のリレーシンボルでシー
ケンスを表現することは、困難になってきた。そのため
、AND。
OR等のロジックシンボルでシーケンスを表現するのが
一般となってきた。この場合、従来のリレーシンボル表
示を、ロジックシンボル表示とするのでは、その間の変
換を要し、甚だ不便である。
また、シーケンスの複雑化によって、シーケンスプログ
ラムが大規模化し、A3サイズの手書きシーケンス図面
にして百枚近くに及ぶことも多く、これを画面表示する
場合には多数の画面に分割表示することが必要になる。
〔発明が解決しようとする課題〕
本発明は、上記の従来技術の制約を無くし、シーケンス
制御装置のメモリ内に格納されたプログラム順序に従い
、各プログラムをロジックシンボルで表示し、かつ、各
ロジックシンボル間を自動結線してシーケンス図形をC
RT画面上に表示するシーケンス表示装置に関し、その
目的とするところは、新しくプログラムを作成するとき
、所定の記憶容量単位に記憶領域を区分してプログラム
を分割記憶させ、プログラムの修正時には当該記憶領域
の容量が自動的に変更されるシーケンス表示装置を提供
することにある。
〔課題を解決するための手段〕
本発明は、シーケンス制御のための演算処理を行うシー
ケンスプログラムを論理演算シンボルと結線からなるシ
ーケンス図形として表示装置に画面表示するシーケンス
表示装置において、論理演算の命令を示すコードと該論
理演算に対する入力信号のアドレスからなる前記シーケ
ンスプログラムを記憶する記憶手段と、該記憶手段を所
定の記憶容量単位に複数の記憶領域に区分し、該複数の
記憶領域に前記シーケンスプログラムを分割記憶させる
記憶制御手段を具備し、該記憶制御手段は、前記記憶領
域に記憶されているシーケンスプログラムが変更されそ
のプログラム語数が前記所定の記憶容量を超えるときは
、当該記憶領域に割り当てる記憶容量を増加させるよう
に制御することを特徴とする。
〔作用〕
本発明は以上のように構成されているので、新しくプロ
グラムを作成するとき、1画面または1図面相当の記憶
容量単位に記憶領域を区分してプログラムを分割記憶さ
せ、プログラムの修正時には当該記憶領域の容量が自動
的に変更される。したがってプログラムを修正するとき
、オペレ〜りは記憶領域の要領を意識する必要がないの
で操作が容易になる。
〔実施例〕
まず、本発明の構成の基礎となる表示装置を詳細に説明
する。第1図は、ロジックシーケンスの一例を示したも
のである。本シーケンスは、三つノ入力X0OI、X0
02(7)否定及びX0O3(7)ANDを演算させ、
その結果を一時記憶メモリM001に記憶させる。以下
同様にそのMOOIと入力X004(7)ORをMoO
2に記憶させ、MoO2と入力X0O5,X0O6のA
NDをYOOlに出力するシーケンスである。
第2図は、上述のシーケンスを実行するシーケンス制御
装置と、第1図のシーケンスをロジックシンボルで表示
するシーケンス表示装置の構成を示す。
まず、シーケンス制御装置3が第1図のシーケンスをど
のようにして行うかを第3図(A)CB)を併用して説
明する。
シーケンス制御装置3への人力X0OI、〜X0O6は
入力回路31に取込まれる。この入力信号は、主メモリ
33に格納されたシーケンスプログラムに従って制御回
路34で演算され、その結果はリフレッシュメモリであ
るアキュムレータ(ACC)35に一時記憶される。こ
のACC35の内容を内部−時記憶メモリ36に出力し
、記憶したり、出力回路32を介して出力リレーYOO
Iに出力する。ところで、第2図の主メモリ33に格納
されたシーケンスプログラムは、第3図(A)に示すよ
うに命令コードとアドレスから構成される。
まずプログラムNα■で入力X0OIは命令コードIt
 S I+で取り込まれ、シーケンス制御表rIi3の
ACC35にセットされる。次にプログラムNa (、
@で制御回路34の働きによりそのACC35の値と入
力X0O2を取込んだ否定の値とのANDを命令コード
″/′″で論理演算し、その結果をACC35にセット
する。プログラムNα■では、上記ACC35の内容と
、入力X003のANDを命令コード′″*″で論理演
算し、その結果をACC35にセットする。次のプログ
ラムNα■では、ACC35の内容を命令コード゛′=
″で一時記憶メモリ36のアドレスMOOLにセットす
る。
次のプログラム■で一時記憶メモリ36のアドレスM0
01の内容を命令コードIt S I+でとり出し、A
CC35にセットする。次に■でACC35の値と入力
X0O4をとり込んだ値とのORを命令コードN + 
11で論理演算し、次に■で、この演算結果を一時記憶
メモリ36のアドレスM002にセットする。
以下同様にして、第3図(A)に示すプログラムに従っ
てシーケンス制御を行うが、このプログラムを通常のシ
ーケンス制御装置としてハード的に示すと第3図(B)
のようになる。これらのプログラムは、本発明の対象と
するシーケンス制御装置ではサイクリックに演算処理さ
れることによってシーケンス制御を行っている。
ここで、第3図で説明したプログラムの例の命令コード
の主なものを表にして示す。
以上の如くシーケンス演算処理される第1図に示すシー
ケンスを第2図に示すCRTI上にロジックシンボルで
表示するには次のようになされる。
本発明のシーケンス表示装置2のバッファメモリ24は
、シーケンス制御装置3の主メモリ33に格納される第
3図(A)に示すようなプログラムの作成時または画面
表示時に一時記憶するために用いられる。制御回路25
はシーケンス制御装置3の制御回路34と共同して、主
メモリ33からバッファメモリ24へのプログラムの転
送や、キーボードからのプログラムの作成、修正時に主
メモリ33へのプログラムの格納等を制御する。
また、制御口1fIK25は、シーケンスの作成、表示
などに際し操作するモードキーを含むキーボード27、
CRTに画面表示するためのCRT制御回路21、バッ
ファメモリ24に格納されたプログラムをロジックシン
ボルとその入出力に対応したプログラムに変換するため
の変換プログラムを収納するROM26、ロジックシン
ボル表示用に変換されたプログラムを収納するリフレッ
シュメモリ22、およびCRTにロジックシンボルを表
示するためのシンボルジェネレータ23の各々を制御す
るように構成されている。
次に、主メモリ33に格納された第3図(A)に示すプ
ログラムをCRTに表示する手順について、第4図を用
いて説明する。第13図に示すキーボード27に備えら
れた″回路読出″キー121がキーインされると、制御
回路25は制御回路35を介して主メモリ33に格納さ
れたプログラムをシーケンス表示装置2のバッファメモ
リ24に取り込む。ここに取込まれたプログラムは。
ROM26に格納された変換プログラムに従い、まずプ
ログラムの命令コードを解読し、u = n命令コード
を摘出する。次に“=″命令以前の# S I+命令の
摘出を行う0次に118 I+命令からKl = +j
命令までのステップ数と命令コードの解読を行い入力点
数とシンボル、およびアドレスの決定を行う。
この様子を第3図(A)、(B)を併用して説明する。
まずσ)の=”命令が摘出される。次に118 I+命
令は■にあり N SIIから′=”命令までのステッ
プ数は3ステツプであるので、入力点数は3人力である
ことがわかる。次に、命令コードであるが■の“/”は
ACCと入力の否定とのAND、■の“*”はACCと
入力のANDであるから、シンボルはANDであること
が判る。各アトL/Xは、入力がX0OI、X0O2,
X0O3、AND出力はMoolであることが判る。以
上で1論理素子のシンボルが決定された。
次に再び、上述と同手順で命令解読していくと、■に1
1 == u命令が摘出され■にIt S I+命令が
摘出される。“S”と“=”命令間は2ステツプで2人
力であること、命令コードが“十″は、ACCと入力と
のORであるから2人力ORシンボルで入力アドレスは
MOOL、X0O4、出力アドレスはYOo2であるこ
とが判る。次に、同様にして、3人力ANDシンボルで
、各入力はYOo2゜X0O5,X0Oe、出力アドレ
スはYoolであることが判る。
以上のようにしてロジックシンボル表示用に変換された
プログラムが決定されるとこれらロジックシンボルをC
RT上に表示することになる。
このロジックシンボルは、第5図(A)に示すように、
基本的な画素領域3個から構成される。
まずAND−MOOlがブ07り(X=3.Y=1.2
.3)に自動配置され、各人力X0OI。
X0O2,X0O3と自動結線される。次に。
OR−YOo2は、このORの第1入力がMOOIの出
力と直線となるようにブロック(5−2,3゜4)に自
動配置され、各入力MOOL、X0O4と自動結線され
る。次にAND−YOo、1は、第1人力M OO2が
YOo2の出力と直線となるように自動配置されようと
するが、そのようにすると、第2人力X0O5,X0O
6が結線不可となるので、ブロック(7−4,5,6)
  に自動配置さ九、各人力と自動結線さ才しる。
この詳細を第7図、第8図、第9図を用いて、具体的に
説明する。第7図に示すのがその基本的な考え方で、第
7図のステップ52,53.54について詳細に表わし
たものが第8図(A)。
(B)、(C)であり、第7図のステップ56゜57に
ついて、詳細に表わしたのが第9rgJ(A)。
(B)である、AND、OR等のロジックシンボルは第
8図の61.63.65に示す様に3人力を標準とする
場合2番目の入力信号線を基市点として、配置する位置
を決める。この基準点により決められたのが第8図の6
2.64.66のロジックシンボル基点である。これを
第5図(A)で説明する。
YOo2のORシンボルを例にとるとこのYOo2のO
RはMoolとX0O4の2人力のORの結果をYoo
lに出力するシーケンスである。MOO20Rシンボル
を配置する0ηの状態は、第5図(B)に示すように、
MOOIANDシンボルがブロック(3−1,2,3)
に配置済で。
第1図のCRTIに表示されている状態である。
YOo2の第1人力M001は第5図のブロック(4,
2)の位置に配置済であり、第2人力X0O4はCRT
Iの画面上に初めて表われる信号であるため第5図のブ
ロック(1,4)の入力信号領域に割当てる。入力信号
の位置が決定したので、第8図(B)の原理でMOO2
0Rシンボルの基点はブロック(5,2)と決定される
。次に、このブロックシンボル基点を中心とする第1図
のCRTIの画面上のある空間にAND、OR等のロジ
ックシンボルを配置できるかどうか調べる。ここでいう
配置w3状態とは、配置しようとするCRTl上のある
空間が、既に他のロジックシンボル又はロジックシンボ
ル間の配線等により使用されていない状態をいう。ロジ
ックシンボルが配置可能状態であれば、ロジックシンボ
ルの自動位置決定は終了となるが、配置不可能状態であ
れば第9図に示す様な順序で、ロジックシンボル位置を
補正してやる必要がある。第9図に示す様に補正の方法
は第9図のロジックシンボル基点SPを基に、基点Sに
対し右下方向(X線(+)方向、Y軸(−)方向)に、
波絞状にCRTlの画面上の未使用領域を捜す。ただし
ここでは自動配置をしやすくするために、AND、OR
等のロジックシンボルの入力数は、最大3人力迄と、制
限している。第5図(B)、(C)の場合は((C)は
MOO20Rシンボル配置後、(B)は配置前のCRT
Iの画面の状態である。)MOO20Rシンボルを配置
しようとする領域(5−2,3゜4)が未使用であるた
め、配置可能となり、第5図(C)の様にブロック(5
−2,3,4)配置される。次に第5図(C)にタイマ
ーシンボルToolを配置して第5図(D)に示すよう
なCRTIの状態を作る場合を説明する。Moolを入
力するとToolタイマーシンボルを配置しようとする
領域(5−2,3,4)が既にMOO20Rシンボルで
占有されているため、シンボル配置位置の補正が必要と
なる。そこで(5−2)をロジックシンボル基点SPと
し第9図の優先順位で、CRTIの未使用領域を捜すと
、(5−5゜6.7)の領域が選ばれる。ロジックシン
ボルの配置が決定すると、次に信号と信号間の結線を行
なう。第5図(D)の例では第5図(C)と(D)の間
に、第5図(E)の様な状態が存在する。第5図(E)
はToolタイマーシンボル位置決定後で、MOOLと
Toolが結線前の状態である。
信号間の結線は直線となるのを最優先とするから第5図
(D)のような表示ができる。
次に、このような配置優先順位と結線の考え方及び、入
力の配線を直線とする考え方からすれば入力X0o5.
X006とMoO2を入力とするYOOIアンドシンボ
ルは第5図(A)に示すようにブロック(7−4,5,
6)に配置される。
コノ場合、入力MOo2と、AND−YO()1(7)
結線が直線とならずに自動結線されるが、この様子につ
いて、第6図を用いて説明する。
まず第6図(1)に示すように同行、もしくは、同列で
2点間に何の障害もない時は、2点間は直線で接続され
る。第6図(2)のように2点が同行同列になく両点間
に障害がない時は、(1−1゜2−1.3−1.4−1
.2.3)と1曲りで接続される。第6図(3)のよう
に2点が同行同列になく斜線で示す位置に障害(他の表
示でそのブロックが占有されていること)がある場合、
3曲りまでで結線できるときは3曲りまでを、自動結線
する。しかし、例えば第6図(4)のように障害が斜線
に示す位置にあり、3曲り以1:、(本ケースでは4曲
すせねば結線できない)となる場合は、2点間の結線を
示す文字、例えばAで2点間が結線されることを表示す
るのみとし、結線はしない。
これは、100%結線しようとすると処理時間に多大の
時間を要するのを制限するのに有効である。
自動結線の詳細を第10図、第11図で具体的に説明す
る。第10図はできるだけ少い曲りで配線しようとする
考え方で、第11図(A)、(B)(C)、(D)はそ
の具体例である。第11図(A)、(B)は第10図の
ステップ72.73の具体例である。第11・図(A)
は、始点SPから終点EPまでのルートをY軸を固定し
、Y軸を■〜■のように右から左へ移動させ、結線可能
なルートを捜す方法である。第11図(B)は、逆に始
点SPから終点EPまでのルートをY軸を固定し、X軸
を■〜■のように下から上へ移動させ結線可能ルートを
捜す方法である。第11図(A)。
(B)の方法は具体例の1つであり第11図(A)。
(B)のどちらを優先して試行するか、又移動軸の方向
は、CRTIの画面の特性により任意に決定することが
可能である。第11図(C)、(D)は第10図のステ
ップ74の具体例である。第11図(C) 、  (D
)は各々第11図(A)。
(B)の移動軸■、■、■を基に、分岐ルートを作り出
し、配線可能ルートを捜す。第11図(C)の■、■、
■は第11図(A)の■の2曲りルートから5派生させ
たルートである。さらに、配線可能ルー1−の試行回数
を減少させるために、複数の試行ルートで、重複して使
用されるルートが、あることに着目しく第11図(A)
、(B)の3、第11図(C)、(D)の4.5.6の
ルート)、その重複して使用されるルートが、既に使用
済であれば、そのルートを含むルートの試行は行なわな
い。
本発明は、このようなシーケンス表示装置において、シ
ーケンスプログラムが大規模でそのシーケンス図形の表
示が複数画面にわたるような場合であっても、プログラ
ムの修正が容易なシーケンス表示装置を提供する。
従来のシーケンスの検索方式としては、主メモリ33の
番地指定方式と、出力を示すコード(例えばYOOI)
を指定する方式がある6しかし、前者方式は、修正する
シーケンスが主メモリ上のどの番地にあるかを意識する
必要があり、煩雑で間違いやすいという欠点があり、ま
た後者方式は、シーケンス修正時の主メモリ33に格納
されたシーケンスプログラムの再配置の回数が多いとい
う欠点がある。
本発明でシーケンスプログラムを新しく作る場合は、プ
ログラムを格納する記憶手段を所定容量の複数記憶領域
に区分しておき、該所定の容量の範囲でプログラムを分
割格納する。該所定容量は例えば、定形フォーマットで
A3用紙等に書かれる手書きシーケンス図面1枚分、あ
るいはCRTの1画面分に相当するプログラム語数とす
る。各記憶領域には対応する名称、例えば5HEETI
等と付し、画面検索時はこの名称により所望の画面を直
接指定して表示させる。さらに、プログラムの修正によ
って当該記憶領域のプログラム語数が増加した場合には
、当該領域の名称を維持したまま記憶容量を自動的に増
加させ、プログラムを再配置するように構成している。
これによって、オペレータはメモリ容量を意識すること
なく修正が可能になる。
本発明では、その−例を第12図に示すように、主メモ
リ33におけるプログラムの配置は所定の記憶容量、こ
の例では1シ一ト単位(手書き図面1枚分相当)に分割
され、1シートにはプログラム語数にして32語が割り
当てられている。1画面に表示されるシーケンス図形は
、例えば第5図(A)の画面では第3図(A)のように
11語であり、1シート内にまだかなりの未使用メモリ
を残している。この未使用メモリは少ないほうが望まし
いが、シーケンス画面の自動描画の方法で上述したよう
に、1論理シンボルとその入出力線からなる論理演算単
位を2画面に分けて表示されることはないから、各シー
トに配分されるプログラムは論理単位を維持したものと
なり、第15図のように未使用メモリの残る場合が通常
である。また、1シートを1両面相当のプログラム語数
とすれば、画面と図面が1対1に対応し、図面修正が確
実になり管理も容易になる。
さらに、大規模なシーケンスプログラムでは第12図の
BLOCK、l〜BLOCK、3に示すように、プログ
ラムをその機能等により数ブロックに分割してそれぞれ
にスペースをもたせ、プログラムの修正が他のブロック
を考慮することなく行えるようにしている。
次に第2図のキーボード27を操作して主メモリ33に
おけるプログラム配置をシート単位に分割する方法につ
いて説明する。第2図のキーボードの一例の詳細を第1
3図に示す。104は16進数字キー、105及び11
1〜130はシーケンス表示装置2の制御回路25が予
め用意されているプログラムに基づいて所定の機能を実
行するモードキーで、例えば105はデータの設定等の
処理を選択するキー、121は前述のように指定のプロ
グラムを読出してCRTにシーケンス画面を表示させる
ファンクションキーである。これらのキーを用いて第2
図の主メモリ33をシート単位に分割する方法を第14
図を用いて説明する。
まず■でシートサイズ変更キー116をキーインする。
次に主メモリ33をシート単位に分割する。
即ち、キー104により■で50を、■で5DOをキー
インする。これで主メモリ33の100番地から5DO
i地までをブロック1として、その中が50シートに分
割される。同様に、■で80を、■でDDOを、■で8
8を、■でEFOをキーインする。これで主メモリ33
は、5DO番地からDDO番地までをブロック2として
51シートから80シートまでの30シートに、DDO
番地からEFO番地までをブロック3として81シート
から88シートまでの8シートに、それぞれ分割される
。次に■でデータ設定終了キー105をキーインし、主
メモリ33のメモリ分割を終了する。
このようにして、シーケンスプログラムを格納する主メ
モリをシート単位に分割し、これ以後は、シーケンスの
作成及び修正は全てシート単位で行なわれる。即ち、1
シートに設定された語数の範囲内で作成されたプロフラ
ムが順次各シートに配置されるにの結果、第13図の回
路続出キー121とシート番号を入力すると、該シート
番号に対応するメモリ番地を検索して当該メモリのプロ
グラムがシーケンス表示装置のバッファメモリ24に転
送されてCRTに表示される。1シートの語数が1表示
画面の語数と等しくされているときは、画面を見ながら
その範囲内でキーボード27のロジックキー101等を
操作してプログラムの修正、追加が自由に行うことがで
きる。このようにして修正されたシーケンスプログラム
は回路書込キー113でバッファメモリ24から主メモ
リ33へ転送される。
1シー1−の語数は初期値として全て32語が割当てら
れるが、シーケンスの修正時に、1シートのサイズは1
6語を最小増減の単位として、自動的に増減する。第1
5図、第16図を用いてシーケンス修正時の主メモリ3
3上のシーケンスプログラムの再配置について説明する
。第15図は、シーケンス修正で、修正前のシートサイ
ズを越えない場合であり、2o2はシーケンス制御装置
主メモリ、(A)は修正前、(B)は修正後、211は
修正前のシート10の使用シーケンスプログラム、21
2は修正前のシート10の未使用メモリ、221は修正
後のシート1oの使用シーケンスプログラム、222は
修正後のシート10の未使用メモリを示す。この具体例
では、シート10は32語であり、修正前は使用シーケ
ンスプログラム211が22語、未使用メモリ212が
10語であったものが、シート10に対しシーケンス修
正後は語数が28語となった。シーケンス修正による使
用シーケンスプログラムの増加語数が6語と、シート内
未使用語数10語よりも小さいため、主メモリ33上の
シーケンスプログラムの再配置は、シート10の32語
のみである。第16図は、シーケンス修正で、修正前の
シートサイズを超える場合であり、(A)は修正前、(
B)は修正後、203はシーケンス制御装置主メモリ。
231は修正前のシート11の使用シーケンスプログラ
ム、232は修正前のシート11の未使用メモリ、24
1は修正後のシート11の使用シーケンスプログラム、
242は修正後のシート11の未使用メモリを示す。こ
の具体例では、シート11はシートサイズが32語で、
修正前は使用シーケンスプログラム231が30語、未
使用メモリ232が2語である。シート11に対しシー
ケンス修正を行なった後、使用シーケンスプログラム2
41の語数が40語となった。シーケンス修正により、
使用シーケンスプログラム語数が10語と、シート内未
使用語数であった2語よりも大きいため、シートサイズ
は自動的に16語の単位で増加し、48語となる。この
ためシート11以降のシートは全て、16語シフトダウ
ンされることになり、再配置の対象となる。ただし、こ
の再配置の対象となるシートは、第12図のブロック1
内のシートだけである。
〔発明の効果〕
本発明によれば、シーケンスの修正等で所定のシートの
所定容量を超える場合は特定の語数単位で当該シートが
自動的に増加される。従って、オペレータはシート容量
を意識することなくシーケンスの修正操作を容易に実施
できる効果がある。
しかも、シーケンスプログラムを記憶する領域を所定の
容量単位に区分し、この区分ごとにプログラムを分割記
憶しているので、所定容量を1図面または1画面相当と
することで1図面管理も確実に行える。
【図面の簡単な説明】
第1図は論理シンボル表示によるシーケンスの一例を示
す図、第2図は本発明が適用される表示装置の一例のブ
ロック構成図、第3図はシーケンスの説明図、第4図は
シーケンスをCRT表示する考え方を説明するフロー図
、第5図〜第11図は自動作画の考え方を説明する図、
第12図は本発明における主メモリのシート割付を説明
する図、第13図はシーケンス作成用の入力キーボード
の一例を示す図、第14図は本発明を適用すべきシート
登録の一例を示す図、第15図及び第16図はシーケン
ス修正時の主メモリ上シーケンスプログラム再配置を説
明する図である。

Claims (1)

  1. 【特許請求の範囲】 1、シーケンス制御のための演算処理を行うシーケンス
    プログラムを論理演算シンボルと結線からなるシーケン
    ス図形として表示装置に画面表示するシーケンス表示装
    置において、 論理演算の命令を示すコードと該論理演算に対する入力
    信号のアドレスからなる前記シーケンスプログラムを記
    憶する記憶手段と、 該記憶手段を所定の記憶容量単位に複数の記憶領域に区
    分し、該複数の記憶領域に前記シーケンスプログラムを
    分割記憶させる記憶制御手段を具備し、 該記憶制御手段は、前記記憶領域に記憶されているシー
    ケンスプログラムが変更されそのプログラム語数が前記
    所定の記憶容量を超えるときは、当該記憶領域に割り当
    てる記憶容量を増加させるように制御することを特徴と
    するシーケンス表示装置。
JP2228144A 1990-08-31 1990-08-31 シーケンス表示装置 Pending JPH03116204A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2228144A JPH03116204A (ja) 1990-08-31 1990-08-31 シーケンス表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2228144A JPH03116204A (ja) 1990-08-31 1990-08-31 シーケンス表示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP56110742A Division JPS5814209A (ja) 1981-07-17 1981-07-17 シ−ケンス表示装置

Publications (1)

Publication Number Publication Date
JPH03116204A true JPH03116204A (ja) 1991-05-17

Family

ID=16871917

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2228144A Pending JPH03116204A (ja) 1990-08-31 1990-08-31 シーケンス表示装置

Country Status (1)

Country Link
JP (1) JPH03116204A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8195911B2 (en) 2009-10-20 2012-06-05 Fanuc Ltd. Numerical controller capable of dividing and combining memory areas to store machining programs and binary data

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8195911B2 (en) 2009-10-20 2012-06-05 Fanuc Ltd. Numerical controller capable of dividing and combining memory areas to store machining programs and binary data

Similar Documents

Publication Publication Date Title
JPS6027964A (ja) メモリアクセス制御回路
JPH03116204A (ja) シーケンス表示装置
JP2951664B2 (ja) タッチパネル装置
JPH0410085B2 (ja)
JPH11212628A (ja) 制御システムの表示装置
JPS62182857A (ja) 入出力制御装置
JP3277715B2 (ja) 表示器のデータ作成方法
JP2776443B2 (ja) プログラマブルコントローラ
JPH01244502A (ja) Pcのプログラム表示方式
JPH07320032A (ja) 画像処理装置
JP2545530B2 (ja) 文書処理装置
JPH0221003B2 (ja)
JPS58176704A (ja) プログラマブル・コントロ−ラの回路図式プログラミング装置におけるアセンブル方式
JPS63311403A (ja) Pcの入出力信号処理方式
JPS59125408A (ja) コンピユ−タ・プログラムの自動作成装置
JPH04223522A (ja) マンマシンインタフェース装置
JPS62272739A (ja) 電子交換機等の局デ−タ設定装置
JPH05151228A (ja) 業務手順作図装置
JPS60100211A (ja) プログラマブルコントロ−ラ
JPS6297073A (ja) 画像表示装置のメモリアドレス変換方式
JPH0344347B2 (ja)
JPS61131046A (ja) 読み出し専用メモリ書き込み装置
JPH0769200B2 (ja) 産業用監視制御装置
JPS63284679A (ja) 図形要素連結図の接続線表示処理方式
JPH03102481A (ja) 図形表示装置