[go: up one dir, main page]

JPH0310222B2 - - Google Patents

Info

Publication number
JPH0310222B2
JPH0310222B2 JP59206930A JP20693084A JPH0310222B2 JP H0310222 B2 JPH0310222 B2 JP H0310222B2 JP 59206930 A JP59206930 A JP 59206930A JP 20693084 A JP20693084 A JP 20693084A JP H0310222 B2 JPH0310222 B2 JP H0310222B2
Authority
JP
Japan
Prior art keywords
layer
substrate
manufacturing
growth
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59206930A
Other languages
English (en)
Other versions
JPS6184827A (ja
Inventor
Mototaka Tanetani
Kaneki Matsui
Akihiro Matsumoto
Hiroshi Hayashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP59206930A priority Critical patent/JPS6184827A/ja
Priority to US06/781,707 priority patent/US4632709A/en
Priority to DE19853535046 priority patent/DE3535046A1/de
Priority to GB08524230A priority patent/GB2165093B/en
Publication of JPS6184827A publication Critical patent/JPS6184827A/ja
Publication of JPH0310222B2 publication Critical patent/JPH0310222B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02625—Liquid deposition using melted materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Semiconductor Lasers (AREA)
  • Recrystallisation Techniques (AREA)

Description

【発明の詳細な説明】 〈技術分野〉 本発明は、凹凸部にアルミニウムを含む化合物
半導体を用いることにより、その基板上に液相エ
ピタキシヤル成長を行う際、前記凹凸の形を維持
したまま成長できることを特徴とする半導体装置
の製造方法に関する。
〈従来の技術〉 光デバイスの開発とともに、Alを含む−
族化合物半導体、特に砒化ガリウム・アルミニウ
ム：AlxGa1−xAsを用いた液相エピタキシヤル
成長法が半導体レーザや発光ダイオードなどの製
作に広く応用されている。また、これらの素子で
は光や電流の制御のため、凹凸を設けた基板上に
液相エピタキシヤル成長が行われることが多く、
種々の構造が実現されてきた。
しかし、これらはいずれも凹凸付基板上に液相
エピタキシヤル成長を行う際に、これら凹凸の一
部が成長用溶液に逆溶解してしまうために、基板
に形成した凹凸の形が維持されない。例えば、第
４図ａ，ｂに半導体レーザの製造方法の一つを示
す。第４図ａは成長前の基板断面を示し、第４図
ｂは成長後のウエハ断面である。ｐ型GaAs基板
１上にｎ型GaAs狭さく層２を液相エピタキシヤ
ル法、分子線エピタキシヤル法、有機金属化学析
出法などで形成する。その後、ホトリソグラフイ
技術とエツチング技術を利用し、基板表面に溝を
形成する（これが第４図ａの状態である。）。続い
て、これを基板とし、ｐ型AlxGa1−xAsクラツ
ド層３、AlyGa1−yAs活性層４、ｎ型AlxGa1−
xAsクラツド層５、n+型GaAsキヤツプ層６を液
相エピタキシヤル法により連続成長させる。（た
だし０≦ｙ＜ｘ≦１）これが第４図ｂの状態であ
る。この第２回目の成長の際にエツチングにより
形成した溝の肩部などが、成長用溶液に逆溶解す
るために、溝幅が広がるとともに形が変化する。
この形状の変化により、電流注入幅や光学導波路
幅が変化するため、素子特性が大きく変化する。
そこで、制御性よく素子を作製するためには、第
２回目の成長時に基板が逆溶解しないようにする
ことが必要である。
〈発明の目的〉 本発明は上記の問題点を解決するためのもので
あり、基板上の凹凸を変形させることなく、液相
エピタキシヤル法による化合物半導体の成長を可
能にする半導体装置の製造方法を提供するもので
ある。
〈発明の構成〉 本発明はAlを含む化合物半導体の上にAlを含
まない化合物半導体薄膜を形成し、その表面に前
記Alを含む層に達するか、または貫通する凹凸
を設けたものを基板とするとともに、その上への
成長を行う際の溶液の過飽和度を前記Alを含む
層が逆溶解しないように選ぶことにより、設定し
た凹凸の変形なしでそれらの上にエピタキシヤル
層を成長させる工程を備えた半導体装置の製造方
法である。
〈実施例〉 第１図ａ，ｂ，ｃは、本発明の実施例を示す工
程図であり、半導体レーザの製作手順を表わすも
のである。まず、ｐ型〈100〉GaAs基板１１上
にｎ型AlzGa1−zAs狭さく層１２を0.7μｍ、ｎ型
またはｐ型GaAs保護層１３を0.1μｍ、液相エピ
タキシヤル法やその他を用いて連続成長させる。
このとき、第２回目の成長の過飽和度に応じてｎ
型狭さく層１２の混晶比：ｚを第２図の斜線で示
した領域に選ぶことにより逆溶解しないようにで
きる。本実施例においては、第２回目の成長の過
飽和度：ΔTを４度、ｎ型狭さく層１２の混晶
比：ｚを0.1に設定した。ここでΔT＝４度とした
のは、第２回目の成長時のｐ型クラツド層１４や
活性層１５の層厚を精度よく制御し、かつ均一な
ものを得ることが理由である（第１図ａ）。
次に、この第１図ａの状態にホトリソグラフイ
術とエツチングにより、結晶の〈01１〉方向に平
行な溝を形成する。このとき、溝の深さを約1.0μ
ｍとし、ｎ型狭さく層１２を貫通させ、ｐ型
GaAs基板１１に到達するようにした。（第１図
ｂ）この状態でAlを含む層で表面に露出してい
るのは溝の斜面部分だけであり、平坦な表面は酸
化から保護するために薄いGaAs層１３で覆われ
たままである。このGaAs層１３がない場合に
は、第２回目成長時の溶液と基板のぬれが悪くな
り、溝の周辺のみの部分的島状成長しか得られな
い。
その後、第１図ｂの状態のものを基板に用い
て、第２回目のレーザ・ダブル・ヘテロ構造の連
続成長を行う。第１図ｃは成長後の断面を示して
おり、各層１４〜１７は第４図ｂの３〜６と同じ
である。（ただし０＜ｚ＜ｙ＜ｘ≦１）このとき
の液相成長法の具体的手順を以下に述べる。ま
ず、各層の組成やキヤリア密度に合つた材料を計
量し、それらを通常のスライド・ボートに仕込
む。このボートを純化水素中に入れ、800℃で一
定時間放置することにより、全ての溶液を十分に
溶融させる。そして、ボートの温度を796℃まで
４度下ろすことにより溶液に過飽和度をもたせ、
前記の基板（第１図ｂ）と第１層目（ｐ型クラツ
ド層）成長用溶液を接触させる。このとき、溝の
斜面の成長速度が大きいために、溝周辺の〈100〉
面の溶液と接触する部分が逆溶解しやすい。しか
し、この場合には、ｎ型狭さく層１２はAl0.
1Ga0.9Asになつているので逆溶解はほとんど進ま
ない。結果として溝はｐ型クラツド層により埋め
込まれて表面は平坦になり、かつ溝の形はエツチ
ングで制御したままを保持できることを確認し
た。
以上の方法により発振波長780nmの半導体レー
ザを製作したところ、しきい値電流30mAの素子
が制御性よく得られた。
第３図ａ，ｂ，ｃに他の実施例の素子製作工程
を示す。この実施例では前述のものが１本の溝で
あつたのに対し、平行に複数本（ここでは３本）
の溝を有する構造である半導体レーザアレイ装置
を示している。図中の番号１１〜１７は前実施
例、第１図ａ，ｂ，ｃの１１〜１７と同じものを
示している。前実施例と同様に作製した第３図ａ
に示す基板１１に、幅4.2μｍ、ピツチ5.0μｍ、深
さ1.0μｍの溝を〈01１〉方向に３本平行に形成
し、続いて第２回目のレーザ用ダブルヘテロ構造
を成長した。この場合の成長条件も前実施例と同
じである。この素子の場合、１００に示したよう
に凸部が存在し、逆溶解された場合には、この２
カ所の凸部１００はなくなり、第２回目の成長後
は、幅15μｍの広い１つの溝となつてしまう。し
かし、本発明の適用により、これら凸部も溝の肩
部の形状も保持したままの半導体レーザアレイ装
置を得ることができた。この場合のしきい値電流
は95〜100mAとばらつきが少ない。かつ、３つ
の溝の形状がほとんど同じであるように制御しや
すいので、３本にわたつて均一な形状の半導体レ
ーザになつており、その遠視野像は半値全幅が約
3゜の鋭い１本のピークが観察され、各ストライプ
間での光波位相も同期していることがわかつた。
以上の実施例の他に次のような応用が考えられ
る。
１ ｐ，ｎ伝導型の全て逆の構造の素子。
２ 基板に凹凸をもつ、他の半導体レーザや半導
体素子。
３ 他のAlを含む化合物半導体を用いた素子。
〈発明の効果〉 以上のように、本発明はAlを含む化合物半導
体上にAlを含まない化合物半導体薄層を形成し、
その表面に前記Alを含む層に到達するか、また
は貫通する凹凸を設けたものを基板として用い、
その上に液相成長を行う際の溶液の過飽和度を前
記Alを含む層が逆溶解しないように選ぶことに
より、基板の凹凸を維持したままの状態の素子を
得ることができ、素子の内部構造の制御性が向上
し、歩留りを高くすることができる。
【図面の簡単な説明】
第１図ａ，ｂ，ｃは本発明の一実施例に係る製
造方法の工程図、第２図は逆溶解の有無の境界を
示すグラフ、第３図ａ，ｂ，ｃは他の実施例に係
る製造方法の工程図、第４図ａ，ｂは従来素子の
作製工程図である。 １，１１……ｐ型GaAs基板、２……ｎ型
GaAs狭さく層、１２……ｎ型AlzGa1−zAs狭さ
く層、１３……GaAs保護層、３，１４……ｐ型
AlxGa1−xAsクラツド層、４，１５……AlyGa1
−yAs活性層、５，１６……ｎ型AlxGa1−xAs
クラツド層、６，１７……n+型GaAsキヤツプ
層。

Claims (1)

  1. 【特許請求の範囲】 １ アルミニウムを含む化合物半導体からなる第
    １層表面にアルミニウムを含まない化合物半導体
    薄層を形成し、その表面に前記第１層に達するか
    または貫通する凹凸を設けた基板を用い、前記第
    １層が逆溶解しないだけの過飽和度をもつた溶液
    でエピタキシヤル成長を行うことを特徴とする半
    導体装置の製造方法。 ２ 前記特許請求の範囲第１項に記載の半導体装
    置の製造方法において、レーザ光発生時の活性領
    域となる第２層と、第２層の上下に位置しかつ第
    ２層より禁制帯幅の大きい互いに導伝形の異なる
    第３層、第４層をもち、前記第１層の禁制帯幅が
    前記第２層の禁制帯幅より小さいことを特徴とす
    る半導体装置の製造方法。 ３ 前記特許請求の範囲第１項に記載の半導体装
    置の製造方法において、前記基板上の凹部と凸部
    が平行に複数本配列された場所をもつことを特徴
    とする半導体装置の製造方法。 ４ 前記特許請求の範囲第２項に記載の半導体装
    置の製造方法において、前記基板上の凹部と凸部
    が平行に複数本配列された場所をもつことを特徴
    とする半導体装置の製造方法。
JP59206930A 1984-10-02 1984-10-02 半導体装置の製造方法 Granted JPS6184827A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP59206930A JPS6184827A (ja) 1984-10-02 1984-10-02 半導体装置の製造方法
US06/781,707 US4632709A (en) 1984-10-02 1985-09-30 Process for preventing melt-back in the production of aluminum-containing laser devices
DE19853535046 DE3535046A1 (de) 1984-10-02 1985-10-01 Verfahren zur herstellung von halbleiter-bauelementen
GB08524230A GB2165093B (en) 1984-10-02 1985-10-02 A process for the protection of semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59206930A JPS6184827A (ja) 1984-10-02 1984-10-02 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS6184827A JPS6184827A (ja) 1986-04-30
JPH0310222B2 true JPH0310222B2 (ja) 1991-02-13

Family

ID=16531405

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59206930A Granted JPS6184827A (ja) 1984-10-02 1984-10-02 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US4632709A (ja)
JP (1) JPS6184827A (ja)
DE (1) DE3535046A1 (ja)
GB (1) GB2165093B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60192380A (ja) * 1984-03-13 1985-09-30 Mitsubishi Electric Corp 半導体レ−ザ装置
JPS61163689A (ja) * 1985-01-14 1986-07-24 Sharp Corp 半導体装置の製造方法
JPH07183618A (ja) * 1993-12-22 1995-07-21 Ricoh Co Ltd 半導体レーザ装置、半導体レーザ装置製造方法並びに集積型半導体レーザ装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57143822A (en) * 1981-02-27 1982-09-06 Nec Corp Method for growth of pluralistically mixed crystal semiconductor

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4028146A (en) * 1975-03-11 1977-06-07 Bell Telephone Laboratories, Incorporated LPE Technique for fabricating tapered optical couplers
US4110133A (en) * 1976-04-29 1978-08-29 The Post Office Growth of semiconductor compounds by liquid phase epitaxy
US4099999A (en) * 1977-06-13 1978-07-11 Xerox Corporation Method of making etched-striped substrate planar laser
DE2757470A1 (de) * 1977-12-22 1979-07-05 Siemens Ag Verfahren zum herstellen einer halbleiteranordnung
US4371968A (en) * 1981-07-01 1983-02-01 The United States Of America As Represented By The Secretary Of The Army Monolithic injection laser arrays formed by crystal regrowth techniques
FR2525033B1 (fr) * 1982-04-08 1986-01-17 Bouadma Noureddine Laser a semi-conducteur a plusieurs longueurs d'onde independantes et son procede de realisation
US4509996A (en) * 1982-11-05 1985-04-09 International Standard Electric Corporation Injection laser manufacture
EP0124051B1 (en) * 1983-04-27 1990-12-12 Kabushiki Kaisha Toshiba Semiconductor laser
US4547396A (en) * 1983-06-17 1985-10-15 Rca Corporation Method of making a laser array
JPS607720A (ja) * 1983-06-28 1985-01-16 Nec Corp エピタキシヤル成長方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57143822A (en) * 1981-02-27 1982-09-06 Nec Corp Method for growth of pluralistically mixed crystal semiconductor

Also Published As

Publication number Publication date
GB2165093B (en) 1988-10-26
US4632709A (en) 1986-12-30
GB2165093A (en) 1986-04-03
JPS6184827A (ja) 1986-04-30
GB8524230D0 (en) 1985-11-06
DE3535046A1 (de) 1986-04-03
DE3535046C2 (ja) 1989-08-10

Similar Documents

Publication Publication Date Title
US4468850A (en) GaInAsP/InP Double-heterostructure lasers
US4215319A (en) Single filament semiconductor laser
EP0227783B1 (en) A method of manufacturing optical semiconductor structures
US4347486A (en) Single filament semiconductor laser with large emitting area
KR910008439B1 (ko) 매립형 레이저 다이오드의 제조방법
JPH0310222B2 (ja)
GB2027261A (en) Semiconductor laser
JPS63178574A (ja) 半導体レ−ザ装置の製造方法
GB2062949A (en) Single filament semiconductor laser with large emitting area
JPS60100489A (ja) 半導体レ−ザ
JPS6021586A (ja) 化合物半導体装置
JPS5882585A (ja) 半導体レ−ザの製造方法
Botez et al. Crystal growth of mode-stabilized semiconductor diode lasers by liquid-phase epitaxy
JPS6351558B2 (ja)
JPS5834988A (ja) 半導体レ−ザの製造方法
JPH01293686A (ja) 半導体レーザ素子の製造方法
KR940011106B1 (ko) 반도체 레이저 다이오드의 제조방법
JPS6361793B2 (ja)
JPS6237835B2 (ja)
Botez Single filament semiconductor laser
JPS6132591A (ja) 半導体レ−ザ・ダイオ−ドとその製造方法
JPH01194378A (ja) 半導体レーザおよびその製造方法
JPS60260183A (ja) 半導体発光装置
JPS60126876A (ja) 発光素子
JPS6279687A (ja) 半導体光素子の製造方法