[go: up one dir, main page]

JPH029192A - Manufacture of ceramic circuit board with resistor - Google Patents

Manufacture of ceramic circuit board with resistor

Info

Publication number
JPH029192A
JPH029192A JP15982388A JP15982388A JPH029192A JP H029192 A JPH029192 A JP H029192A JP 15982388 A JP15982388 A JP 15982388A JP 15982388 A JP15982388 A JP 15982388A JP H029192 A JPH029192 A JP H029192A
Authority
JP
Japan
Prior art keywords
layer
resistor
metal layer
ceramic substrate
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP15982388A
Other languages
Japanese (ja)
Other versions
JPH0682909B2 (en
Inventor
Kiyotaka Waki
脇 清隆
Noboru Yamaguchi
昇 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP63159823A priority Critical patent/JPH0682909B2/en
Publication of JPH029192A publication Critical patent/JPH029192A/en
Publication of JPH0682909B2 publication Critical patent/JPH0682909B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

PURPOSE:To make an etching process of a conductor metal layer of a thick film needless for reducing cost by forming the conductor metal layer of the thick film only on the necessary part as a circuit pattern according to a formation pattern of a plate resist layer formed on a thin film metal. CONSTITUTION:A resistor layer 3 is formed on a ceramic substrate 1 and a protective layer 4 is formed on the resistor layer 3. A thin film metal layer 20 is formed allover the surface of the substrate 1 and the exposed part of the resistor layer 3. A plated resist layer corresponding to a prescribed circuit pattern is formed on the metal layer 20 and a conductor metal layer 2 is formed on the metal layer 20 of the part having no plated resist layer by electrolytic plating. After peeling the plated resist layer, the metal layer 20 of the part having no metal layer 2 is removed by etching. Thereby, an etching process of the conductor metal layer of the thick film becomes needless.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、抵抗体付セラミック回路板の製造方法に関
し、通常の配線用導体回路とともに抵抗体が形成された
セラミック回路板を製造する方法に関するものである。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a method of manufacturing a ceramic circuit board with a resistor, and more particularly, to a method of manufacturing a ceramic circuit board on which a resistor is formed along with a conductor circuit for normal wiring. It is something.

〔従来の技術〕[Conventional technology]

抵抗体を含むセラミック回路板を製造する方法としては
、従来、焼結されたセラミック基板上に導体回路となる
A g/P d等を主成分とする貴金属ペーストをスク
リーン印刷等によって印刷するとともに、RuO2を主
成分とするフリット入りの抵抗体ペーストをスクリーン
印刷等によって印刷し、酸化雰囲気中において焼成する
ことによって、導体回路と抵抗体を同時に形成する方法
が−船内であった。
Conventionally, a method for manufacturing a ceramic circuit board including a resistor is to print a noble metal paste mainly composed of Ag/Pd etc., which will become a conductor circuit, on a sintered ceramic substrate by screen printing or the like. Onboard the ship was a method in which a conductor circuit and a resistor were simultaneously formed by printing a resistor paste containing a frit containing RuO2 as a main component by screen printing or the like and firing it in an oxidizing atmosphere.

しかし、上記方法では、マイグレーションが発生し易く
、また配線抵抗も10〜30mΩ/口と高い。そこで、
最近、上記方法を改良して、マイグレーションの防止や
配線抵抗の低減化とともにペースト材料の低コスト化を
図れる方法として、Cu等を主成分とする卑金属ペース
トとl、 a B a、Snug等を主成分とするフリ
ット入りの抵抗体ペーストを組み合わせ、両者を窒素雰
囲気中で焼成して、導体回路と抵抗体を同時に形成する
方法が盛んになっている。
However, in the above method, migration is likely to occur, and the wiring resistance is as high as 10 to 30 mΩ/hole. Therefore,
Recently, the above method has been improved to prevent migration, reduce wiring resistance, and reduce the cost of paste materials. A method of forming a conductive circuit and a resistor at the same time by combining resistor pastes containing frit as components and firing both in a nitrogen atmosphere is becoming popular.

しかし、上記方法でも、導体金属ペーストをスクリーン
印刷しているため100μm以下の微細配線の形成が困
難であるとともに、ペースト中にガラス質を含むために
ハンダ付着性が劣り、不良品が出やすく、使用時に故障
を起こし易いという問題がある。また、抵抗体ペースト
を窒素雰囲気中で焼成する必要があり、ペースト材料の
完成度が低いこともあって、従来の空気焼成用抵抗体ペ
ーストに比べて、性能的に全ての面で充分に匹敵すると
は言えない。
However, even with the above method, since the conductive metal paste is screen printed, it is difficult to form fine wiring of 100 μm or less, and the paste contains glass, which results in poor solder adhesion and the production of defective products. There is a problem in that it is easy to break down during use. In addition, the resistor paste needs to be fired in a nitrogen atmosphere, and the paste material is less complete, so it is fully comparable in performance to conventional air-fired resistor pastes in all aspects. I can't say that I will.

一方、微細配線回路を形成する方法として、メタライジ
ング法によって、セラミック基板の表面に、ガラス質を
含まない導体金属層を形成し、写真製版技術を用いて回
路を形成する方法が提案されている。しかし、この方法
は、抵抗体ペーストを焼成する際の高温で導体金属層が
酸化されるのを防止するために、不活性あるいは還元性
雰囲気で焼成しなければならないといった制約がある。
On the other hand, as a method for forming fine wiring circuits, a method has been proposed in which a metallizing method is used to form a conductive metal layer that does not contain glass on the surface of a ceramic substrate, and a circuit is formed using photolithography technology. . However, this method has a limitation in that the resistor paste must be fired in an inert or reducing atmosphere in order to prevent the conductive metal layer from being oxidized at the high temperature at which it is fired.

また、サブトラクティブ法において、感光性の液状レジ
ストを用いた場合、両面回路板に設けるスルーホール部
の信頼性に劣るという問題もある。
Further, in the subtractive method, when a photosensitive liquid resist is used, there is also a problem that the reliability of the through-hole portion provided in the double-sided circuit board is poor.

そこで、Ru Ozを主成分とする空気焼成用抵抗体ペ
ーストを印刷・焼成して抵抗体層を形成した後、抵抗体
層の上に保護層を形成し、セラミック基板の表面および
抵抗体層の露出部分全体を、強酸によって同時に粗化し
、ついで触媒・活性化処理を行った後、化学めっきまた
は化学めっきと電気めっきを施して導体金属層を形成し
、この導体金aRをパターンエツチングして導体回路を
形成する方法が提案されており、特開昭61−1859
95号公報に開示されている。
Therefore, after forming a resistor layer by printing and firing an air-firing resistor paste containing RuOz as a main component, a protective layer was formed on the resistor layer, and the surface of the ceramic substrate and the resistor layer were coated. The entire exposed area is simultaneously roughened with strong acid, then subjected to catalyst/activation treatment, followed by chemical plating or chemical plating and electroplating to form a conductive metal layer, and this conductive gold aR is pattern etched to form a conductor. A method of forming a circuit has been proposed, published in Japanese Patent Application Laid-open No. 1859-1983.
It is disclosed in Publication No. 95.

また、前記したような各従来技術は、特開昭61−27
0885号公報、特開昭61−194794号公報等に
開示されている。また、本願出願人は同様の技術につい
て、特願昭61−35767号および特願昭63−62
347号にて特許出願している。
In addition, each of the above-mentioned conventional techniques is
This method is disclosed in Japanese Patent Application Laid-open No. 0885, Japanese Patent Application Laid-open No. 194794/1983, and the like. In addition, the applicant of the present application has disclosed Japanese Patent Application No. 61-35767 and Japanese Patent Application No. 63-62 regarding similar technology.
A patent application has been filed under No. 347.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

ところが、上記した特開昭61−185995号公報に
開示の先行技術では、セラミック基板の表面全体および
抵抗体層の露出部分に、導体回路として必要な厚膜の導
体金属層を形成した後、パターンエツチングして導体金
属層の不用部分を除去するので、作業が面倒な厚膜の導
体金属層のエツチング工程が必要であるとともに、回路
部分以外の不用な導体金属を除去するため、導体金属の
無駄が多くコスト的に高くつく問題がある。またセラミ
ック回路板にスルーホールを形成しておく場合、エツチ
ング工程において、スルーホールの一部までエツチング
されてしまい、スルーホールの断線等の不良が発生し易
いという欠点もあったさらに、前記先行技術では、セラ
ミック基板と導体回路あるいは抵抗体層と導体回路との
密着力を高めるために、セラミック基板および抵抗体層
の露出部分を強酸で粗化しているため、この粗化処理に
よって抵抗体層が侵され、抵抗体層の品質性能に悪影響
を与えるという問題もあった。このような問題を起こさ
ないためには、粗化処理を、抵抗体層の品質性能に影響
がない程度に抑えればよいが、そうすると、導体回路と
セラミック基板および抵抗体層との密着力が劣るものに
なっていしまう。
However, in the prior art disclosed in JP-A-61-185995 mentioned above, after forming a thick conductive metal layer necessary for a conductive circuit on the entire surface of the ceramic substrate and the exposed portion of the resistor layer, the pattern is Since unnecessary parts of the conductive metal layer are removed by etching, a cumbersome etching process is required for the thick conductive metal layer.In addition, unnecessary conductive metal other than the circuit part is removed, which eliminates the waste of conductive metal. There is a problem that there are many problems and the cost is high. Furthermore, when through-holes are formed in a ceramic circuit board, a part of the through-hole is etched during the etching process, which tends to cause defects such as disconnection of the through-hole. In order to increase the adhesion between the ceramic substrate and the conductor circuit or between the resistor layer and the conductor circuit, the exposed parts of the ceramic substrate and the resistor layer are roughened with strong acid. There is also the problem that the resistor layer is eroded and the quality performance of the resistor layer is adversely affected. In order to prevent such problems from occurring, the roughening treatment should be suppressed to the extent that it does not affect the quality and performance of the resistor layer, but doing so will reduce the adhesion between the conductor circuit, the ceramic substrate, and the resistor layer. It becomes inferior.

そこで、この発明の課題は、上記従来技術において、厚
膜の導体金属層のエツチング工程を不要にするとともに
、両面回路板におけるスルーホール信頼性が高く、微細
配線が可能で配線抵抗が小さく、かつ高精度で高信頼性
の抵抗体層を有する抵抗体付セラミック回路板の製造方
法を提供することにある。
Therefore, an object of the present invention is to eliminate the need for the etching process of a thick conductive metal layer in the above-mentioned prior art, provide high through-hole reliability in double-sided circuit boards, enable fine wiring, and have low wiring resistance. It is an object of the present invention to provide a method for manufacturing a ceramic circuit board with a resistor having a highly accurate and highly reliable resistor layer.

〔課題を解決するための手段〕[Means to solve the problem]

上記課題を解決する、この発明のうち、請求項1記載の
発明は、製造過程において以下の工程(11〜(4)を
含むようにしている。
Among the present inventions that solve the above problems, the invention according to claim 1 includes the following steps (11 to (4)) in the manufacturing process.

(1)  セラミック基板に抵抗体層を形成し、抵抗体
層の上に保護層を形成する工程。
(1) A process of forming a resistor layer on a ceramic substrate and forming a protective layer on the resistor layer.

(2)  セラミック基板表面および抵抗体層の露出部
分の全体に薄膜金属層を形成する工程。
(2) A step of forming a thin metal layer over the entire surface of the ceramic substrate and the exposed portion of the resistor layer.

(3)薄膜金属層の上に所定の回路パターンに対応する
めっきレジスト層を形成し、めっきレジスト層のない部
分の薄膜金属層に、電解めっきによって導体金属層を形
成する工程。
(3) A step of forming a plating resist layer corresponding to a predetermined circuit pattern on the thin film metal layer, and forming a conductive metal layer by electrolytic plating on the part of the thin film metal layer where there is no plating resist layer.

(4)めっきレジスト層を剥離した後、導体金属層のな
い部分の薄膜金属層をエツチング除去する工程。
(4) After peeling off the plating resist layer, a step of etching away the thin film metal layer where there is no conductive metal layer.

請求項2記載の発明は、請求項1記載の発明の実施に際
し、セラミック基板として、予め表面が粗化されたもの
を用いるようにしている。
According to a second aspect of the invention, when implementing the first aspect of the invention, a ceramic substrate whose surface has been roughened in advance is used.

請求項3記載の発明は、請求項1記載の発明の実施に際
し、導体回路を構成する金泥として、銅ニッケル、金の
うちの何れかを使用するようにしている。
According to the third aspect of the present invention, in carrying out the first aspect of the present invention, either copper nickel or gold is used as the gold slurry constituting the conductor circuit.

〔作   用〕[For production]

請求項1記載の発明によれば、基板表面および抵抗体層
の露出部分全体には、薄膜金属層を形成しておき、この
薄膜金属層の上に形成されためっきレジスト層の形成パ
ターンにしたがって、回路パターンとして必要な個所の
みに、電解めっき法によって、厚膜の導体金属層を形成
するので、従来のような厚膜の導体金属層のエツチング
除去が不要になる。
According to the first aspect of the invention, a thin metal layer is formed on the entire exposed portion of the substrate surface and the resistor layer, and the metal layer is formed on the thin metal layer according to the formation pattern of the plating resist layer formed on the thin metal layer. Since the thick conductive metal layer is formed by electrolytic plating only in the areas necessary for the circuit pattern, there is no need to remove the thick conductive metal layer by etching as in the prior art.

請求項2記載の発明によれば、セラミック基板が予め粗
化されているので、表面に形成する導体金属層との密着
力が高くなる。
According to the second aspect of the invention, since the ceramic substrate is roughened in advance, the adhesion to the conductive metal layer formed on the surface is increased.

請求項3記載の発明によれば、導体回路を銅。According to the third aspect of the invention, the conductor circuit is made of copper.

ニッケル、金で構成することによって、導体回路の性能
向上を図ることができる。
By using nickel and gold, the performance of the conductor circuit can be improved.

(実 施 例〕 第1図は、この発明にかかる抵抗体付セラミック回路板
の製造方法の1例を工程流れ図によって示しており、こ
れにしたがって順次説明を加える。また、第2図には、
製造された抵抗体付セラミック回路板の断面構造を示し
ている。
(Embodiment) Fig. 1 shows an example of the method for manufacturing a ceramic circuit board with a resistor according to the present invention using a process flowchart, and explanations will be added sequentially according to the process flowchart.
The cross-sectional structure of the manufactured ceramic circuit board with a resistor is shown.

〔工程■〕[Process ■]

焼結されたセラミック基板1を用意する。セラミック基
板1の材質は、アルミナ、フォステライト ステアタイ
ト、ジルコニア、ムライト、コージライト ジルコン、
チタニア等の酸化物系セラミック材料を主に用いるが、
炭化物系あるいは窒化物系等、任意のセラミック材料を
使用することができる。
A sintered ceramic substrate 1 is prepared. The materials of the ceramic substrate 1 are alumina, forsterite steatite, zirconia, mullite, cordierite zircon,
Oxide-based ceramic materials such as titania are mainly used, but
Any ceramic material can be used, such as carbide or nitride.

〔工程■] 必要に応じて、セラミック基板1の表面を粗化する。こ
の粗化処理によって、後工程で形成される薄膜金属層2
0および厚膜導体金属層2と基板表面との密着力(いわ
ゆるアンカー効果)を向上させることができる。薄膜金
属層20を気相法によって形成する場合には、この粗化
処理を行わなくてもよいが、薄膜金属層20を化学めっ
き法によって形成する場合には、この粗化処理を行うこ
とが好ましい。粗化処理の方法は、セラミック基板lを
、例えば、熱リン酸、溶融アルカリ、HF等の溶液中に
浸漬する方法、あるいは研磨やサンドブラスト等によっ
て物理的に粗化する方法等があるが、その他の粗化処理
方法も採用できる。
[Step (2)] If necessary, the surface of the ceramic substrate 1 is roughened. Through this roughening treatment, the thin metal layer 2 formed in a later process is
0 and the adhesion between the thick film conductive metal layer 2 and the substrate surface (so-called anchor effect) can be improved. If the thin metal layer 20 is formed by a vapor phase method, this roughening treatment may not be performed, but if the thin metal layer 20 is formed by a chemical plating method, this roughening treatment may not be performed. preferable. Methods for roughening treatment include, for example, immersing the ceramic substrate l in a solution such as hot phosphoric acid, molten alkali, or HF, or physically roughening it by polishing, sandblasting, etc.; A roughening treatment method can also be adopted.

〔工程■〕[Process ■]

セラミック基板1の所定の位置に、抵抗体ペーストをス
クリーン印刷等の手段で、所定のパターンになるように
塗布乾燥させる。その後、セラミック基板1とともに抵
抗体ペーストを焼成して、抵抗体層3を形成する。
A resistor paste is applied to a predetermined position on the ceramic substrate 1 by means such as screen printing so as to form a predetermined pattern and dried. Thereafter, the resistor paste is fired together with the ceramic substrate 1 to form the resistor layer 3.

抵抗体ペーストは、PdO/Pd/Ag系もしくはRu
O2系等の抵抗成分を、Si、Ca、AI等の酸化物を
含むガラスや有機系ビヒクル等と混合してペースト化し
たもの等、通常の抵抗体形成用の材料が使用される。抵
抗体ペーストの使用にあたっては、セラミック基板の材
料と適合するものを選択して使用するのが好ましいが、
通常、最も安定した特性を有するR u Om系のもの
が好通である。
The resistor paste is PdO/Pd/Ag or Ru.
A usual material for forming a resistor is used, such as a paste obtained by mixing a resistance component such as an O2 type with a glass containing an oxide such as Si, Ca, or AI, or an organic vehicle. When using a resistor paste, it is preferable to select one that is compatible with the material of the ceramic substrate.
Generally, R u Om type materials are preferred as they have the most stable properties.

抵抗体ペーストを乾燥および焼成する方法は、通常の抵
抗体形成方法と同様の方法で行われるが、例えば、つぎ
のような条件が一般的である。すなわち、スクリーン印
刷等によってセラミック基板1上に印刷された抵抗体ペ
ーストを、50〜200℃で乾燥させた後、成分中のガ
ラスフリットが溶融接合する温度、好ましくは500〜
1100°C5より好ましくは600〜950℃の範囲
で焼成する。
The method of drying and firing the resistor paste is carried out in the same manner as the usual method of forming a resistor, and for example, the following conditions are generally used. That is, after drying the resistor paste printed on the ceramic substrate 1 by screen printing or the like at a temperature of 50 to 200°C, the temperature at which the glass frit in the components is melted and bonded, preferably 500 to 200°C.
Firing is performed at a temperature of 600 to 950°C, more preferably 600 to 950°C.

〔工程■〕[Process ■]

抵抗体層3の一部を覆って保護層4を形成する。この保
護層4は、抵抗体層3の耐熱性、耐湿性、耐薬品性等を
向上させ、抵抗値のドリフトを減少させるために形成す
る。保護層4は、後工程で抵抗体層3と薄膜金B層20
および導体金属層2とを接続するための部分を除いて、
抵抗体層3の全体を覆うようにする。保護層4としては
、従来の製造方法でも用いられている通常のオーバーコ
ートガラスを用いることができるが、このオーバーコー
トガラスの代わりに、感光性ポリイミド、ポリイミド、
エポキシ樹脂、トリアジン系材料等から形成された有機
系あるいは無機系物質で、後工程における粗化処理で使
用される酸等に対して耐性のあるものからなる保護M4
を用いることもできる。
A protective layer 4 is formed covering a portion of the resistor layer 3. This protective layer 4 is formed to improve the heat resistance, moisture resistance, chemical resistance, etc. of the resistor layer 3, and to reduce drift in resistance value. The protective layer 4 is formed by forming a resistor layer 3 and a thin gold B layer 20 in a subsequent process.
and the part for connecting with the conductive metal layer 2,
The entire resistor layer 3 is covered. As the protective layer 4, normal overcoat glass that is also used in conventional manufacturing methods can be used, but instead of this overcoat glass, photosensitive polyimide, polyimide,
Protection M4 made of an organic or inorganic substance made from epoxy resin, triazine-based materials, etc. that is resistant to acids, etc. used in roughening treatment in the subsequent process.
You can also use

保護層4の形成方法は、通常の方法で実施できるが、例
えば、つぎのような条件が一般的である。すなわち、ス
クリーン印刷法を用いて、前記抵抗体層3の一部を除く
全体を覆って、オーバーコート用ガラスベース1−を印
刷形成した後、300〜800°Cでガラスペーストを
焼成することによって、保護層4を形成する。
The protective layer 4 can be formed by a conventional method, but the following conditions are generally used, for example. That is, by printing and forming the glass base 1- for overcoat to cover the entire resistor layer 3 except for a part using a screen printing method, and then baking the glass paste at 300 to 800°C. , forming the protective layer 4.

〔工程■〕[Process ■]

必要に応じて、抵抗体層3のうち、保護層4で覆われて
いない露出部分を粗化処理する。こうして粗化処理され
た抵抗体層3の露出部分の上に薄膜金属層20および導
体金属層2を形成すれば、いわゆるアンカー効果によっ
て、抵抗体層3と薄膜金属層20等との接続部分の密着
性が向上する。粗化処理する方法は、前記したセラミッ
ク基板1の粗化処理で説明した熱リン酸のような強い粗
化作用を有する処理方法を用いる必要はなく、比較的弱
い粗化方法であっても、抵抗体層3を粗化処理すること
ができる。具体的な処理方法としては、例えば、リン酸
、フッ酸、クロム酸、硫酸等の酸、あるいはNaOH等
のアルカリ溶液を用いる方法が通用できる。この粗化処
理によって、抵抗体層3の露出部分と同時に、保護層4
やセラミック基板1の表面がある程度粗化されても構わ
ないが、保護層4による抵抗体層3の保護効果や抵抗体
層3の性能に悪影響を与えない程度の粗化処理方法を適
用するのが好ましい。
If necessary, exposed portions of the resistor layer 3 that are not covered with the protective layer 4 are roughened. If the thin film metal layer 20 and the conductor metal layer 2 are formed on the exposed portion of the resistor layer 3 which has been roughened in this way, the connection portion between the resistor layer 3 and the thin film metal layer 20 etc. will be improved due to the so-called anchor effect. Adhesion is improved. As for the roughening treatment method, it is not necessary to use a treatment method having a strong roughening effect such as the hot phosphoric acid described in the roughening treatment of the ceramic substrate 1 described above, and even if it is a relatively weak roughening method, The resistor layer 3 can be roughened. As a specific treatment method, for example, a method using an acid such as phosphoric acid, hydrofluoric acid, chromic acid, or sulfuric acid, or an alkaline solution such as NaOH can be used. By this roughening treatment, the exposed portion of the resistor layer 3 and the protective layer 4 are
Although it is okay for the surface of the ceramic substrate 1 to be roughened to some extent, it is necessary to apply a roughening treatment method that does not adversely affect the protective effect of the resistor layer 3 by the protective layer 4 or the performance of the resistor layer 3. is preferred.

〔工程■〕[Process ■]

セラミック基板1の表面および抵抗体層3の露出部分全
体に、薄膜金属層20を形成する。薄膜金属層20とし
ては、通常の導体回路の材料として用いられている各種
の金属材料が用いられ、化学めっき、蒸着、スパンタリ
ング、イオンブレーティング等の、通常の薄膜形成手段
のなかから選ばれた任意の方法で形成される。
A thin metal layer 20 is formed on the surface of the ceramic substrate 1 and the entire exposed portion of the resistor layer 3. The thin film metal layer 20 is made of various metal materials that are used as materials for ordinary conductor circuits, and is selected from ordinary thin film forming methods such as chemical plating, vapor deposition, sputtering, and ion blating. formed by any method.

化学めっきの場合には、通常のセンシタイジングーアク
チヘーション法を用いて、セラミック基板1表面に金属
パラジウムを析出させて表面を活性化させる。その後、
化学銅めっき浴あるいは化学ニッケルめっき浴等に、前
記活性化されたセラミック基板1を浸漬し、銅あるいは
ニッケル等の薄膜金属層20を形成させる。
In the case of chemical plating, metal palladium is deposited on the surface of the ceramic substrate 1 to activate the surface using a normal sensitizing-activation method. after that,
The activated ceramic substrate 1 is immersed in a chemical copper plating bath or a chemical nickel plating bath to form a thin metal layer 20 of copper, nickel, or the like.

蒸着、スパッタリング、イオンブレーティング等の気相
法、あるいはCVD法を用いて薄膜金属ri20を形成
することもできる。気相法を用いる場合、第1工程でC
rまたはTiの金Haを形成し、その上に第2工程とし
て銅またはニッケル等の金属層を形成させる方法や、4
00°C程度に加熱された粗面化済みのセラミック基板
lに、上記同様のCrまたはTiの金属層および銅また
はニッケル等の金属層を順次形成する方法を採用するこ
とによって、セラミック基板1と薄膜金泥層20との密
着力が増大する。
The thin film metal ri 20 can also be formed using a vapor phase method such as evaporation, sputtering, or ion blasting, or a CVD method. When using the gas phase method, in the first step C
A method of forming gold Ha of r or Ti and forming a metal layer of copper or nickel thereon as a second step,
The ceramic substrate 1 and The adhesion with the thin gold mud layer 20 increases.

〔工程■〕[Process ■]

耐めっき性を有するレジストを、薄膜金属層20の上に
塗布し、乾燥させて、必要とする導体回路の回路パター
ンと逆のパターンに、めっきレジスト層を形成する。パ
ターン状のめっきレジスト層を形成する方法は、スクリ
ーン印刷法、あるいは感光性を有する液状レジストを用
いる法、ドライフィルムを用いる方法等、通常の回路形
成におけるレジスト層の形成方法が適用できる。
A resist having plating resistance is applied onto the thin film metal layer 20 and dried to form a plating resist layer in a pattern opposite to the circuit pattern of the required conductor circuit. As a method for forming a patterned plating resist layer, a method for forming a resist layer in ordinary circuit formation, such as a screen printing method, a method using a photosensitive liquid resist, or a method using a dry film, can be applied.

めっきレジスト層の形成パターンにしたがって、めっき
レジスト層で覆われていない部分の薄膜金a層20の上
に、電解めっき法によって厚膜の導体金属層2を形成す
る。前記した薄膜金属層20の形成手段である化学めっ
き法や気相法等では1〜数μm程度の薄い金属層しか形
成することができないので、導体回路として必要な充分
な厚みの導体金属層2を形成するには、この電解めっき
法が必要となる。導電性のある薄膜金属層20の上に電
解めっきを行うので、電解めっきは良好に能率良く行わ
れる。
According to the formation pattern of the plating resist layer, a thick conductive metal layer 2 is formed by electrolytic plating on the portion of the thin gold a layer 20 that is not covered with the plating resist layer. Since the chemical plating method, vapor phase method, etc. used to form the thin film metal layer 20 described above can only form a thin metal layer of about 1 to several μm, the conductive metal layer 2 must have a sufficient thickness necessary for a conductive circuit. This electrolytic plating method is required to form. Since the electrolytic plating is performed on the conductive thin film metal layer 20, the electrolytic plating is performed well and efficiently.

〔工程■〕[Process ■]

めっきレジスト層を剥離除去する。剥離液としては、N
aOH,Nag CO3等のアルシカリン容ン皮が挙げ
られるが、有機溶剤を用いることもでき、その他通常の
剥離液が使用できる。剥離方法としては、セラミック基
板1を剥離液に浸漬する方法、あるいは剥離液をセラミ
ック基板1の表面にスプレーする方法で実施される。
Peel and remove the plating resist layer. As a stripping liquid, N
Examples include alkalicarinols such as aOH and Nag CO3, but organic solvents can also be used, and other usual stripping solutions can be used. The stripping method is carried out by immersing the ceramic substrate 1 in a stripping solution or by spraying the stripping solution onto the surface of the ceramic substrate 1.

〔工程■〕[Process ■]

つぎに、エツチングによって、厚膜の導体金属層2で覆
われていない部分、すなわち導体回路として不要な部分
の薄膜金属層20を除去する。エツチング液としては、
過硫酸ソーダ、塩化第2銅液、過酸化水素系のエツチン
グ液等が挙げられるが、その他通常のエツチング液を用
いることができる。このエツチングでは、金属層を0.
3〜3μl程度の厚みで除去できる程度に行うのが、薄
膜金属層20を除去するのに好ましい。このとき、導体
回路となる厚膜の導体金属層2が同時にエツチングされ
ても、導体金属層2は充分な厚みがあるので、何ら支障
はない。逆に、このエツチングによって、導体金属層2
の表面の酸化物が除去され、回路が一層微細化されるの
で、このような効果を充分に発揮できる程度にエツチン
グするのが、より好ましい実施条件である。
Next, by etching, the portions of the thin film metal layer 20 that are not covered with the thick conductor metal layer 2, that is, the portions that are unnecessary as a conductor circuit, are removed. As an etching solution,
Examples include sodium persulfate, cupric chloride solution, and hydrogen peroxide based etching solutions, but other common etching solutions can also be used. In this etching, the metal layer is
It is preferable to remove the thin metal layer 20 to the extent that it can be removed with a thickness of about 3 to 3 μl. At this time, even if the thick conductive metal layer 2, which will become the conductive circuit, is etched at the same time, there will be no problem since the conductive metal layer 2 has a sufficient thickness. Conversely, by this etching, the conductive metal layer 2
Since the oxide on the surface of the etching layer is removed and the circuit is further miniaturized, it is more preferable to perform etching to the extent that this effect can be fully exhibited.

〔工程[相]〕[Process [phase]]

つぎに、必要に応じて、導体金属層2が形成されたセラ
ミック基板1を、窒素雰囲気中で加熱処理する。処理温
度は、200〜800℃の範囲で行うのが好ましく、よ
り好ましくは400〜700°Cの範囲内で実施する。
Next, if necessary, the ceramic substrate 1 on which the conductive metal layer 2 is formed is heat-treated in a nitrogen atmosphere. The treatment temperature is preferably 200 to 800°C, more preferably 400 to 700°C.

この加熱処理によって、薄膜金属層20および導体金属
N2とセラミック基板1の密着力が向上する等の効果が
あるが、必要がなければ行わなくてもよい。処理時間は
適宜に設定されるが、例えば1〜100分程度行われる
。加熱雰囲気は、真空中または窒素雰囲気中で行う。な
お、必要であれば、上記加熱雰囲気中に、2〜200p
pm程度の微量の酸素を含んでいてもよい。
Although this heat treatment has the effect of improving the adhesion between the thin film metal layer 20 and the conductor metal N2 and the ceramic substrate 1, it may not be performed if unnecessary. Although the processing time is set appropriately, it is performed for about 1 to 100 minutes, for example. The heating atmosphere is a vacuum or a nitrogen atmosphere. In addition, if necessary, 2 to 200 p.
It may contain a trace amount of oxygen on the order of pm.

〔工程■〕 必要に応じて、抵抗体層3のトリミングを行い、所望の
抵抗値に調整する。トリミングの方法は通常の抵抗体付
回路板と同様の方法が用いられ、例えば、アブレッジブ
トリミング、レーザートリミング等の方法がある。その
中でも、高速処理が行え、高性能なレーザートリミング
が、この発明の実施にとって、最も好ましいものである
[Step (2)] If necessary, the resistor layer 3 is trimmed to adjust the resistance to a desired value. The trimming method is the same as that used for ordinary circuit boards with resistors, and examples thereof include abrasive trimming, laser trimming, and the like. Among these, laser trimming, which can perform high-speed processing and has high performance, is the most preferable for implementing the present invention.

以上のような各工程を経て、第2図に示すような、抵抗
体付セラミック回路板が製造され、導体回路としては、
薄膜金B層20と厚膜の導体金属層2とが積層された構
造になっている。
Through each of the above steps, a ceramic circuit board with a resistor as shown in Figure 2 is manufactured, and as a conductor circuit,
It has a structure in which a thin gold B layer 20 and a thick conductive metal layer 2 are laminated.

上記実施例において、薄膜金属層20および導体金属層
2からなる導体回路を構成する金属として、配線抵抗が
小さく安価な銅、ニッケル等の卑金属導体を使用するこ
とによって、線幅、線間30μmという微細パターンの
導体回路を安価に形成することができる。また、金を使
用すれば、マイグレーションの心配がなく、はんだ付は
性等が良好になる。
In the above embodiment, by using base metal conductors such as copper and nickel, which have low wiring resistance and are inexpensive, as the metal constituting the conductor circuit consisting of the thin film metal layer 20 and the conductive metal layer 2, the line width and line spacing can be reduced to 30 μm. A conductor circuit with a fine pattern can be formed at low cost. Furthermore, if gold is used, there is no worry of migration and the soldering properties are good.

RuO□系等の空気焼成用抵抗体ペーストを使用すれば
、窒素焼成用抵抗体ペーストに比べて、高積度で高信頼
性の抵抗体層3を形成することができ、例えば、回路定
数に対する抵抗特性が±2%以内という、極めて高精度
な抵抗体層3を備えたセラミック回路板を製造すること
ができる。
If an air-fired resistor paste such as RuO□ is used, it is possible to form a resistor layer 3 with a higher lamination density and higher reliability than a nitrogen-fired resistor paste. It is possible to manufacture a ceramic circuit board having an extremely high precision resistor layer 3 whose resistance characteristics are within ±2%.

つぎに、この発明にかかる抵抗体付セラミック回路板の
製造方法を実際に適用した具体的実施例について説明す
る。
Next, a specific example in which the method for manufacturing a ceramic circuit board with a resistor according to the present invention is actually applied will be described.

一実施例1 焼結セラミック基板1として、96%アルミナ基板(4
“X 4 ” Xo、635mm)を用い、このセラミ
ック基板1にレーザーで200μmφのスルーホール用
孔をあけた。この基板1を熱リン酸に浸漬して、基板表
面およびスルーホール用孔の内壁面を均一に粗化した。
Example 1 A 96% alumina substrate (4
A through hole with a diameter of 200 μm was drilled in this ceramic substrate 1 using a laser. This substrate 1 was immersed in hot phosphoric acid to uniformly roughen the substrate surface and the inner wall surfaces of the through holes.

粗化によって、表面粗さが最大粗さ2〜3μ重になった
。粗化処理の後、充分に洗浄して乾燥させた。乾燥後、
セラミック基板lの上にRub、系の抵抗体ペーストを
スクリーン印刷し、乾燥後、空気中850℃で焼成して
抵抗体層3を形成した。このあと、抵抗体M3のうち、
導体回路との接続部分となる一部を除いて全体を覆うよ
うに、オーバーコート用ガラスペーストをスクリーン印
刷し、乾燥させた後、空気中600℃の条件で焼成して
保護層4を形成した。
As a result of roughening, the surface roughness increased to a maximum roughness of 2 to 3 microns. After the roughening treatment, it was thoroughly washed and dried. After drying,
A Rub-based resistor paste was screen printed on the ceramic substrate 1, and after drying, it was fired in air at 850° C. to form the resistor layer 3. After this, of the resistor M3,
A glass paste for overcoat was screen printed so as to cover the entire surface except for a part that would be connected to the conductor circuit, and after drying, the protective layer 4 was formed by baking in air at 600°C. .

つぎに、抵抗体層3の露出部分に対して、5%のフッ酸
溶液を用いて粗化処理を行い、その後充分に水洗および
乾燥させた。セラミック基板1を、センシタイジングお
よびアクチベーション用の処理液に順次浸漬し、セラミ
ック基板1の表面および抵抗体層3の露出部分全体に、
パラジウムの核付けを行った。セラミック基板1を市販
の化学銅めっき液に浸漬し、約lμ鳳の銅層からなる薄
膜金属層20を形成した。
Next, the exposed portion of the resistor layer 3 was roughened using a 5% hydrofluoric acid solution, and then thoroughly washed with water and dried. The ceramic substrate 1 is sequentially immersed in a treatment solution for sensitizing and activation, and the entire surface of the ceramic substrate 1 and the exposed portion of the resistor layer 3 are coated.
Nucleation of palladium was carried out. The ceramic substrate 1 was immersed in a commercially available chemical copper plating solution to form a thin metal layer 20 consisting of a copper layer having a thickness of about lμ.

セラミック基板lの両面に形成された薄膜金属層20の
上に、耐めっき性を有する感光性の液状レジストを塗布
し、写真製版技術を用いて、必要とする回路パターンと
は逆のパターンのめっきレジスト層を形成した。その後
、電気硫酸銅めっきを行って、10μ璽の銅層からなる
厚膜の導体金属層2を形成した。
A photosensitive liquid resist having plating resistance is applied onto the thin film metal layer 20 formed on both sides of the ceramic substrate l, and a pattern opposite to the required circuit pattern is plated using photolithography technology. A resist layer was formed. Thereafter, electrolytic copper sulfate plating was performed to form a thick conductive metal layer 2 consisting of a 10 μm thick copper layer.

セラミック基板1を5%のNa0Hi液中に浸漬するこ
とによって、めっきレジスト層を剥離した。セラミック
基板1の表面に露出した薄膜金属層20および厚膜導体
金属層2に対して、塩化第2銅を用いて、1〜2 am
程度のクイックエツチングを施して、不要な薄膜金属層
20を除去した。
The plating resist layer was peeled off by immersing the ceramic substrate 1 in a 5% Na0Hi solution. The thin film metal layer 20 and the thick film conductor metal layer 2 exposed on the surface of the ceramic substrate 1 are coated with cupric chloride at 1 to 2 am.
The unnecessary thin film metal layer 20 was removed by quick etching.

その結果、線幅、線間50μの導体回路が得られ、スル
ーホール部の断線等の不良は見られなかった。
As a result, a conductor circuit with a line width and line spacing of 50 μm was obtained, and no defects such as disconnection at the through-hole portion were observed.

つぎに、製造されたセラミック回路板に対して50pp
mの酸素を含む窒素雰囲気中で600°Cの加熱処理を
行った。
Next, 50pp for the manufactured ceramic circuit board.
A heat treatment was performed at 600° C. in a nitrogen atmosphere containing 5 m of oxygen.

上記のようにして製造された抵抗体付セラミック回路板
は、銅層からなる薄膜金属層20および導体金属層2が
抵抗体層3と強固に接着しているとともに、薄膜金属層
20および導体金属層2のセラミック基板1に対する密
着力は2.0〜3.0 kg/mm”と、極めて高い値
を示した。また、抵抗体層3の回路定数に対する抵抗特
性を測定したところ、±2%以内で高精度な値を示した
。その後、抵抗体層3の抵抗値が所望の値になるように
、レーザートリマーでトリミング調整することによって
、第2図に示すような、スルーホール5を備えた抵抗体
付セラミック両面回路板が製造できた。
In the ceramic circuit board with a resistor manufactured as described above, the thin film metal layer 20 made of a copper layer and the conductor metal layer 2 are firmly adhered to the resistor layer 3, and the thin film metal layer 20 and the conductor metal layer 2 are firmly bonded to the resistor layer 3. The adhesion of layer 2 to the ceramic substrate 1 was 2.0 to 3.0 kg/mm, which was an extremely high value.Also, when the resistance characteristics of the resistor layer 3 with respect to the circuit constant were measured, it was ±2%. After that, by trimming and adjusting the resistor layer 3 with a laser trimmer so that the resistance value of the resistor layer 3 becomes the desired value, a through hole 5 as shown in FIG. 2 is formed. A ceramic double-sided circuit board with a resistor was manufactured.

このようにして製造された両面回路板は、従来のペース
ト法によるスルーホールに比べて、スルーホールの信頼
性が高く、厚膜の導体金属層のエツチング工程を用いる
ことなく微細回路が形成でき、配線抵抗も小さくなった
。また、抵抗体層も高精度で信頼性も良好であった。
The double-sided circuit board manufactured in this way has higher through-hole reliability than through-holes made using the conventional paste method, and can form fine circuits without using the etching process of a thick conductive metal layer. Wiring resistance has also been reduced. Furthermore, the resistor layer also had high precision and good reliability.

一実施例2 焼結セラミック基板lとして、92%アルミナ基板を用
い、熱リン酸に浸漬することによって、表面を最大粗さ
2μ程度に粗化処理した後、充分に洗浄して乾燥させた
。乾燥後、セラミ・ツク基板1の上に、Ru Oを系の
抵抗体ペーストをスクリーン印刷し、乾燥させた後、空
気中900℃の条件で焼成して抵抗体層3を形成した。
Example 2 A 92% alumina substrate was used as the sintered ceramic substrate 1, and the surface was roughened to a maximum roughness of about 2 μm by immersing it in hot phosphoric acid, and then thoroughly washed and dried. After drying, a Ru 2 O based resistor paste was screen printed on the ceramic substrate 1, and after drying, it was fired in air at 900° C. to form a resistor layer 3.

このあと、抵抗体層3の所定部分を覆うように、オーバ
ーコート用ガラスペーストをスクリーン印刷し、乾燥さ
せた後、空気中600℃の条件で焼成して保護層イを形
成した。さらに、抵抗体層3の露出部分を、10%のク
ロム酸溶液を用いて粗化し、充分に水洗・乾燥した。
Thereafter, a glass paste for overcoat was screen printed so as to cover a predetermined portion of the resistor layer 3, dried, and then fired in air at 600° C. to form a protective layer A. Furthermore, the exposed portion of the resistor layer 3 was roughened using a 10% chromic acid solution, thoroughly washed with water, and dried.

セラミック基板1の表面および抵抗体層3の露出部分の
全体に、化学めっきによって、厚み0.8〜1.2μ園
の銅層からなる薄膜金属層20を形成した。この薄膜金
属層20の上に、耐めっき性を有するドライフィルムを
ラミネートし、写真製版技術を用いて所定パターンのめ
っきレジストMを形成した。その後、めっきレジスト層
のない部分に、電解めっきによって、厚み13μ票の銅
層からなる厚膜の導体金属層2を形成した。ドライフィ
ルムからなるめっきレジスト層を、4%のK OHン容
液を用いてスプレー法で剥離した。薄膜金属層20およ
び導体金属層2の表面に、過硫酸ソーダによって、2〜
3μl程度のクイックエツチングを施した結果、線幅、
線間50μ■の導体回路が形成された。
A thin metal layer 20 made of a copper layer having a thickness of 0.8 to 1.2 μm was formed on the surface of the ceramic substrate 1 and the entire exposed portion of the resistor layer 3 by chemical plating. A plating-resistant dry film was laminated on this thin metal layer 20, and a plating resist M having a predetermined pattern was formed using photolithography. Thereafter, a thick conductive metal layer 2 made of a copper layer with a thickness of 13 μm was formed by electrolytic plating on a portion where there was no plating resist layer. The plating resist layer consisting of a dry film was peeled off by a spray method using a 4% KOH solution. The surfaces of the thin film metal layer 20 and the conductive metal layer 2 are coated with 2-
As a result of quick etching of about 3 μl, the line width,
A conductor circuit with a line spacing of 50 μm was formed.

その結果、得られた抵抗体付セラミック回路板は、抵抗
体層3の回路定数に対する抵抗特性が±2%以内と高精
度であった。このあと、抵抗体層3をレーザートリマー
でトリミングして、所定の抵抗値に調整することによっ
て、抵抗体付セラミック回路板の製造が完了した。
As a result, the obtained ceramic circuit board with a resistor had a highly accurate resistance characteristic with respect to the circuit constant of the resistor layer 3 within ±2%. Thereafter, the resistor layer 3 was trimmed with a laser trimmer to adjust the resistance to a predetermined value, thereby completing the production of the resistor-equipped ceramic circuit board.

一実施例3 焼結セラミック基板1として、99%アルミナ基板を用
い、この基板の表面をフッ酸を用いて、最大粗さ1〜2
μlに粗化処理した後、充分に洗浄した乾燥させた。乾
燥したセラミック基板1の上にRub、系の抵抗体ペー
ストをスクリーン印刷し、乾燥させた後、空気中850
℃で焼成して抵抗体層3を形成した。抵抗体層3の所定
部分を覆うように、オーバーコート用ガラスペーストを
スクリーン印刷し、乾燥させた後、空気中600℃で焼
成して保護層4を形成した。
Example 3 A 99% alumina substrate is used as the sintered ceramic substrate 1, and the surface of this substrate is coated with hydrofluoric acid to a maximum roughness of 1 to 2.
After roughening to μl, it was thoroughly washed and dried. A Rub-based resistor paste was screen printed on the dried ceramic substrate 1, and after drying, it was exposed to 850°C in air.
C. to form a resistor layer 3. A glass paste for overcoat was screen printed so as to cover a predetermined portion of the resistor layer 3, dried, and then fired in air at 600° C. to form a protective layer 4.

つぎに、抵抗体層3の露出部分を10%の硫酸溶液を用
いて粗化し、充分に水洗・乾燥した後、スパッタリング
法によって、銅層からなる薄膜金泥層20を形成した。
Next, the exposed portion of the resistor layer 3 was roughened using a 10% sulfuric acid solution, thoroughly washed with water and dried, and then a thin gold mud layer 20 made of a copper layer was formed by a sputtering method.

この薄膜金属層20の上に、耐めっき性を有する感光性
の液状レジストを塗布し、写真製版技術を用いて、所定
のパターンのめっきレジスト層を形成した。めっきレジ
スト層のパターンにしたがって、電解めっき法で、厚み
12μmの厚膜の導体金属層2を形成した。その後、セ
ラミック基板1を20%のNaC0,溶液中に浸〆青し
て、めっきレジスト層を剥離した。
A photosensitive liquid resist having plating resistance was applied onto the thin metal layer 20, and a plating resist layer with a predetermined pattern was formed using photolithography. A thick conductive metal layer 2 having a thickness of 12 μm was formed by electrolytic plating according to the pattern of the plating resist layer. Thereafter, the ceramic substrate 1 was immersed in a 20% NaCO solution to remove the plating resist layer.

セラミック基板1上の薄膜金属層20および導体金属層
2に対して、塩化第2鉄を用いて、1.5〜2.5μ重
程度のクイックエツチングを施し、線幅、線間50us
の導体回路を得た。その後、70ppmの酸素を含む窒
素雰囲気中において600°Cで加熱処理を行った。
The thin film metal layer 20 and the conductive metal layer 2 on the ceramic substrate 1 are subjected to quick etching using ferric chloride to a thickness of about 1.5 to 2.5μ, and the line width and line spacing are 50us.
A conductor circuit was obtained. Thereafter, heat treatment was performed at 600°C in a nitrogen atmosphere containing 70 ppm of oxygen.

その結果、得られた抵抗体付セラミック回路板は、銅層
からなる薄膜金属層20および導体金属層2と抵抗体層
3との接続部分は強固に接着しており、銅層と基板との
密着力は2.0〜3.0 kg/mm”と、掻めて高い
値を示した。また、抵抗体層3の回路定数に対する抵抗
特性を測定したところ、±2%以内で高精度な値を示し
た。その後、抵抗体層3の抵抗値が所望の値になるよう
に、レーザートリマーでトリミング調整した。
As a result, in the obtained ceramic circuit board with a resistor, the thin film metal layer 20 made of the copper layer and the connecting portions between the conductive metal layer 2 and the resistor layer 3 are firmly bonded, and the copper layer and the substrate are tightly bonded. The adhesion strength was 2.0 to 3.0 kg/mm, which is a very high value.Also, when we measured the resistance characteristics of the resistor layer 3 against the circuit constant, it was found to be within ±2% with high accuracy. Thereafter, trimming adjustment was performed using a laser trimmer so that the resistance value of the resistor layer 3 became a desired value.

一実施例4 焼結窒化アルミ基板(2“×2“Xo、635mm)を
用い、めっきレジストの剥離液として塩化メチレンを用
いた以外は、実施例1と同様の工程で抵抗体付セラミッ
ク回路板を製造した。その結果、得られたセラミック回
路板の抵抗体層3の抵抗値のバラツキは、実施例Iと同
様の優れた特性を有するものであった。
Example 4 A ceramic circuit board with a resistor was produced in the same process as in Example 1, except that a sintered aluminum nitride substrate (2" x 2" Xo, 635 mm) was used and methylene chloride was used as the plating resist stripping liquid. was manufactured. As a result, the variation in the resistance value of the resistor layer 3 of the obtained ceramic circuit board had the same excellent characteristics as in Example I.

一実施例5− 焼結セラミック基板として、99%アルミナ基板を用い
、抵抗体ペーストをセラミック基板上に直接描画して所
定形状に形成した以外は、実施例2と同様の工程で、抵
抗体付セラミック回路板を製造した。その結果、得られ
たセラミック回路板の抵抗体層3の抵抗値のバラツキは
、実施例2と同様の優れた特性を有するものであった。
Example 5 - A 99% alumina substrate was used as the sintered ceramic substrate, and the resistor was attached using the same process as in Example 2, except that the resistor paste was directly drawn on the ceramic substrate to form a predetermined shape. A ceramic circuit board was manufactured. As a result, the variation in the resistance value of the resistor layer 3 of the obtained ceramic circuit board had the same excellent characteristics as in Example 2.

〔発明の効果〕〔Effect of the invention〕

以上に述べた、この発明にかかる抵抗体付セラミック回
路板の製造方法のうち、請求項1記載の発明によれば、
抵抗体層および保護層が形成されたセラミック基板の表
面および抵抗体層の露出部分全体に薄膜金属層を形成し
た後、所定の回路パターンに対応するめっきレジスト層
を形成し、このめっきレジスト層のパターンにしたがっ
て、電解めっき法で厚膜の導体金属層を形成するので、
従来の製造方法のように、厚膜の導体金属層をエツチン
グする面倒な工程が不要になる。厚膜の導体金属は回路
形成に必要なところのみに形成するので、無駄がなく材
料コストが安くなる。なお、この発明においても、薄膜
金属層については、回路パターンにしたがってエツチン
グしているが、薄膜金属層は厚膜の導体金属層に比べて
はるかに薄いものであるから、エツチングの手間はそれ
ほどかからず、除去される無駄な金属材料も極めて少な
い。
According to the invention described in claim 1 of the method for manufacturing a ceramic circuit board with a resistor according to the present invention described above,
After forming a thin metal layer on the surface of the ceramic substrate on which the resistor layer and protective layer are formed and on the entire exposed portion of the resistor layer, a plating resist layer corresponding to a predetermined circuit pattern is formed, and the plating resist layer is A thick conductive metal layer is formed using electrolytic plating according to the pattern.
Unlike conventional manufacturing methods, the troublesome process of etching a thick conductive metal layer is no longer necessary. Thick film conductive metal is formed only where necessary for circuit formation, so there is no waste and material costs are reduced. In this invention, the thin metal layer is also etched according to the circuit pattern, but since the thin metal layer is much thinner than the thick conductive metal layer, the etching process does not require much effort. Therefore, there is very little waste of metal material removed.

また、厚膜の導体金属のエツチングを行わないので、ス
ルーホールを設けたときに、スルーホールの一部がエツ
チングされて断線等の不良を生じるという心配がなく、
スルーホールの信頼性が高(なる。
In addition, since the thick film of conductive metal is not etched, there is no need to worry that when a through hole is formed, a part of the through hole will be etched, resulting in defects such as disconnection.
Through-hole reliability is high.

しかも、導体金属ペーストの焼成によって導体回路を製
造する方法等に比べ、微細回路が形成でき、低抵抗の導
体金属を用いることができるので配線抵抗が低くなり、
抵抗体層として高性能なものを使用できるので、高精度
で高信頼性を有する抵抗体層を備えたセラミック回路板
を提供することができる。
Moreover, compared to methods such as manufacturing conductor circuits by firing conductor metal paste, it is possible to form fine circuits and use low-resistance conductor metals, resulting in lower wiring resistance.
Since a high performance material can be used as the resistor layer, it is possible to provide a ceramic circuit board having a resistor layer with high precision and high reliability.

請求項2記載の発明によれば、請求項1記載の上記効果
に加え、セラミック基板として、予め表面が粗化された
ものを用いることによって、セラミック基板と導体回路
との密着性を高めることができる。
According to the invention described in claim 2, in addition to the above effects described in claim 1, by using a ceramic substrate whose surface has been roughened in advance, it is possible to improve the adhesion between the ceramic substrate and the conductor circuit. can.

請求項3記載の発明によれば、請求項1記載の上記効果
に加え、回路パターンを形成する導体金属として、銅ま
たはニッケルのような卑金属を用いることによって、材
料コストを削減できるとともに配線抵抗を低(でき、ま
た、金を用いることによって、マイグレーションの心配
がなくなるとともに、はんだ付は性等が良好になる。
According to the invention set forth in claim 3, in addition to the above-mentioned effects set forth in claim 1, by using a base metal such as copper or nickel as the conductor metal forming the circuit pattern, it is possible to reduce material cost and reduce wiring resistance. Furthermore, by using gold, there is no need to worry about migration, and the soldering properties are improved.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の実施例を示す工程流れ図、第2図は
製造された抵抗体付セラミック回路板の断面図である。 ■・・・セラミック基Fj、2・・・導体金属層 20
・・・薄膜金属層 3・・・抵抗体層 4・・・保護層
第1図 代理人 弁理士  松 本 武 彦
FIG. 1 is a process flow chart showing an embodiment of the present invention, and FIG. 2 is a sectional view of a manufactured ceramic circuit board with a resistor. ■...Ceramic base Fj, 2...Conductor metal layer 20
...Thin film metal layer 3...Resistor layer 4...Protective layer Figure 1 Agent: Takehiko Matsumoto, patent attorney

Claims (1)

【特許請求の範囲】 1 セラミック基板に導体回路とともに抵抗体が形成さ
れたセラミック回路板を製造する方法であって、以下の
工程(1)〜(4)を含むことを特徴とする抵抗体付セ
ラミック回路板の製造方法。 (1)セラミック基板に抵抗体層を形成し、抵抗体層の
上に保護層を形成する工程。 (2)セラミック基板表面および抵抗体層の露出部分の
全体に薄膜金属層を形成する工程。 (3)薄膜金属層の上に所定の回路パターンに対応する
めっきレジスト層を形成し、めっきレジスト層のない部
分の薄膜金属層に、電解めっきによって導体金属層を形
成する工程。 (4)めっきレジスト層を剥離した後、導体金属層のな
い部分の薄膜金属層をエッチング除去する工程。 2 セラミック基板として、予め表面が粗化されたもの
を用いる請求項1記載の抵抗体付セラミック回路板の製
造方法。 3 導体回路を構成する金属が、銅,ニッケル,金のう
ちの何れかである請求項1記載の抵抗体付セラミック回
路板の製造方法。
[Scope of Claims] 1. A method for manufacturing a ceramic circuit board in which a resistor is formed together with a conductor circuit on a ceramic substrate, which method includes the following steps (1) to (4). Method of manufacturing ceramic circuit boards. (1) Step of forming a resistor layer on a ceramic substrate and forming a protective layer on the resistor layer. (2) A step of forming a thin metal layer over the entire surface of the ceramic substrate and the exposed portion of the resistor layer. (3) A step of forming a plating resist layer corresponding to a predetermined circuit pattern on the thin film metal layer, and forming a conductive metal layer by electrolytic plating on the part of the thin film metal layer where there is no plating resist layer. (4) After peeling off the plating resist layer, a step of etching away the thin film metal layer where there is no conductive metal layer. 2. The method of manufacturing a ceramic circuit board with a resistor according to claim 1, wherein the ceramic substrate has a roughened surface in advance. 3. The method of manufacturing a ceramic circuit board with a resistor according to claim 1, wherein the metal constituting the conductor circuit is one of copper, nickel, and gold.
JP63159823A 1988-06-27 1988-06-27 Method for manufacturing ceramic circuit board with resistor Expired - Fee Related JPH0682909B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63159823A JPH0682909B2 (en) 1988-06-27 1988-06-27 Method for manufacturing ceramic circuit board with resistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63159823A JPH0682909B2 (en) 1988-06-27 1988-06-27 Method for manufacturing ceramic circuit board with resistor

Publications (2)

Publication Number Publication Date
JPH029192A true JPH029192A (en) 1990-01-12
JPH0682909B2 JPH0682909B2 (en) 1994-10-19

Family

ID=15702031

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63159823A Expired - Fee Related JPH0682909B2 (en) 1988-06-27 1988-06-27 Method for manufacturing ceramic circuit board with resistor

Country Status (1)

Country Link
JP (1) JPH0682909B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009105323A (en) * 2007-10-25 2009-05-14 Nippon Mektron Ltd Method for manufacturing printed circuit board with on-board resistive element

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5586183A (en) * 1978-12-22 1980-06-28 Tokyo Shibaura Electric Co Substrate
JPS5595396A (en) * 1979-01-16 1980-07-19 Oki Electric Ind Co Ltd Method of fabricating ceramic multilayer circuit board
JPS61185995A (en) * 1985-02-13 1986-08-19 三菱電機株式会社 Making of circuit board with resistor
JPS63124596A (en) * 1986-11-14 1988-05-28 株式会社東芝 Circuit board

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5586183A (en) * 1978-12-22 1980-06-28 Tokyo Shibaura Electric Co Substrate
JPS5595396A (en) * 1979-01-16 1980-07-19 Oki Electric Ind Co Ltd Method of fabricating ceramic multilayer circuit board
JPS61185995A (en) * 1985-02-13 1986-08-19 三菱電機株式会社 Making of circuit board with resistor
JPS63124596A (en) * 1986-11-14 1988-05-28 株式会社東芝 Circuit board

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009105323A (en) * 2007-10-25 2009-05-14 Nippon Mektron Ltd Method for manufacturing printed circuit board with on-board resistive element

Also Published As

Publication number Publication date
JPH0682909B2 (en) 1994-10-19

Similar Documents

Publication Publication Date Title
JP2688446B2 (en) Multilayer wiring board and manufacturing method thereof
US4963389A (en) Method for producing hybrid integrated circuit substrate
JP2990955B2 (en) Copper metallization method
JPH029192A (en) Manufacture of ceramic circuit board with resistor
JPS61185995A (en) Making of circuit board with resistor
JPH0682908B2 (en) Method for manufacturing ceramic circuit board with resistor
JP2002185108A (en) Wiring board
JPH01235291A (en) Manufacture of ceramic circuit board with resistor
JPH029190A (en) Manufacture of ceramic circuit board with resistor
JPH0227832B2 (en) SERAMITSUKUSUKIBAN
JPH0891969A (en) Nickel metalizing method for ceramic base material
JPS61140195A (en) Making of ceramic wiring board
JPH0426560B2 (en)
JPH04357895A (en) Manufacture of ceramic wiring board
JPH0754770B2 (en) Manufacturing method of ceramic wiring board
JPH0661619A (en) Production of circuit board
EP0417749A2 (en) Thick film resistor/integrated circuit substrate and method of manufacture
JPH01173778A (en) Manufacture of printed wiring board with resistor
JPS63275196A (en) Manufacture of circuit substrate
JPS6347997A (en) Manufacture of ceramic double-sided wiring board
JPH08153954A (en) Manufacture of ceramic printed wiring board
JP2000252611A (en) Wiring board and its manufacture
JPH01112794A (en) Manufacture of ceramic two-sided wiring substrate
JPH03205892A (en) Ceramic printed wiring board and its manufacture
JPS6285496A (en) Manufacture of printed circuit board

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees