JP2000252611A - Wiring board and its manufacture - Google Patents
Wiring board and its manufactureInfo
- Publication number
- JP2000252611A JP2000252611A JP11050722A JP5072299A JP2000252611A JP 2000252611 A JP2000252611 A JP 2000252611A JP 11050722 A JP11050722 A JP 11050722A JP 5072299 A JP5072299 A JP 5072299A JP 2000252611 A JP2000252611 A JP 2000252611A
- Authority
- JP
- Japan
- Prior art keywords
- plating layer
- protective glass
- layer
- surface roughness
- plated layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、基板の表面電極に
形成されためっき層が保護ガラスにて覆われている配線
基板およびその製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wiring substrate in which a plating layer formed on a surface electrode of a substrate is covered with a protective glass, and a method for manufacturing the same.
【0002】[0002]
【従来の技術】ハイブリッドIC等で使用される厚膜を
有する配線基板(厚膜回路基板)において、回路規模が
大きなものや高集積化が必要なものでは積層基板が一般
的に用いられている。そのなかでも、Cuめっきを施さ
れた表面電極部を備えるアルミナ積層基板は、製造コス
ト、厚膜抵抗体の形成およびハンダ接合性といった点で
優れている。2. Description of the Related Art In a wiring board (thick film circuit board) having a thick film used in a hybrid IC or the like, a laminated board is generally used in a circuit board having a large circuit scale or requiring high integration. . Among them, an alumina laminated substrate having a surface electrode portion plated with Cu is excellent in terms of manufacturing cost, formation of a thick film resistor, and solderability.
【0003】このような配線基板として、本出願人は、
基板上に厚膜抵抗体を形成するアルミナ積層基板を提案
している(特開昭63−107087号公報参照)。こ
のアルミナ積層基板では、基板上にタングステン(W)
またはモリブデン(Mo)からなる表面配線層およびC
uめっき層を順次形成した後、Cuめっき層上にCu厚
膜導体層を形成することによって表面電極部が構成され
る。従って、表面配線層と厚膜抵抗体との接続は、Cu
めっき層とCu厚膜導体層の2層を介して行われるが、
このなかでCu厚膜導体層は厚膜抵抗体との接続のため
だけに形成されていることから、コスト的に不利になっ
ていた。[0003] As such a wiring board, the present applicant has
An alumina laminated substrate in which a thick film resistor is formed on a substrate has been proposed (see JP-A-63-107087). In this alumina laminated substrate, tungsten (W)
Or a surface wiring layer made of molybdenum (Mo) and C
After sequentially forming the u-plated layers, a surface electrode section is formed by forming a Cu thick film conductor layer on the Cu-plated layer. Therefore, the connection between the surface wiring layer and the thick film resistor is made of Cu
It is performed through two layers, a plating layer and a Cu thick film conductor layer,
Among them, the Cu thick-film conductor layer is formed only for connection with the thick-film resistor, which is disadvantageous in cost.
【0004】また、別の構成の配線基板として、Wまた
はMoからなる表面配線層上にCu等のめっき層を形成
して表面電極部を構成し、この表面電極部に直接厚膜抵
抗体を接続するものが知られている(特開昭56−14
6201号公報参照)。この構成によれば、めっき層上
に直接厚膜抵抗体を形成することから、Cu厚膜導体層
が不要であり、使用材料および工数が低減してコスト的
に有利である。Further, as a wiring board having another structure, a plating layer of Cu or the like is formed on a surface wiring layer made of W or Mo to form a surface electrode portion, and a thick film resistor is directly formed on the surface electrode portion. A connecting device is known (JP-A-56-14).
No. 6201). According to this configuration, since the thick-film resistor is formed directly on the plating layer, a Cu thick-film conductor layer is unnecessary, and the material used and the number of steps are reduced, which is advantageous in cost.
【0005】[0005]
【発明が解決しようとする課題】ところで、厚膜抵抗体
の保護のために、厚膜抵抗体を保護ガラス(オーバコー
トガラス)にて被覆する必要があるが、上記のめっき層
上に直接厚膜抵抗体を形成する構成では、保護ガラスと
めっき層との接合強度が低く、結果として保護ガラスと
基板との接合強度が低くなるという問題がある。In order to protect the thick-film resistor, it is necessary to cover the thick-film resistor with a protective glass (overcoat glass). In the configuration in which the film resistor is formed, there is a problem that the bonding strength between the protective glass and the plating layer is low, and as a result, the bonding strength between the protective glass and the substrate is low.
【0006】本発明は、上記点に鑑み、めっき層を有す
る表面電極部が保護ガラスにて被覆されている配線基板
において、めっき層と保護ガラスとの間の接合強度を向
上させることを目的とする。In view of the above, an object of the present invention is to improve the bonding strength between a plating layer and a protective glass in a wiring board in which a surface electrode portion having a plating layer is covered with a protective glass. I do.
【0007】[0007]
【課題を解決するための手段】本発明は、めっき層と保
護ガラスとの間の接合強度が低い原因が、めっき層の表
面が平坦であって保護ガラスとの間に十分な接合面積が
得られていないためであることに着目して成されたもの
である。すなわち、請求項1記載の発明では、めっき層
(5)における保護ガラス(7)に被覆された部分の表
面粗度(Rz)が5μm以上であることを特徴としてい
る。According to the present invention, the reason why the bonding strength between the plating layer and the protective glass is low is that the surface of the plating layer is flat and a sufficient bonding area can be obtained between the plating layer and the protective glass. This is because it has not been done. That is, the first aspect of the present invention is characterized in that a portion of the plating layer (5) covered with the protective glass (7) has a surface roughness (Rz) of 5 μm or more.
【0008】このように、めっき層(5)の表面粗度
(Rz)を大きくすることにより、めっき層(5)表面
の保護ガラス(7)との接合面積を十分に大きくするこ
とができ、めっき層(5)と保護ガラス(7)との間の
接合強度を大きくすることが可能となる。なお、本明細
書中においてめっき層(5)の表面粗度(Rz)とは、
JISB0601に規定する十点平均粗さによる表面あ
らさの測定値を意味する。As described above, by increasing the surface roughness (Rz) of the plating layer (5), the bonding area of the surface of the plating layer (5) with the protective glass (7) can be sufficiently increased. It is possible to increase the bonding strength between the plating layer (5) and the protective glass (7). In addition, in this specification, the surface roughness (Rz) of the plating layer (5) means
It means a measured value of surface roughness based on a ten-point average roughness specified in JIS B0601.
【0009】また、請求項2記載の発明では、外表面に
表面配線層(4)が形成された基板(1)を用意し、表
面配線層(4)の表面にめっき層(5)を形成し、めっ
き層(5)表面の少なくとも一部の表面粗度(Rz)を
5μm以上にし、めっき層(5)のうち、めっき層粗化
工程にて表面粗度(Rz)を大きくした部分を被覆する
保護ガラス(7)を形成することを特徴としている。According to the second aspect of the present invention, a substrate (1) having a surface wiring layer (4) formed on the outer surface is prepared, and a plating layer (5) is formed on the surface of the surface wiring layer (4). Then, the surface roughness (Rz) of at least a part of the surface of the plating layer (5) is set to 5 μm or more, and the portion of the plating layer (5) whose surface roughness (Rz) is increased in the plating layer roughening step is removed. It is characterized in that a protective glass (7) to be coated is formed.
【0010】これにより、保護ガラス(7)と接合する
めっき層(5)表面の接合面積を十分に大きくすること
ができ、めっき層(5)と保護ガラス(7)との間の接
合強度が大きな配線基板を製造することができる。上記
のめっき層(5)表面の少なくとも一部の表面粗度(R
z)を大きく方法としては、物理的方法あるいは化学的
方法があり、物理的方法としては、具体的には、請求項
3記載の発明のように、めっき層(5)表面にサンドブ
ラストを実施する工程とすることができ、より具体的に
は、請求項4記載の発明のように、サンドブラストにて
めっき層(5)表面に吹き付ける研磨剤は、粒度が#3
0〜#1000とすることができる。[0010] Thereby, the bonding area of the surface of the plating layer (5) to be bonded to the protective glass (7) can be made sufficiently large, and the bonding strength between the plating layer (5) and the protective glass (7) can be reduced. A large wiring board can be manufactured. The surface roughness (R) of at least a part of the surface of the plating layer (5)
As a method of largely increasing z), there is a physical method or a chemical method. Specifically, as the physical method, sandblasting is performed on the surface of the plating layer (5) as in the invention of claim 3. More specifically, the abrasive sprayed onto the surface of the plating layer (5) by sandblasting has a particle size of # 3.
0 to # 1000.
【0011】なお、上記各手段の括弧内の符号は、後述
する実施形態に記載の具体的手段との対応関係を示す一
例である。Note that the reference numerals in parentheses of the above means are examples showing the correspondence with specific means described in the embodiments described later.
【0012】[0012]
【発明の実施の形態】以下、本発明の実施形態を図に基
づいて説明する。まず、図1に基づいて本実施形態に基
板の構成について説明する。配線基板100は、複数の
セラミック基板が積層された積層基板1を有する。セラ
ミック基板は、例えばアルミナ、窒化アルミニウム、ム
ライト等から構成されている。積層基板1内部には、内
部配線層3が形成されており、積層基板1の外表面には
内部配線層3と導通する表面配線層4が形成されてい
る。これらの配線層3、4は、MoやW等の高融点金属
を主成分とする材料から構成される。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. First, the configuration of the substrate according to the present embodiment will be described with reference to FIG. The wiring substrate 100 has a laminated substrate 1 on which a plurality of ceramic substrates are laminated. The ceramic substrate is made of, for example, alumina, aluminum nitride, mullite, or the like. An internal wiring layer 3 is formed inside the multilayer substrate 1, and a surface wiring layer 4 electrically connected to the internal wiring layer 3 is formed on the outer surface of the multilayer substrate 1. These wiring layers 3 and 4 are made of a material mainly composed of a high melting point metal such as Mo or W.
【0013】また、表面配線層4の表面は、ハンダとの
接合性やワイヤボンディング性の良好な材料であるC
u、Ni、Au、AgおよびAl等からなるめっき層5
で被覆されている。表面配線層4は、このめっき層5を
介して、図示しない部品がハンダ付けされたり、ワイヤ
ボンディングされる部分、すなわち、部品実装部とな
る。The surface of the surface wiring layer 4 is made of C, which is a material having good bonding properties with solder and wire bonding properties.
Plating layer 5 made of u, Ni, Au, Ag, Al, etc.
It is covered with. The surface wiring layer 4 is a part to which a component (not shown) is soldered or wire-bonded via the plating layer 5, that is, a part mounting part.
【0014】めっき層5の表面および積層基板1の表面
の所定部位には、LaB6 系材料またはSnO2 系材料
等からなる厚膜抵抗体6が形成されている。この厚膜抵
抗体6と上記の配線層3、4、めっき層5により、配線
基板100の配線部が構成されている。さらに、積層基
板1の表面において、厚膜抵抗体6の信頼性向上や精度
向上のために、厚膜抵抗体6およびこれと接続されため
っき層5の表面を覆うように、厚膜状の保護ガラス7が
形成されている。A thick film resistor 6 made of a LaB 6 -based material or a SnO 2 -based material is formed on predetermined portions of the surface of the plating layer 5 and the surface of the laminated substrate 1. The thick film resistor 6, the wiring layers 3, 4 and the plating layer 5 constitute a wiring part of the wiring board 100. Further, in order to improve the reliability and accuracy of the thick film resistor 6 on the surface of the laminated substrate 1, the thick film resistor 6 and the plating film 5 connected to the thick film resistor 6 are covered. A protective glass 7 is formed.
【0015】以下、上記構成の配線基板100の製造方
法を図2に基づいて説明する。まず、図2(a)に示す
スルーホール形成工程にて、アルミナ粒子を主成分とす
るグリーンシート1aを複数枚(本例では3枚)用意
し、このグリーンシート1aにパンチング等の打ち抜き
加工によってスルーホール部2を形成する。次に、図2
(b)に示す配線印刷工程にて、高融点金属材料である
WやMo等からなる導体材料を主成分とする金属ペース
トを、スルーホール部2に印刷等の方法で充填して内部
配線層3を形成する。さらに、スルーホール部2に充填
したのと同様の金属ペーストを、グリーンシート1a表
面に所定の回路配線パターンに印刷して表面配線層4を
形成する。Hereinafter, a method of manufacturing the wiring board 100 having the above configuration will be described with reference to FIG. First, in a through hole forming step shown in FIG. 2A, a plurality of (three in this example) green sheets 1a mainly containing alumina particles are prepared, and the green sheets 1a are formed by punching or the like. A through hole 2 is formed. Next, FIG.
In the wiring printing process shown in FIG. 2B, a metal paste mainly composed of a conductor material made of a high melting point metal material such as W or Mo is filled in the through-hole portion 2 by a method such as printing or the like to form an internal wiring layer. Form 3 Further, the same metal paste as that filled in the through-hole portion 2 is printed on the surface of the green sheet 1a in a predetermined circuit wiring pattern to form the surface wiring layer 4.
【0016】そして、図2(c)に示す積層基板焼成工
程にて、上記工程で作成したグリーンシート1aを複数
枚積層し、これを還元雰囲気中(例えばH2 とN2 の混
合雰囲気)、あるいは中性雰囲気中において、例えば1
600℃前後の温度で焼成することにより、積層基板部
1を焼成成形する。なお、本発明における基板用意工程
は、上記のスルーホール形成工程、配線印刷工程および
積層基板焼成工程から構成される。Then, in a laminated substrate baking step shown in FIG. 2C, a plurality of green sheets 1a prepared in the above step are laminated, and the green sheets 1a are laminated in a reducing atmosphere (for example, a mixed atmosphere of H 2 and N 2 ). Alternatively, in a neutral atmosphere, for example, 1
By firing at a temperature of about 600 ° C., the laminated substrate section 1 is fired and formed. The substrate preparing step in the present invention includes the above-described through hole forming step, wiring printing step, and laminated substrate baking step.
【0017】次に、図2(d)に示すめっき層形成工程
にて、表面配線層4上ににめっき層5を形成する。めっ
き用の金属には、後工程の厚膜抵抗体形成や部品接続時
のハンダ接合性等の点から、本実施形態ではCuを用い
ている。めっきの方法は、電解めっき法、あるいは無電
解めっき法のいずれでもよい。また、めっき厚は例えば
2〜15μmであることが望ましい。Next, a plating layer 5 is formed on the surface wiring layer 4 in a plating layer forming step shown in FIG. In the present embodiment, Cu is used as the metal for plating in view of the formation of a thick-film resistor in a later process and the solder bonding property when connecting components. The plating method may be either an electrolytic plating method or an electroless plating method. The plating thickness is desirably, for example, 2 to 15 μm.
【0018】次に、図2(e)に示すめっき層粗化工程
にて、めっき層5の表面粗度Rzを大きくするために、
めっき層5表面にサンドブラストを実施する。サンドブ
ラストを実施する部位としては、めっき層5における後
工程の保護ガラス7を形成する部位のみでよいが、めっ
き層5等が形成されていない基板セラミック部分を含め
て他の部分に対して実施しても問題はない。サンドブラ
ストで吹き付ける研磨剤には、アルミナ、炭化珪素やガ
ラス等を用いる。また、研磨剤の粒度は、めっき層4の
適当な表面粗度Rzを得るために#30〜#1000ま
でのものが好ましい。サンドブラストによって形成する
めっき層5の表面粗度Rzは、めっき層5表面に形成す
る保護ガラス7との接合強度の点で、JIS B060
1に定める十点平均粗さRzで5μm以上があることが
好ましい。Next, in the plating layer roughening step shown in FIG. 2E, in order to increase the surface roughness Rz of the plating layer 5,
Sandblasting is performed on the surface of the plating layer 5. The portion where the sand blast is performed may be only the portion of the plating layer 5 where the protective glass 7 in the subsequent process is formed, but the sand blast is performed on other portions including the substrate ceramic portion where the plating layer 5 and the like are not formed. There is no problem. Alumina, silicon carbide, glass, or the like is used as an abrasive sprayed by sandblasting. The particle size of the abrasive is preferably from # 30 to # 1000 in order to obtain an appropriate surface roughness Rz of the plating layer 4. The surface roughness Rz of the plating layer 5 formed by sandblasting is JIS B060 in view of the bonding strength with the protective glass 7 formed on the surface of the plating layer 5.
It is preferable that the ten-point average roughness Rz specified in 1 be 5 μm or more.
【0019】次に、図2(f)に示す抵抗体形成工程に
て、積層基板1上の所定部位において、めっき層5と直
接接触するように厚膜抵抗体6を形成する。厚膜抵抗体
6の材料としては、上記配線印刷工程にて表層に形成し
たWやMoの酸化を防ぐために、還元性雰囲気あるいは
中性雰囲気で焼成可能であることが好ましく、使用可能
な抵抗値範囲および信頼性の面も含めると、LaB6 系
材料やSnO2 系材料を主成分とする抵抗体ペーストを
用いることが望ましい。この抵抗体ペーストを印刷によ
り所定のパターンに印刷した後、乾燥させ、窒素雰囲気
下にて900℃程度の温度で焼成する。Next, in a resistor forming step shown in FIG. 2F, a thick film resistor 6 is formed at a predetermined portion on the laminated substrate 1 so as to be in direct contact with the plating layer 5. The material of the thick-film resistor 6 is preferably a material that can be fired in a reducing atmosphere or a neutral atmosphere in order to prevent oxidation of W and Mo formed on the surface layer in the above-described wiring printing step. In consideration of the range and reliability, it is desirable to use a resistor paste containing a LaB 6 -based material or a SnO 2 -based material as a main component. This resistor paste is printed in a predetermined pattern by printing, dried, and fired at about 900 ° C. in a nitrogen atmosphere.
【0020】次に、図2(g)に示す保護ガラス形成工
程にて、厚膜抵抗体6を保護するために、厚膜抵抗体6
および厚膜抵抗体6が形成されためっき層5(部品搭載
部や検査用端子等の部分は除く)を覆うように保護ガラ
ス(オーバコートガラス)7を形成する。この保護ガラ
スの材料としては、還元性雰囲気あるいは中性雰囲気で
焼成可能で、かつ、厚膜抵抗体6の抵抗値変動が少ない
ものを使用することが好ましく、例えば酸化亜鉛や酸化
ホウ素を主成分とするガラスペーストを用いることが望
ましい。このガラスペーストを印刷および乾燥させた
後、窒素雰囲気下で500〜700℃の温度で焼成す
る。Next, in the protective glass forming step shown in FIG. 2 (g), the thick film resistor 6 is protected in order to protect the thick film resistor 6.
A protective glass (overcoat glass) 7 is formed so as to cover the plating layer 5 on which the thick film resistor 6 is formed (excluding the parts mounting portion and the terminals for inspection, etc.). As the material of the protective glass, it is preferable to use a material which can be fired in a reducing atmosphere or a neutral atmosphere and has a small variation in the resistance value of the thick film resistor 6, for example, zinc oxide or boron oxide as a main component. It is desirable to use a glass paste. After printing and drying this glass paste, it is fired at a temperature of 500 to 700 ° C. in a nitrogen atmosphere.
【0021】図3は、めっき層5の表面粗度Rz(μ
m)と、めっき層5および保護ガラス7との間の接合強
度(kgf/mm2 )との関係を表している。表面粗度
Rzの異なる5点(Rz1、Rz2、Rz3、Rz4、
Rz5)において、接合強度を測定した。接合強度は8
回計測したうちの、最大値、最小値および平均値を示し
ており、具体的数値は図4に示す通りである。FIG. 3 shows the surface roughness Rz (μ
m) and the bonding strength between the plating layer 5 and the protective glass 7 (kgf / mm 2 ). Five points with different surface roughness Rz (Rz1, Rz2, Rz3, Rz4,
Rz5), the bonding strength was measured. Joint strength is 8
The maximum value, the minimum value, and the average value of the measured times are shown, and specific numerical values are as shown in FIG.
【0022】図3、図4によれば、めっき層5の表面粗
度Rzが大きくなるに従って、めっき層5と保護ガラス
7との間の接合強度が向上していることが理解できる。
また、図3、図4に示しためっき層5の表面粗度Rz
と、めっき層5および保護ガラス7との間の接合強度と
の関係から、表面粗度Rzが5μm以上であれば、めっ
き層5と保護ガラス7との間の十分な接合強度が得られ
ることが分かる。3 and 4, it can be understood that the bonding strength between the plating layer 5 and the protective glass 7 increases as the surface roughness Rz of the plating layer 5 increases.
Further, the surface roughness Rz of the plating layer 5 shown in FIGS.
From the relationship between the surface roughness Rz and the bonding strength between the plating layer 5 and the protective glass 7, if the surface roughness Rz is 5 μm or more, a sufficient bonding strength between the plating layer 5 and the protective glass 7 can be obtained. I understand.
【0023】以上のように、本発明によれば、従来の配
線基板製造工程に加えて、めっき層5の表面粗度Rzを
大きくするめっき層粗化工程(図2(e))を実施する
だけで、めっき層5と保護ガラス7との間の接合強度を
向上させることが可能となる。 (他の実施形態)なお、上記実施形態では、めっき層形
成工程(図2(d))において、めっき用金属としてC
uを用いたが、これに限らず、Ni、Au、Agあるい
はAlのいずれを用いてもよく、これらをめっき用金属
として用いた場合にも、上記めっき層粗化工程(図2
(e))にて表面粗度Rzを5μm以上とすることで、
Cuの場合と同様にめっき層5と保護ガラス7との間の
接合強度を向上させることが可能となる。As described above, according to the present invention, a plating layer roughening step (FIG. 2 (e)) for increasing the surface roughness Rz of the plating layer 5 is performed in addition to the conventional wiring board manufacturing step. Only by this, it is possible to improve the bonding strength between the plating layer 5 and the protective glass 7. (Other Embodiments) In the above embodiment, in the plating layer forming step (FIG. 2D), C is used as the plating metal.
Although u was used, the present invention is not limited to this, and any of Ni, Au, Ag, and Al may be used.
By setting the surface roughness Rz to 5 μm or more in (e)),
As in the case of Cu, the bonding strength between the plating layer 5 and the protective glass 7 can be improved.
【0024】また、上記実施形態では、めっき層粗化工
程(図2(e))において、めっき層5の表面粗度Rz
を大きくするために、めっき層5表面にサンドブラスト
を実施したが、これに限らず、以下の方法を用いてもよ
い。すなわち、上記サンドブラストで用いたのと同様の
研磨剤を板材、布、紙等に貼り付けた研磨板等を用い
て、めっき層5表面の研磨を実施することにより、めっ
き層5の表面粗度Rzを大きくすることができる。In the above embodiment, in the plating layer roughening step (FIG. 2E), the surface roughness Rz
Although sandblasting was performed on the surface of the plating layer 5 in order to increase the surface roughness, the present invention is not limited thereto, and the following method may be used. That is, the surface roughness of the plating layer 5 is polished by polishing the surface of the plating layer 5 using a polishing plate or the like in which the same abrasive used in the above sandblasting is attached to a plate material, cloth, paper, or the like. Rz can be increased.
【0025】また、上記のサンドブラストや研磨といっ
た物理的方法に対して、配線基板100を硝酸や過硫酸
アンモニウム溶液等に適当な時間浸漬してめっき層5表
面の化学エッチングを行うという化学的方法によって
も、めっき層5の表面粗度Rzを大きくすることができ
る。さらに、めっき層5を形成する際の下地となるW等
の表面配線層4の表面粗度を上げることによっても、め
っき層5の表面粗度Rzを上げることができる。表面配
線層4の表面粗度を上げる方法としては、表面配線層4
を形成するW等の粒径を大きくする方法や、めっき層5
形成前に表面配線層4を化学エッチングする方法があ
る。In contrast to the above-mentioned physical methods such as sand blasting and polishing, a chemical method of immersing the wiring board 100 in a nitric acid or ammonium persulfate solution or the like for an appropriate time to chemically etch the surface of the plating layer 5 may be employed. In addition, the surface roughness Rz of the plating layer 5 can be increased. Further, the surface roughness Rz of the plating layer 5 can also be increased by increasing the surface roughness of the surface wiring layer 4 such as W serving as a base when the plating layer 5 is formed. As a method of increasing the surface roughness of the surface wiring layer 4, the surface wiring layer 4
To increase the particle size of W or the like that forms
There is a method of chemically etching the surface wiring layer 4 before formation.
【0026】また、上記実施形態では、配線基板100
をセラミック積層基板としたが、これに限らず、本発明
は、めっき層表面に保護ガラスを形成する構成のもので
あれば、単層の基板にも適用可能である。In the above embodiment, the wiring board 100
Is a ceramic laminated substrate, but the present invention is not limited to this, and the present invention can be applied to a single-layer substrate as long as it has a configuration in which a protective glass is formed on the surface of a plating layer.
【図1】本発明の実施形態に係る配線基板の構成を示す
断面図である。FIG. 1 is a cross-sectional view illustrating a configuration of a wiring board according to an embodiment of the present invention.
【図2】図1に示す配線基板の製造工程を示す工程図で
ある。FIG. 2 is a process chart showing a manufacturing process of the wiring board shown in FIG. 1;
【図3】めっき層の表面粗度Rzと、めっき層および保
護ガラスとの間の接合強度との関係を示す特性図であ
る。FIG. 3 is a characteristic diagram showing a relationship between a surface roughness Rz of a plating layer and a bonding strength between the plating layer and the protective glass.
【図4】図3の特性図における表面粗度Rzと接合強度
の具体的数値を示す図表である。FIG. 4 is a table showing specific numerical values of surface roughness Rz and bonding strength in the characteristic diagram of FIG. 3;
1…積層基板、2…スルーホール、3…内部配線層、4
…表面配線層、5…めっき層、6…厚膜抵抗体、7…保
護ガラス。DESCRIPTION OF SYMBOLS 1 ... laminated board, 2 ... through hole, 3 ... internal wiring layer, 4
... Surface wiring layer, 5 ... Plating layer, 6 ... Thick film resistor, 7 ... Protective glass.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 長坂 崇 愛知県刈谷市昭和町1丁目1番地 株式会 社デンソー内 Fターム(参考) 5E314 AA06 BB02 BB06 BB12 DD02 FF02 FF17 GG26 5E346 AA53 CC17 CC32 CC34 CC35 CC36 CC37 CC38 CC39 DD22 EE21 EE24 HH32 HH40 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Takashi Nagasaka 1-1-1 Showa-cho, Kariya-shi, Aichi F-Term in Denso Corporation (reference) 5E314 AA06 BB02 BB06 BB12 DD02 FF02 FF17 GG26 5E346 AA53 CC17 CC32 CC34 CC35 CC36 CC37 CC38 CC39 DD22 EE21 EE24 HH32 HH40
Claims (4)
基板(1)と、 前記表面配線層(4)の表面に形成されためっき層
(5)と、 前記めっき層(5)の少なくとも一部を被覆するように
形成された保護ガラス(7)とを備え、 前記めっき層(5)における前記保護ガラス(7)に被
覆された部分の表面粗度(Rz)が5μm以上であるこ
とを特徴とする配線基板。A substrate (1) having a surface wiring layer (4) formed on an outer surface thereof; a plating layer (5) formed on the surface of the surface wiring layer (4); and the plating layer (5). And a protective glass (7) formed so as to cover at least a part of the coating layer, wherein a surface roughness (Rz) of a portion of the plating layer (5) covered with the protective glass (7) is 5 μm or more. A wiring substrate, comprising:
基板(1)を用意する基板用意工程と、 前記表面配線層(4)の表面にめっき層(5)を形成す
るめっき層形成工程と、 前記めっき層(5)表面の少なくとも一部の表面粗度
(Rz)を5μm以上にするめっき層粗化工程と、 前記めっき層(5)のうち、前記めっき層粗化工程にて
表面粗度(Rz)を5μm以上にした部分を被覆する保
護ガラス(7)を形成する保護ガラス形成工程とを備え
ることを特徴とする配線基板の製造方法。2. A substrate preparing step for preparing a substrate (1) having a surface wiring layer (4) formed on an outer surface thereof; and a plating layer forming a plating layer (5) on a surface of the surface wiring layer (4). A forming step, a plating layer roughening step of making the surface roughness (Rz) of at least a part of the surface of the plating layer (5) 5 μm or more, and a plating layer roughening step of the plating layer (5). A protective glass forming step of forming a protective glass (7) that covers a portion having a surface roughness (Rz) of 5 μm or more.
(5)表面にサンドブラストを実施する工程であること
特徴とする請求項2記載の配線基板の製造方法。3. The method according to claim 2, wherein the step of roughening the plating layer is a step of performing sandblasting on the surface of the plating layer (5).
き層(5)表面に吹き付ける研磨剤は、粒度が#30〜
#1000であることを特徴とする請求項3記載の配線
基板の製造方法。4. In the sandblasting, the abrasive sprayed on the surface of the plating layer (5) has a particle size of # 30 to # 30.
4. The method for manufacturing a wiring board according to claim 3, wherein the number is # 1000.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11050722A JP2000252611A (en) | 1999-02-26 | 1999-02-26 | Wiring board and its manufacture |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11050722A JP2000252611A (en) | 1999-02-26 | 1999-02-26 | Wiring board and its manufacture |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000252611A true JP2000252611A (en) | 2000-09-14 |
Family
ID=12866774
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11050722A Pending JP2000252611A (en) | 1999-02-26 | 1999-02-26 | Wiring board and its manufacture |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000252611A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006108163A (en) * | 2004-09-30 | 2006-04-20 | Toppan Printing Co Ltd | Printed wiring board |
JP2007134711A (en) * | 2005-11-07 | 2007-05-31 | Samsung Electro Mech Co Ltd | Printed circuit board incorporating thin film capacitor and manufacturing method of the same |
KR20160087176A (en) * | 2015-01-13 | 2016-07-21 | 삼성전기주식회사 | Printed circuit board and method of manufacturing the same |
-
1999
- 1999-02-26 JP JP11050722A patent/JP2000252611A/en active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006108163A (en) * | 2004-09-30 | 2006-04-20 | Toppan Printing Co Ltd | Printed wiring board |
JP4639733B2 (en) * | 2004-09-30 | 2011-02-23 | 凸版印刷株式会社 | Method for manufacturing printed wiring board |
JP2007134711A (en) * | 2005-11-07 | 2007-05-31 | Samsung Electro Mech Co Ltd | Printed circuit board incorporating thin film capacitor and manufacturing method of the same |
US7675756B2 (en) | 2005-11-07 | 2010-03-09 | Samsung Electro-Mechanics Co., Ltd. | Thin film-capacitor-embedded printed circuit board and method of manufacturing the same |
US7886436B2 (en) | 2005-11-07 | 2011-02-15 | Samsung Electro-Mechanics Co., Ltd. | Thin film capacitor-embedded printed circuit board and method of manufacturing the same |
KR20160087176A (en) * | 2015-01-13 | 2016-07-21 | 삼성전기주식회사 | Printed circuit board and method of manufacturing the same |
KR102281457B1 (en) * | 2015-01-13 | 2021-07-27 | 삼성전기주식회사 | Printed circuit board and method of manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5897724A (en) | Method of producing a hybrid integrated circuit | |
JP2000252611A (en) | Wiring board and its manufacture | |
JP3404266B2 (en) | Wiring board connection structure | |
JP3420469B2 (en) | Wiring board | |
JP3495773B2 (en) | Circuit board | |
JP3214960B2 (en) | Wiring board | |
JP2685890B2 (en) | Electrode forming method for chip parts | |
JP4671511B2 (en) | Wiring board manufacturing method | |
JPH0774445A (en) | Thick film conductor and manufacture thereof | |
JP3554195B2 (en) | Wiring board | |
JP2849607B2 (en) | Method of manufacturing ceramic substrate having metallized metal layer | |
JP2001077511A (en) | Manufacture of ceramic board | |
JPH0682908B2 (en) | Method for manufacturing ceramic circuit board with resistor | |
JP3282893B2 (en) | Method of forming bump electrodes on ceramic substrate | |
JPH0794839A (en) | Circuit board | |
JP3512554B2 (en) | Wiring board | |
JPH0555729A (en) | Coating method for pad with solder | |
JPS58130590A (en) | Ceramic circuit board and thick film hybrid ic using same board | |
JP2000286522A (en) | Ceramic wiring board and manufacturing method thereof | |
JP3145614B2 (en) | Ceramic wiring board | |
JP3457247B2 (en) | Ceramic circuit board | |
JP2006041225A (en) | Manufacture of ceramic wiring board | |
JP2853551B2 (en) | Manufacturing method of ceramic wiring board | |
JPH04125955A (en) | Semiconductor device and manufacture thereof | |
JP2001339014A (en) | Wiring board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050329 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070417 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070601 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070807 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071225 |