JPH027720A - ディジタル信号受信装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ディジタルインターフェースフオ−マント等
で与えられるディジタル信号を受信し、ディジタル音声
信号を復調するディジタル信号受信装置に関するもので
ある。

〔従来の技術〕

ディジタルオーディオ装置間の相互接続を行う伝送規格
として日本電子機械工業会（ＥＩＡＪ）ＣＰ−３４Ｏｒ
デイジタルオーデイオインターフエース」がある。以下
この規格の概要について説明する。第６図はこの規格に
よるサブフレームと呼ばれるデータ単位の構成を示す図
である。各サブフレームは３２ビツトから構成され、そ
の内容は、同期信号である先頭４ビツトのプリアンプル
ＰＡ、オーディオ副情報データが送受される４ビツトの
ＡＵＸコードＡＸ、２０ビツトのオーディオサンプル情
報ＤＡ、オーディオサンプルの正誤を示す１ビットバリ
デイティフラグＶＦ、付加的情報が送受される１ビツト
のユーザーデータチャンネルＵＤ、オーディオデータの
内容に関する情報が送受される１ビツトのチャンネルス
テータスＣ８、さらにプリアンプル以外のデータの誤り
を検出するための１ビツトのパリティピットＰＢから成
っている。

ＣＤやＤＡＴでは１サンプルのオーディオデータは１６
ビツトであるので、２０ビツトのＤＡエリアのうちの後
半の１６ビツトに、右端に最上位ビット（ＭＳＢ）が位
置するようにして送受される。またチャンネルステータ
スとしては、オーディオ情報に極めて関係した情報とし
て例えば伝送データのチャンネル数、サンプリング周波
数、ダビング禁止コードなどが格納される。

なお図に示した３２ビツトデータは伝送°路上ではバイ
フェーズマーク変調が施され自己クロック抽出が容易と
なっている。

ところでこのような規格に基づ（信号を受信する装置と
してはＤＡＴやディジタルアンプなどが考えられるが、
合量も簡単な構成のものとして復調部とＤＡ変換部とを
有するいわゆるＤＡコンバータユニットを例にとって以
下の説明を行なう。

第７図にＤＡコンバータユニットの回路構成の概略を示
す。図において、ディジタル信号入力端子３１から供給
された信号は復−回路３２においてクロック抽出がなさ
れ、バイフェーズ復調が行われオーディオデータが分離
されて再生されたクロック信号とともにＤＡコンバータ
３３に供給される。そしてＤＡコンバータ３３において
アナログオーディオ信号に変換され、ローパスフィルタ
やラインアンプ等のアンプ３４を通してオーディオ出力
端子３５より出力される。他の構成においては例えば復
調回路３２とＤＡコンバータ３３との間にオーバーサン
プリング型のディジタルフィルタを挿入することにより
後段のローパスフィルタの次数軽減を図ったものもある
。

なおこの図ではオーディオ信号として１チヤンネル分し
か示していないが、−船釣にはディジタルインターフェ
ースでは２チヤンネルのオーディオデータが１サブフレ
ーム毎に時分割して送受されるので、復調回路３２から
は２チヤンネルのディジタルオーディオ信号が１６ビツ
ト（ないしそれ以上）毎に交互に出力され、ＤＡコンバ
ータ３３の前段もしくは後段にてチャンネル分離がなさ
れ、Ｌ／Ｈの２チヤンネルのオーディオ信号として出力
される。

ところで、ディジタルインターフェースの入力信号とし
てはＣＤやＤＡＴさらにＢＳチューナーなど様々な装置
からの信号が供給され、そのディジタルオーディオ信号
のサンプリング周波数Ｆｓは少なくとも３２ＫＨｚ　、
　４４．１ＫＨｚ　、　４８ＫＨｚの３種が存在する。

ディジタルインターフェースフォーマットでは、伝送レ
ートはＦ、に応じて変化するようになっており、第６図
における１ビツトは６４倍のＦ８の周波数、すなわち１
サブフレームはＦ。

の２倍の周波数となっている。

〔発明が解決しようとする課題〕

そのためあるＦ、の信号を受信し、オー云イオ信号を再
生している途中で入力信号のＦ、が変化した場合、復調
回路３２では受信信号のＦ３の変化にクロック抽出がす
ぐには追従できず、周波数や位相の不安定なりロックが
再生される。従ってディジタルオーディオ信号が正しく
分離されないばかりでなく、ＤＡコンバータ３３へ送ら
れるりロック信号も当然乱れたものとなってしまう。こ
の結果、アナログオーディオ信号には雑音が生じてしま
い、極端な場合にはスピーカを破損してしまうという問
題点があった。

本発明は上述のような従来のものの問題点を解消するた
めになされたもので、受信しているディジタルインター
フェース信号のＦ、が変化した場合や、受信入力信号を
供給しているコネクタの抜き差しを行ったりした場合な
どの過渡的な状態においてもオーディオ信号に雑音の生
じないディジタル信号受信装置を得ることを目的として
いる。

〔課題を解決するための手段〕

この発明に係るディジタル信号受信装置は、−定間隔毎
に検出されるべきプリアンプル信号の欠落を検出する手
段と、プリアンプル信号が欠落した場合にディジタルオ
ーディオ信号に対して補正処理を行う手段と、プリアン
プル信号の欠落が複数回続（ことを検出する手段とを備
え、このプリアンプル信号の欠落が複数回続いた場合に
所定期間のミュート信号を発生し、補正されたディジタ
ルオーディオ信号またはこれを変換したアナログオーデ
ィオ信号出力をミュートするように構成したものである
。

また、一定間隔毎に検出されるべきプリアンプル信号の
欠落を検出する手段と、受信信号のサブフレーム毎に生
成付加されているパリティチエツク符号によって受信信
号の誤りを検出する手段と、プリアンプル信号の欠落も
しくはパリティにより誤りが検出されたときに受信した
ディジタルオーディオ信号に対し補正処理を行なう手段
と、プリアンプル信号の欠落あるいは誤り状態が複数サ
ブフレーム連続することを検出する手段とを設け、プリ
アンプル欠落もしくは誤り状態のいずれかが複数のサブ
フレームにわたって連続して発生した場合に所定期間の
ミュート信号を発生して、補正されたディジタルオーデ
ィオ信号またはこれを変換したアナログオーディオ信号
をミュートするように構成したものである。

〔作用〕

従って受信信号のＦ、が変化した場合など連続したプリ
アンプル信号の欠落が発生した場合またはプリアンプル
欠落もしくはディジタルオーディオ信号の誤り状態が検
出された場合には、本発明ではプリアンプルの欠落また
はプリアンプル欠落もしくはディジタルオーディオ信号
の誤り状態が生じた始めの状態においてオーディオ信号
は補正された信号として出力され、その後ミュートされ
て無音状態となり、正しいオーディオ信号が再生できる
状態になった後、ミュートが解除される。

〔実施例〕

以下この発明の一実施例を図について説明する。

第１図は本発明の一実施例によるディジタル信号受信装
置のブロック構成を示した図である。図において、１は
プリアンプル信号給出回路、２はＰＬＬなどによるクロ
ック再生回路、３はタイミング発生回路、４はＡＮＤゲ
ート、５はプリアンプル欠落検出回路、６はプリアンプ
ル欠落回数を計数するカウンタ、７はミュート信号発生
回路、８はバイフェーズ復調回路、９はオーディオ信号
補正回路、１０はミュート用ＡＮＤゲート、２０はミュ
ート手段であり、ミュート信号発生回路７及びミュート
用ＡＮＤゲート１０からなる。１１はオーディオ信号出
力端子である。

第２図は第１図の装置の動作タイミングを示す図である
。以下第１図、第２図を用いて本実施例の動作を説明す
る。ディジタルインターフェース信号の受信入力端子３
１に供給された信号ＲＸはプリアンプル検出回路１とバ
イフェーズ復調回路８に入力される。プリアンプル検出
回路１に於いては、第６図にてＰＡとして示したプリア
ンプル信号が検出されＰＡＳＧ信号として出力され゛る
。

プリアンプルのパターンは本来のバイフェーズ変調では
出現しないパターンが選ばれており、これを見つけるこ
とによりプリアンプル検出を行うことが可能である。Ｐ
ＡＳＧ信号は第２図（ｂ）のように出力され、クロック
再生回路２とタイミング発生回路３さらにはＡＮＤゲー
ト４の一方の入力端に与えられる。

クロック再生回路２の構成を第３図に示す。第３図にお
いて、入力端子２０１に与えられたＰＡＳＧ倍信号、位
相比較回路２０２の一方の入力として与えられる。電圧
制御形見振器ＶＣＯ２０４はあらかじめ設定されたフリ
ーラン周波数で発振し、そのクロックｖｃｏｏをカウン
タ２０５にて分周してＲＥＦＫ信号を出力し、位相比較
器の他方の入力に与える。位相比較器２０２ではＰＡＳ
Ｇ、！：ＲＥＦＫとを位相比較し、位相差に応じた電圧
・を作り出しローパスフィルタＬＰＦ２０３を介してＶ
ＣＯ２０４にフィードバックし、位相差が小さくなるよ
うに発振周波数を変化させる。

例えばＶＣＯ２０４のフリーラン周波数をＦ。

の５１２倍の近辺に設定し、カウンタ２０５の分周を１
／２５６としておき、Ｆ３の２倍に近い周波数のＲＥＦ
Ｋ信号を発生させ、定常状態ではＦ。

の２倍の周波数で発生するＰＡＳＧ信号に対し周波数及
び位相が同期するようにしている。そしてマスタークロ
ックＰＬＣＫとしてはカウンタ２０５からＶＣｏｏ（７
）１／４のＦ３Ｘ１２８の周波数のクロックを取り出し
て出力端子２０６より出力する。

タイミング発生回路３はクロック再生回路２より上述の
マスタークロフタＰＬＣＫを受け、またサブフレームの
開始位置を示す情報としてＰＡＳＧを受け、これにより
他の回路ブロックにて必要な各種のタイミング信号を発
生させ供給するためのものである。

タイミング発生回路３はＰＡＳＧ信号をリセット信号と
し、マスタークロックＰＬＣＫ信号をクロックとするカ
ウンタとそのカウンタ出力をデコードし、各タイミング
信号を作るデコーダから構成されており、もしＰＡＳＧ
信号が欠落した・場合にもＰＡＳＧ信号が与えられた前
サブフレームからマスタークロックを計数してカウンタ
の自走により所定のタイミング信号を生成できる。また
、実際にはＰＡＳＧ信号をそのままカウンタのリセット
信号として使うとプリアンプルでない所で誤検出により
ＰＡＳＧが発生した場合にカウンタがリセットされ誤っ
たタイミング信号が生成されてしまうので、例えば、プ
リアンプルが一旦検出されるまでは常にＰＡＳＧをその
ままリセット信号として入力し、正しくプリアンプルが
検出された後は、後述するような保護ウィンドによって
ゲートをかけたＰＡＳＧをリセット信号とすることによ
り、誤動作を防ぐことができる。図示したＰＡＷ信号が
この保護ウィンドであって、正しいプリアンプル信号が
検出された所からマスタークロックを計数し次にプリア
ンプル信号が検出されるべき所の近傍に設定された所定
の時間幅の信号で、第２図（Ｃ）に示している。ＡＮＤ
ゲート４においてはＰＡＳＧとＰＡＷとのゲートをとり
信頼性の高いプリアンプル検出信号ＧＰＡ　（第２図（
ｄ））を生成し、プリアンプル欠落検出回路５及び、欠
落回数計数用カウンタ６に供給している。

プリアンプル欠落検出回路５は入力されるべきＧＰＡが
入力されなかったことを検出し、プリアンプルの欠落し
たサブフレーム毎にパルスを生成するものであって、そ
の構成の一例を第４図に、また、その詳細なタイミング
を第５図に示す。第４図において、フリップフロップ５
０４のセット入力端子５０１にはＧＰＡ信号、クロック
入力端子５０２にはＰＡＷ信号が入力されておりその立
下り点でデータ“０”を読込むのでＱ出力は“Ｏ”にな
り、保護ウィンドＰＡＷ内にプリアンプル検出信号ＰＡ
ＳＧがあるときには第５図（＋１１）に示すごとくすぐ
に“１”となる。ところがプリアンプルが欠落したとき
にはそのサブフレーム間はＱ出力は０”になるので、Ｏ
Ｒゲート５０５によりタイミング発生回路３よりのＲ３
Ｔ信号とのＯＲをとることにより、プリアンプルの欠落
したサブフレームに対するパルスＰＡＮＧが得られる。

プリアンプル欠落検出回路５の出力ＰＡＮＧ　（第・２
図（ｅ））はカウンタ６及び補正回路９に供給される。

カウンタ６はプリアンプルの欠落したサブフレームの連
続回数を計数するためのもので、プリアンプル検出信号
ＧＰＡをリセット信号とし、プリアンプル欠落信号ＰＡ
ＮＧをクロック信号としており、例えば２サブフレーム
連続してプリアンプルが欠落した場合に第２図（ｇ）の
ごと＜５ＰＮＧパルスを出力し、ミュート信号発生回路
７に与える。

ミュート信号発生回路７ではカウンタ６よりのパルスを
受は第２図（ｈ）に示す所定期間Ｔｍ幅のミュート信号
ＭＵＴＥを生成する。ここでミュート信号を生成する手
段としては例えば抵抗とコンデンサの時定数でミュート
時間幅を決めるワンショットマルチバイブレークや、ま
たディジタル的に基準となるクロックを計数するカウン
タ等によって構成するもののいずれであっても構わない
。

一方ディジタル受信信号ＲＸはバイフェーズ復調回路８
に入力され、タイミング発生回路３から供給されるクロ
ックを用いて復調される。そして復調データの内の１６
ｂｉｔないしそれ以上のオーディオデータビットＤＭＤ
Ｔが抜き出されて補正回路９に入力される。補正回路９
ではプリアンプル欠落検出回路５の出力である欠落信号
ＰＡＮＧがあった場合にそのプリアンプルの欠落したサ
ブフレームに対応するオーディオデータに対して、前値
保持等の補正処理を行なう。第２図（ｆ）がＰＡＮＧを
受けて補正すべき期間を示す信号ＣＯＭＰである。第２
図ＴＩ）においてはＣＰＤＴと示したデータ部分が前値
保持による補正処理がなされた部分であって、図のよう
にＬｃｈ、Ｒｃｈ独立に補正が行われる。この補正され
た後のデータＤＡＤＴはＡＮＤゲート１０の一方の入力
端に入力され、ＡＮＤゲート１０の他方の入力端にはミ
ュート信号発生回路７からのミュート信号ＭＵＴＥが供
給されるので、ＡＮＤゲート１０の出力すなわちディジ
タルオーディオ信号出力端子１１の信号は第２図＜１１
に示すごとく、受信信号Ｆ３が切換わった点において始
めは補正処理がなされ、その後ミューティングされたデ
ータとなる。上述のミュート信号を発生する期間は切換
わったＦ、に対してクロック再生回路２が追従し、クロ
ックの位相及び周波数が同期するのに要する時間より長
く設定され、安定したディジタルオーディオ信号を出力
することができるようになった後、ミューティングは解
除され切換わったＦ、に対応するオーディオ信号を再生
できる。

このように、本実施例によれば、プリアンプル信号が欠
落するとこれを検出して前値保持等の補正処理を行ない
、その欠落が２回以上連続すると所定期間ミュートをか
けるようにしたので、ディジタルオーディオ信号のＦ、
が変化した場合や受信入力信号を供給しているコネクタ
の抜き差しを行ったりした過渡的な状態でも雑音を生じ
ず、スピーカを破損したりすることのないものが得られ
る。

なお上記実施例ではディジタルデータの段階でオーディ
オミュートを施したものを示したが、第７図に示したよ
うなりＡコンバータユニットやディジタル入力アンプ等
においてはＤＡＣ３３ないしアンプ３４の出力にアナロ
グ的にミュートを行なうためのリレー等が挿入されてい
るので、これを利用してミューティングを行なうことも
可能である。又前置ホールドにより同じ値を出力する事
により雑音を防ぐ事もできる。

また上記実施例の説明においてはプリアンプル欠落検出
回数を２としたが、これが他の値でもよいことは明らか
である。

さらに補正処理は前値保持に限らず、また、プリアンプ
ルが欠落したときのみに処理を行なうのではなく、他の
条件、例えば受信信号のパリティチエツク結果が誤りを
検出したときにも補正を行うようにしてもよい。

第８図はこのようにプリアンプルが欠落したときのみな
らず受信信号のパリティチエツク結果が誤りを検出した
ときにも補正を行う、本発明の他の実施例によるディジ
タル信号受信装置のブロック構成図である。図において
、第１図と同一符号は同一のものを示す。２０１，２０
２，２０３゜２０４はそれぞれＰＬＬＵｇＪ路２を構成
する位相比較器、ローパスフィルタ（ＬＰＦ）、電圧制
御型発振器（ＶＣＯ）、分周器である。また１２は誤り
検出回路、１３は第２のカウンタ、１４は補正制御回路
である。

次に第９図及び第１０図の動作タイミング図を用いて本
実施例の動作を説明する。まずディジタルインターフェ
イス信号の受信入力端子３１に供給された信号ＲＸはプ
リアンプル検出回路１とバイフェーズ復調回路８に入力
される。プリアンプル検出回路１に於ては第９図にてＰ
Ａとして示した一定間隔毎に付加されているプリアンプ
ル信号を検出し、ＰＡＳＧ信号として出力する。プリア
ンプル信号のパターンは本来のパイフェース変調では出
現しないパターンが選ばれており、これを見つけること
によりプリアンプル検出を行なうことが可能である。Ｐ
ＡＳＧ信号は第９図（ｂ）のように出力され、ＰＬＬ回
路２とタイミング発生回路３さらにはＡＮＤゲート４の
一方の入力に与えられる。ＰＬＬ回路２に於いては、Ｖ
ＣＯ２０３が予め設定されたフリーラン周波数で発振し
、そのクロック出力を分周器２０４にて分周して位相比
較器２０１の一方の入力とする。位相比較器２０１の他
方の入力にはＰＡＳＧ信号が入力され、この両者の位相
を比較し、位相差に応じた電圧を作りＬＰＦ２０２を介
してＶＣＯ２０３にフィードバックし、位相差が小さ（
なる方向に発振周波数を変化させる。

例えば■ＣＯのフリーラン周波数をＦｓの５１２倍の近
辺に設定し、分周器の分周比を１／２５６としておき、
Ｆｓの２倍近辺の周波数のクロックを発生させ、定常状
態ではＦｓの２倍の周波数を有するＰＡＳＧ信号と位相
比較することにより、周波数及び位相の同期したクロッ
クを抽出するようにしている。このときのマスタークロ
ックＰＬＣＫとしては分周器２０５の分周途中からＶＣ
Ｏ出力の１／４の分周比のＬ２８ＸＦｓの周波数のもの
を取出すようにする。

タイミング発生回路３はＰＬＬ回路２より上述のマスタ
ークロフタＰＬＣＫを受け、またサブフレームの開始位
置を示す情報としてＰＡＳＧ信号を受け、これにより他
の回路ブロックにて必、要な各種のタイミング信号を生
成し、供給するためのものである。タイミング発生回路
３は主としてＰＡＳＧ信号をリセット信号とし、マスタ
ークロックＰＬＣＫ信号をクロックとするカウンタと、
そのカウンタ出力をデコードし、各タイミング信号を作
るデコーダから構成されており、もしＰＡＳＧ信号が欠
落した場合にもＰＡＳＧ信号が与えられた前サブフレー
ムからマスタークロックを計数してカウンタの自走によ
り所定のタイミング信号を生成する。また、実際にはＰ
ＡＳＧ信号を、そのままカウンタのリセット信号として
使うと、プリアンプルでない所で誤検出によりＰＡＳＧ
信号が発生した場合にカウンタがリセットされ、誤った
タイミング信号が生成されてしまうので、例えばプリア
ンプル信号が一旦検出されるまでは、常にＰＡＳＧ信号
をそのままリセット信号として入力し、正しくプリアン
プルが検出された後は、後述するような保護ウィンドに
よってゲートをかけたＰＡＳＧ信号をリセット信号とす
ることにより、誤動作を防ぐ。第９図（Ｃ）に図示した
ＰＡＷ信号がこの保護ウィンドであって、正しいプリア
ンプル信号が検出された所からクロックを計数し、次に
プリアンプル信号が検出されるべき所の近傍に設定され
た所定の時間幅の信号である。

ＡＮＤゲート４においてはＰＡＳＧ信号とＰＡＷ信号と
のゲートをとり信頼性の高いプリアンプル検出信号ＧＰ
Ａ　（第９図（ｄ））を生成し、プリアンプル欠落検出
回路５及び欠落回数計数用カウンタ６に供給している。

プリアンプル欠落検出回路５はほぼ一定間隔毎に入力さ
れるへきＧＰＡ＆号が入力されなかったことを検出し１
．・プリアンプルの欠落したサブフレーム毎に第１０図
（Ｃ）に示すようなパルスＰＡＮＧを１生成する。第１
のカウンタ６はブリア・ンブル欠落の生じたサブフレー
ムの連続個数を計数するためのもので、プリアンプル検
出信号ＧＰＡをリセット信号とし、プリアンプル欠落信
号ＰＡＮＧをクロック信号としており、例えば２サブフ
レーム連続してプリアンプルが欠落した場合第１０図（
ｅｌのごとくパルスＳＰＡを出力し、ミュート信号発生
回路７に与える。

一方、ディジタル入力信号ＲＸはバイフェーズ復調回路
８に入力され、タイミング発生回路３から供給される基
準クロックを用いて復調される。

復調データは誤り検出回路１２と補正回路９に与えられ
、誤り検出回路１２に於ては、第４図に示したバリティ
チェックビフトを利用して、ディジタルオーディオデー
タ及び他の付加データ中に誤りがないかどうかを検出し
、誤りが検出された場合に第１０図（ｄ）のごとくパル
スＰＴＮＧを出力し、第２のカウンタ１３と補正制御回
路１４とに供給する。第２のカウンタ１３は第１のカウ
ンタ６と類似の動作をし、誤り状態のサブフレームの連
続個数を計数するためのものであって、例えば２サブフ
レーム連続して誤り状態であったときに第９図（′ｂ）
に示すごとくパルスを出力し、ミュート信号発生回路７
に供給する。

補正回路９に於ては、復調データの内の１６ビツトない
し、それ以上のオーディオデータビットが抜き出される
とともに、補正制御１１回路１０からの指令により、対
応するオーディオデータに前値ホールド等による補正処
理を行なう。前値ホールドとは、前の値をそのまま保持
する処理であって、Ｉ、ｃｈ、Ｒｃｈそれぞれ独立に補
正が行なわれる。

補正制御回路１４は誤り検出パルスＰＴＮＧ及びプリア
ンプル欠落検出パルスＰＡＮＧを受け、誤り状態の生じ
たあるいはプリアンプルの欠落したサブフレームのオー
ディオデータを補正するように制御信号ＣＰＣＭ　（第
１０図（１））を生成し、補正回路に与える。

ミュート信号発生回路７はカウンタ６及びカウンタ１３
の出力を受けて、所定期間幅Ｔｍのミュート信号ＭＵＴ
Ｅを生成するものであり、プリアンプル欠落状態あるい
は誤り検出状態のいずれかが複数サブフレームにわたっ
て連続して発生した場合にミュートを行なうようにする
。例えば第９図（ｃ）　、　（ｄ）にはＦｓの切換わり
点ＣＨＧにおいてＰＡＮＧは連続的に生じるが、必ずし
も連続的に誤りとはならず、ＰＴＮＧが出力されないサ
ブフレームもある状態を示している。第４図に示すデー
タ構成の場合、誤り検出は１ビツトのパリテ′イビソト
により行なっているので、誤りの見逃しも発生しやす（
、このような状態は容易に生じる。このようなときには
、ＰＡＮＧが２回連続したことを検出して出力されるパ
ルスＳＰＡ　（第１０図（ｅ））によってミュート信号
ＭＵＴＥが生成され、第１０図（Ｊ）のごとく出力され
る。また、第１０図（ｇ）。

（ｈ）には逆にＰＴＮＧは連続的に発生するが、プリア
ンプル信号が欠落したと判定されないサブフレームもあ
る状態を示している。このような場合にはＰＴＮＧが２
回連続したことを検出して出力されるパルス（図示せず
）によってＭＵＴＥ信号が生成され同様に第１０図Ｕ）
のごとく出力される。

ここで、具体的にミュート信号を生成する手段としては
、例えば抵抗とコンデンサの時定数で、ミュート時間幅
を決めるワンショットマルチバイブレータやまたディジ
タル的に基準となるクロックを計数するカウンタ等によ
って構成するもののいずれであっても構わない。

ミュート信号発生回路１４の出力ＭＵＴＥ信号はＡＮＤ
ゲート１０の一方の入力に供給され、他方の入力には、
補正回路１２から補正後のオーディオデータが与えられ
るので、ＡＮＤゲート１０の出力、即ちデイ身タルオー
ディオ信号出力端子１１の信号ＤＡＯＴは第１０図（ｋ
）に示すごとく、受信信号のＦｓが切換わった後、始め
のＴｃ期間は補正されたデータとなり、その後ミュート
された“Ｏ″レベルデータとなる。

上述のミュート信号を発生する期間Ｔｍは切換わったＦ
ｓに対してクロック再生回路２が追従し、クロックの位
相及び周波数が同期するのに要する時間より長く設定さ
れ、安定したディジタルオーディオ信号を出力すること
ができるようになった後、ミューティングが解除され、
切換わったＦｓに対応するオーディオ信号を再生する。

なお、上記の説明においては、プリアンプル欠落の連続
性を検出する手段としてのカウンタ６と誤り状態の連続
性を検出する手段としてのカウンタ１３とを別個に設け
、夫々の状態の連続性のいずれかが発生したときに、ミ
ュートするようにしているが、カウンタを一つとしてプ
リアンプル欠落あるいは誤り状態のいずれかの状態の生
じたサブフレーム数を計数することにより、上記少な（
ともいずれか一方の状態が続いた場合にミュートする構
成としても良い。

また、この他の実施例では、ディジタルデータの段階で
オーディオミュートを施すようにしたものを示したが、
第４図に示したようなりＡコンバータユニットやディジ
タル入力アンプ等においてはＤＡＣ３３の出力ないしア
ンプ３４の出力にアナログ的にミュートを行なうための
リレー等が挿入されているので、これを利用してミュー
ティングを行なうことも可能である。

また、上記他の実施例の説明においては、ミュート信号
を生成する条件としてプリアンプルの欠落数と誤り状態
の連続数をそれぞれ２としたが、これらが他の値でも良
いことは明らかである。

更にまた上記他の実施例では、ディジタルデータを“Ｏ
″にするかあるいはリレーでアナログ出力をオフにする
ことによりミュートをかけるようにしたが、前値ホール
ドを連続的に行うようにしてもよく、上記実施例と同様
の効果を奏する。

〔発明の効果〕

以上のように、この発明に係るディジタル信号受信装置
によれば、ディジタル信号を受信するにあたって、プリ
アンプル信号が欠落した場合またはプリアンプル信号の
欠落もしくはディジタルオーディオ信号に誤りが発生し
た場合に対応するオーディオ信号を補正するとともにプ
リアンプル信号の欠落またはプリアンプル信号の欠落も
しくはディジタルオーディオ信号の誤り発生が連続して
生じたときには、所定時間オーディオ信号出力をミュー
トするように構成したので、受信信号のサンプリング周
波数の変化や、受信信号入力コネクタの抜き出し等の過
渡的な状態においても再生オーディオ信号に雑音を発生
させることのない装置を提供できる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例によるディジタル信号受信装
置を示すブロック構成図、第２図は第１図の装置の動作
を示すタイミング図、第３図は第１図中のクロック再生
回路の詳細構成を示すブロック図、第４図は第１図の装
置の中のプリアンプル欠落検出回路の一構成例を示す回
路図、第５図は第４図の回路の動作を示すタイミング図
、第６図は本発明を適用するディジタルインターフェー
スフォーマットのデータ構成の一例を示すデータ構成図
、第７図は本発明を適用しうる装置の一例であるＤＡコ
ンバータユニットのブロック構成図、第８図は本発明の
他の実施例を示すブロック構成図、第９図及び第１０図
は第８図の装置の動作を示すタイミング図である。 図において、３１はディジタル受信信号入力端子、１は
プリアンプル検出回路、５はプリアンプル欠落検出回路
、６はカウンタ、７はミュート信号発生回路、９は補正
回路、１０はミュート用ゲート、１２は誤り検出回路、
１３はカウンタ、１４は補正制御回路、２０はミュート
手段である。 なお図中同一符号は同−又は相当部分を示す。

Claims (2)

【特許請求の範囲】
1. （１）一単位が少なくともディジタルオーディオ信号及
   び同期信号としてのプリアンプル信号から構成される所
   定のフォーマットのディジタル信号を受信する装置であ
   って、 前記プリアンプル信号が欠落したことを検出する手段と
   、 プリアンプルの欠落した単位のディジタルオーディオ信
   号を補正する手段と、 プリアンプルの欠落が複数単位連続することを検出する
   手段と、 プリアンプル欠落が連続した場合に前記補正されたディ
   ジタルオーディオ信号またはこれを変換したアナログオ
   ーディオ信号を所定期間ミュートする手段とを備えたこ
   とを特徴とするディジタル信号受信装置。
2. （２）一単位が少なくともディジタルオーディオ信号、
   前記ディジタルオーディオ信号中の誤りが検出可能な誤
   り検出符号及び同期信号としてのプリアンプル信号から
   構成される所定のフォーマットのディジタル信号を受信
   する装置であって、前記プリアンプル信号が欠落したこ
   とを検出する手段と、 前記誤り検出符号を用いてディジタルオーディオ信号の
   誤りを検出する手段と、 プリアンプル欠落あるいは誤りの検出された単位のディ
   ジタルオーディオ信号を補正する手段と、プリアンプル
   欠落あるいは誤り状態が検出される単位が複数連続する
   ことを検出する手段と、プリアンプル欠落あるいは誤り
   状態が連続して発生した場合に前記補正されたディジタ
   ルオーディオ信号またはこれを変換したアナログオーデ
   ィオ信号を所定期間ミュートする手段とを備えたことを
   特徴とするディジタル信号受信装置。