JP2656345B2

JP2656345B2 - デイジタル信号伝送装置

Info

Publication number: JP2656345B2
Application number: JP1092501A
Authority: JP
Inventors: 和仁遠藤; 禎宣石田
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1989-04-11
Filing date: 1989-04-11
Publication date: 1997-09-24
Anticipated expiration: 2012-09-24
Also published as: JPH02270430A

Description

【発明の詳細な説明】［産業上の利用分野］この発明は、デイジタル音声などの信号を伝送するた
めにそのデイジタル信号を取扱うデイジタル信号送信装
置と受信装置とからなるデイジタル信号伝送装置に関す
るものである。

［従来の技術］第９図は、デイジタル音声データを伝送する一般的な
フオーマツトとして、日本電子機械工業会（EIAJ）発行
のCP−340「デイジタルオーデイオインターフエース」
に開示されている信号フオーマツトの構成図を示し、同
図において明らかなように、１フレームはそれぞれプリ
アンブルがＢまたはＭの左チャンネル（Lch）とプリア
ンブルがＷの右チャンネル（Rch）のオーデイオデータ
を含む２つのサブフレームからなつており、各サブフレ
ームは０〜31の32個のタイムスロツト、つまり32ビツト
から構成される。各サブフレームの先頭４ッビツトは同
期プリアンブル信号（SYNC）であり、サブフレーム識別
信号と同期信号とを兼ねている。次の４ビツトは予備ビ
ツトであり、オーデイオオキジヤリ情報（AUX）または
後述するオーデイオデータの拡張用として使用される。

次の20ビツトはオーデイオサンプルビツトであつて、
例えばCDのように16ビツトのオーデイオデータを伝送す
るときには（D1）の部分に格納し、（D0）部分は“0"レ
ベルとする。サブフレームの最後の４ビツトはコントロ
ール信号であり、（Ｖ）はバリデイテイフラグで、論理
“0"ならばオーデイオデータが正しいもの、“1"ならば
オーデイオデータが補正されたものであることを示す。

（Ｕ）はユーザーデータビツトで、時間情報や曲頭信
号などが伝送される。（Ｃ）はチャンネルステータスビ
ツトであり、オーデイオデータに関連する制御信号とし
てサンプリング周波数、コピー禁止の有無、エンフアシ
スの有無などの情報が伝送される。また、（Ｐ）はパリ
テイビツトで、上記同期プリアンブル信号（SYNC）を除
く28ビツトの“0"と“1"の数がそれぞれ偶数になるよう
にこのビツトが決められている。

伝送路上では上記同期プリアンブル信号（SYNC）を除
く各データがバイフエーズマーク方式で変調され、同期
アンブル信号（SYNC）はバイフエーズマーク方式の変調
では出現しないビツトパターンを採用することによりそ
の検出を可能としている。

［発明が解決しようとする課題］従来のデイジタル信号伝送装置における伝送フオーマ
ツトは、以上のような構成であるために、次のような問
題があつた。

すなわち、デイジタル信号の伝送においては、伝送路
上での外部からの雑音などによる外乱や伝送中の信号減
衰などにより信号のビツト誤りが発生する。そこで、こ
の誤りを検出もしくは訂正するために誤り検出符号、誤
り訂正符号が用いられるが、上述のデイジタルインター
フエースフオーマツトにおいては、誤り検出のために１
ビツトのパリテイビツト（Ｐ）が用いられているのみで
あるから、１サブフレーム内の奇数個のビツト誤りを検
出するに過ぎない。また、訂正能力は全くなく、ビツト
誤りを検出できても、それを補正するだけである。した
がつて、伝送路を長くした場合などの伝送条件の悪い場
合には再生オーデイオ信号に雑音を生じたり、音切れを
生じる。さらに、将来的にオーデイオデータ以外のデイ
ジタルデータをこのフオーマツトで伝送しようとする場
合に、信頼性の点で大きな障害となる。

この発明は上述の問題点を解消するためになされたも
ので、データの誤り検出能力を高めるばかりでなく、そ
の誤り訂正も可能として非常に高い信頼性を発揮するこ
とができるデイジタル信号伝送装置を提供することを目
的とする。

［課題を解決するための手段］この発明に係るデイジタル信号伝送装置は、複数ビッ
トのデイジタル情報信号と、このデイジタル情報信号に
関連した補助信号または上記デイジタル情報信号のビッ
ト拡張用の予備信号とを備えてなる信号の先頭に同期信
号を付加して一単位のデイジタル信号として送信するよ
うに構成されたデイジタル信号送信装置であって、上記
一単位のデイジタル信号内の上記複数ビットの上記デイ
ジタル情報信号の誤りを検出，あるいは訂正するための
符号を生成する符号化手段と、該符号化手段が生成した
上記符号を上記補助信号または予備信号の一部に格納し
て送信する手段とを備えたことを特徴とするものであ
る。

また、この発明に係るデイジタル信号伝送装置は、複
数ビットのデイジタル情報信号と、このデイジタル情報
信号に関連した補助信号または上記デイジタル情報信号
のビット拡張用の予備信号と、上記デイジタル情報信
号，及び上記補助信号または予備信号を備えてなる信号
の先頭に付加される同期信号とを検出して一単位のデイ
ジタル信号として受信するように構成されたデイジタル
信号受信装置であって、上記補助信号または予備信号の
一部に格納されている誤り検出または誤り訂正符号を利
用して、上記デイジタル情報信号の誤り検出，あるいは
誤り訂正を行なう復号化手段を備えたことを特徴とする
ものである。

さらに、この発明に係るデイジタル信号伝送装置は、
複数ビットのデイジタル情報信号と、このデイジタル情
報信号に関連した補助信号または上記デイジタル情報信
号のビット拡張用の予備信号と、上記デイジタル情報信
号，及び上記補助信号または予備信号を備えてなる信号
の先頭の同期信号とが一単位のデイジタル信号として伝
送されるデイジタル信号送信装置であって、上記一単位
のデイジタル信号が伝送されたとき、上記複数ビットの
デイジタル情報信号の誤り検出，あるいは誤り訂正符号
を上記補助信号または予備信号の一部に格納する手段を
備えたことを特徴とするものである。

［作用］この発明においては、複数ビットのデイジタル情報信
号と、このデイジタル情報信号に関連した補助信号また
は上記デイジタル情報信号のビット拡張用の予備信号と
を備えてなる信号の先頭に同期信号を付加して一単位の
デイジタル信号として送信するように構成されたデイジ
タル信号送信装置であって、上記一単位のデイジタル信
号内の上記複数ビットの上記デイジタル情報信号の誤り
を検出，あるいは訂正するための符号を生成する符号化
手段と、該符号化手段が生成した上記符号を上記補助信
号または予備信号の一部に格納して送信する手段とを備
えたことから、上記デイジタル信号は復号化により、誤
り検出，あるいは誤り訂正できる。

また、この発明においては、複数ビットのデイジタル
情報信号と、このデイジタル情報信号に関連した補助信
号または上記デイジタル情報信号のビット拡張用の予備
信号と、上記デイジタル情報信号，及び上記補助信号ま
たは予備信号を備えてなる信号の先頭に付加される同期
信号とを検出して一単位のデイジタル信号として受信す
るように構成されたデイジタル信号受信装置であって、
上記補助信号または予備信号の一部に格納されている誤
り検出または誤り訂正符号を利用して、上記デイジタル
情報信号の誤り検出，あるいは誤り訂正を行なう復号化
手段を備えたことから、上記デイジタル信号受信装置
は、上記誤り検出または誤り訂正符号を備えているデイ
ジタル信号を受信したとき、上記誤り検出または誤り訂
正符号に基づいて、上記デイジタル信号の誤り検出また
は誤り訂正を行なう。

さらに、この発明においては、複数ビットのデイジタ
ル情報信号と、このデイジタル情報信号に関連した補助
信号または上記デイジタル情報信号のビット拡張用の予
備信号と、上記デイジタル情報信号，及び上記補助信号
または予備信号を備えてなる信号の先頭の同期信号とが
一単位のデイジタル信号として伝送されるデイジタル信
号伝送装置であって、上記一単位のデイジタル信号が伝
送されたとき、上記複数ビットのデイジタル情報信号の
誤り検出，あるいは誤り訂正符号を上記補助信号または
予備信号の一部に格納する手段を備えたことから、上記
デイジタル信号伝送装置は、受信した上記デイジタル信
号に上記誤り検出または誤り訂正符号が備わってなけれ
ば、上記デイジタル信号に上記誤り検出または誤り訂正
符号を備えて送信する。

［発明の実施例］以下、この発明の一実施例を図面にもとづいて説明す
る。

第１図はこの発明の一実施例によるデイジタル信号伝
送装置における信号フオーマツトのうち、サブフレーム
のデータ構成の一例を示す図で、同図において、第９図
で示すサブフレームの構成と相違する点は、オーデイオ
サンプル（D1）のビツトを16とし、第９図の（AUX）領
域および（D0）領域の８ビツトを新たな符号を格納する
領域（Check）として用いる点である。このときの符号
としては、サブフレームの32ビットのうちの同期プリア
ンブル信号（SYNC）領域の４ビツト、（Check）領域の
８ビツトおよびパリテイビツト（Ｐ）を除く19ビツトの
データに対して生成する誤り検出符号もしくは誤り訂正
符号であり、サブフレーム最後のパリテイビツト（Ｐ）
は上記の各ビツト（Check），（D1），（Ｖ），
（Ｕ），（Ｃ）の27ビツトデータに対して生成する。上
記（Check）領域に格納するための符号としては一般的
に知られているCRCC（Cyclic Redundancy Check Code）
やBCH符号など種々の符号を使うことができる。

また、第２図のサブフレームのデータ構成の他の例を
示す図で、オーデイオサンプルのビツトを（D1＋D0）の
20ビツトとし、第９図の（AUX）領域の４ビツトを（Che
ck）領域として用いる。このときの符号としては、サブ
フレームの32ビツトのうち同期プリアンブル信号（SYN
C）領域の４ビツト、（Check）領域の４ビツトおよびパ
リテイビツト（Ｐ）を除く23ビツトのデータに対して生
成する誤り検出符号もしくは誤り訂正符号である。な
お、16〜20ビツトのオーデイオサンプルビツトを使用し
ない（D0）領域を論理“0"にして（Check）領域の４ビ
ツトとすることも可能である。

次に、上記のような伝送フオーマツトを使用する信号
伝送装置としてのデイジタル信号伝送装置および受信装
置について説明する。

第３図はこの発明の一実施例によるデイジタル信号送
信装置および受信装置の概略構成図を示すブロツク図で
あり、同図において、（３）は合成回路で、デイジタル
オーデイオ信号入力端子（１）に供給される16ビツト長
のデータと、コントロール信号入力端子（２）に供給さ
れる（Ｖ），（Ｕ），（Ｃ）の各ビツトデータを所定の
順序に並び替える。（４）は符号化回路で、この符号化
回路（４）では19ビツトのデータに対して８ビツトの誤
り検出および訂正符号を生成し、第１図や第２図の（Ch
eck）領域に付加して25ビツトのシリアルデータを生成
する。（５）は変調・同期符号回路（５）で、上記25ビ
ツトのシリアルデータが入力されるとともに、この変調
・同期符号回路（５）において、まずパリテイチエツク
ビツト（Ｐ）が生成付加されたのち、バイフエーズマー
ク変調が施され、さらに同期信号としてのプリアンブル
（SYNC）が付加されて第１図や第２図のごとくフオーマ
ツト化されたデータとして出力される。以上の端子
（１），（２）および各回路（３），（４），（５）に
よりデイジタル信号送信装置（Ａ）が構成されている。

（６）は伝送路で、同軸ケーブルもしくは光フアイバ
ケーブルを利用する。（７）は同期検出・復調回路で、
同期伝送路（６）を介して伝送されるデータが入力され
る。ここでは、同期プリアンブル信号（SYNC）が検出さ
れるとともにクロツクが抽出され、このクロツクを利用
して復調がなされる。その復調データはパリテイチエツ
クビツト（Ｐ）を用いて誤り検出がなされる。（８）は
復号化回路で、この復号化回路（８）では誤り訂正符号
を利用して伝送路（６）上で生じた誤りを訂正し、また
誤りを検出できたが訂正できない誤りについては必要に
応じて補間などの処理をおこなうためのフラグを出力す
る。

（９）は分離回路で、ここで、デイジタルオーデイオ
サンプルとコントロール信号が分離されて、それぞれの
出力端子（10），（11）から出力される。以上の各回路
（７），（８），（９）および端子（10），（11）によ
りデイジタル信号受信装置（Ｂ）が構成されている。

以下、誤り訂正符号にBCH符号を使用した場合を例と
してデイジタル信号送信装置（Ａ）および受信装置
（Ｂ）を具体的に説明する。ここでは、短縮BCH（27,1
9）符号を用いることとする。これはBCH（31,23）を４
ビツト短縮化したもので、１誤り訂正、２誤り検出の能
力を有する。生成多項式は、（Ｘ＋１）（X⁷＋X³＋１）＝X⁸＋X⁷＋X⁴＋X³＋Ｘ＋１て示される。

第４図は上記デイジタル信号送信装置（Ａ）に含まれ
る符号化回路（４）の具体的な構成を示すブロツク図
で、同図において、（411）は合成回路（３）からの出
力が供給される入力端子であり、オーデイオサンプルな
どがシリアル入力される。８個のフリツプフロツプ（以
下、FFと称す）（412）〜（419）および５個のEX−Ｒ
ゲート（420）〜（424）は除算回路を構成しており、入
力データを上述の生成多項式で除算する機能をもつ。
（428）はレジスタで、上記除算回路で除算されたデー
タを保持する。この期間、スイツチ（426），（427）は
上側に倒されている。19ビツトの入力データがシフトさ
れたのち、FF（412）〜（419）内に残った余りデータが
符号となるので、スイツチ（426），（427）は下側に倒
され、８ビツトの符号が順次出力端子（429）を介して
出力される。そののち、スイツチ（427）は上側に倒さ
れて符号に引き続きレジスタ（428）内の19ビツトのデ
ータが出力され、変調・同期付加回路（５）に送られ
る。

第５図は上記受信装置（Ｂ）における復号化回路
（８）の構成を示すブロツク図で、同図において、（81
1）は受信して復調されたデータがシリアルに供給され
る入力端子である。（812）はレジスタで、上記入力端
子（811）に先に入つてくる８ビツトの訂正符号を保持
する。（814），（815）は除算回路で、上記８ビツトの
訂正符号につづくデータが入つてくるとき、図の左側に
倒れるスイツチ（813）を介して19ビツトのデータが供
給される。この19ビツトのデータが供給されたのち、上
記スイツチ（813）は図の右側に倒され、上記レジスタ
（812）内に保持されている訂正符号が除算回路（81
4），（815）に入力される。この除算回路（814）およ
び（815）はそれぞれ（X⁷＋X³＋１）および（Ｘ＋１）
の多項式で入力信号を割り算するもので、19ビツトのデ
ータおよび８ビツトの訂正符号が割り切れるかどうかお
よび割り切れなかつたときの余りの値を情報として出力
する。（816）は判定回路で、この判定回路（816）では
上記除算回路（814）および（815）の除算の結果にもと
づいて誤りなし、１ビツト誤り、２ビツト誤りの判定を
おこない、１ビツト誤りのときは、誤りの生じているビ
ツトの値をEX−Ｒゲート（818）の一方に入力して反
転することにより誤りを訂正する。（817）はレジスタ
で、このレジスタ（817）は誤り訂正をおこなうまでの
ビツトの遅延をおこなうためのものであり、その出力が
EX−Ｒゲート（818）の他方に入力されている。

１ビツト訂正のおこなわれたデータは出力端子（81
9）から出力されて、次の分離回路（９）へ送られる。
また、２ビツト誤りのときは出力端子（820）を介して
フラグ情報が出力される。このフラグ情報が出力された
場合には、分離回路（９）に含まれる補正回路（図示せ
ず）において、データの補正をおこない、オーデイオ信
号に異音が発生するのを防ぐ。

なお、上記実施例ではBCH符号を用いた例を示した
が、上述したように使用する符号はこれに限定されな
い。

また、本実施例では情報信号の後に訂正符号を付加す
るようにしたため、受信装置の復号化回路でいつたん、
先に入力された訂正符号をレジスタに保持する構成とし
たが、符号によつては受信時に訂正符号から順次演算し
て訂正などをおこなうことも可能である。

また、第２図に示したように、８ビツトの内の一部を
新たな訂正符号領域に、他は別の目的に使用できるのも
明らかである。

次に、この発明の他の実施例を図面にもとづいて説明
する。

第６図はこの発明の他の実施例によるデイジタル信号
伝送装置における信号フオーマツトのうち、新たなサブ
フレームフオーマツトのデータ構成図を示し、同図にお
いて、第９図で示すサブフレームと相違するのは、新た
に（Check）領域として８ビツトの符号を付加して、サ
ブフレームのビツト長を40ビツトに拡張した点である。
この（Check）領域に付加する符号は同期プリアンブル
信号（SYNC）を除く28ビツトのデータに対して新たに生
成されたもので、符号の種類としては、高い誤り検出能
力のみを有するCRC（Cyclic Redundancy Check）符号や
検出・訂正能力をもつBCH符号など各種の符号を用いる
ことができる。変調方式、同期信号パターンなどはすべ
て第９図のフオーマツトと同じである。

上記伝送方式におけるフレームの周波数はオーデイオ
データの標本化周波数に等くなり、伝送路上での最高ビ
ツト周波数（伝送レート）は第９図のフオーマツトより
若干上がり、標本化周波数を（Fs）とすると（160×F
s）となる。なお、ここで、（Check）領域のビツト数は
８ビツトに限定されるものでなく、任意の値がとれる。

第７図は上記第６図で示すようなフオーマツトを使用
するデイジタル信号伝送装置としてのデイジタル信号送
信装置（Ａ）および受信装置（Ｂ）の概略構成を示すブ
ロツク図であり、同図で明らかなように、送信装置
（Ａ）は第３図で示す構成と同様に、入力端子（１），
（２）および合成回路（３）、符号化回路（４）、変調
・同期付加回路（５）とからなる。ここで、第３図と相
違するのは、符号化回路（４）において、入力された28
ビツトのデータから８ビツトの誤り検出もしくは誤り訂
正符号を生成し、これを28ビツトデータの後に付加し
て、第７図（SYNC）を除く一連のサブフレームのデータ
として変調・同期付加回路（５）に送り込む点である。

また、伝送路（６）および受信装置（Ｂ）は第３図で
示す構成と同一であるため、該当部分に同一の符号を付
して、それらの詳しい説明を省略する。

次に、誤り訂正符号として、短縮化BCH（36,28）符号
を使用した場合のデイジタル信号送信装置（Ａ）に含ま
れる符号化回路（４）および受信装置（Ｂ）に含まれる
復号化回路（８）の構成について述べる。ここで、上記
の誤り訂正符号はBCH（63,55）を27ビツト短縮したもの
で、短縮したデータ部分は“0"データであるとみなして
処理することができる。また、この符号は１誤り訂正、
２誤り検出の能力を有し、生成多項式は次式で示され
る。

（Ｘ＋１）（X⁷＋X³＋１）＝X⁸＋X⁷＋X⁴＋X³＋Ｘ＋１符号化回路（４）は複数個のFFとEX−ORゲートからな
る除算回路で構成されており、28ビツトの入力データを
上記の生成多項式で除算をおこない、その余り８ビツト
のデータが符号となるので、28ビツトのデータに引き続
きその余り８ビツトのデータを付加して出力する。

一方、復号化回路（８）の第８図に示すごとく、レジ
スタ（817）と２つの除算回路（814），（815）と誤り
判定回路（816）およびEX−Ｒゲート（818）とにより
構成される。そして、入力端子（811）に供給されるシ
リアルデータはレジスタ（817）と、２つの除算回路（8
14），（815）に入力される。この除算回路（814），
（815）はそれぞれ入力データ８（X⁷＋X³＋１）および
（Ｘ＋１）の多項式で除算するもので、入力データに誤
りがなかつたならば、入力データはいずれの多項式によ
つても割り切れる。この除算の結果である余り情報は、
余り判定回路（816）に送られ、誤りなし、１ビツト誤
り、２ビツト誤りの判定をおこなう。１ビツト誤りの場
合は、レジスタ（817）を介して遅延されたデータの所
定位置のビツトをEX−ORゲート（818）を用いて反転す
ることにより、訂正がおこなわれる。その訂正の終了し
たデータは出力端子（819）を介して出力されるととも
に、２ビツト誤りの場合は、出力端子（820）を介して
フラグ情報が出力される。このフラグが出力された場合
には、前述のように必要に応じて分離回路（19）に含ま
れる補正回路（図示せず）において、前置保持などの補
正をおこない、オーデイオ信号に異音や雑音が発生する
のを防ぐ。

なお、上記の他の実施例においても、BCH符号を新た
な符号として用いたが、前述のごとくこれに限定され
ず、またその符号のビツト長も任意である。

また、上記の誤り検出もしくは訂正符号はサブフレー
ム内の同期プリアンブル信号（SYNC）を除くすべてのデ
ータに対して生成されたものである必要はなく、例えば
オーデイオサンプルのみの誤りを検出もしくは訂正し得
るようにしてもよい。

さらに、上記符号のサブフレーム内での配置は、最後
部に限定されるものではないが、一般的に符号生成、復
号化の過程においてサブフレームの最後部に配置するの
が回路構成を簡単にできるので望ましい。

また、上記の各実施例では、デイジタルオーデイオ信
号の伝送に適用したが、そのほかいかなるデイジタル情
報信号の伝送に適用してもよい。

［発明の効果］以上のように、この発明によれば、複数ビットのデイ
ジタル情報信号と、このデイジタル情報信号に関連した
補助信号または上記デイジタル信号のビット拡張用の予
備信号とを備えてなる信号の先頭に同期信号を付加して
一単位のデイジタル信号として送信するように構成され
たデイジタル信号送信装置であって、上記一単位のデイ
ジタル信号内の上記複数ビットの上記デイジタル情報信
号の誤りを検出，あるいは訂正するための符号を生成す
る符号化手段と、該符号化手段が生成した上記符号を上
記補助信号または予備信号の一部に格納する手段とを備
えたので、復号化により、誤り検出あるいは誤り訂正を
実現できるデイジタル信号を伝送レートを上げることな
く送信でき、これにより、非常に信頼性の高いデイジタ
ルデータ伝送を実現できる効果がある。

また、この発明によれば、複数ビットのデイジタル情
報信号と、このデイジタル情報信号に関連した補助信号
または上記デイジタル情報信号のビット拡張用の予備信
号と、上記デイジタル情報信号，及び上記補助信号また
は予備信号を備えてなる信号の先頭に付加される同期信
号とを検出して一単位のデイジタル信号として受信する
ように構成されたデイジタル信号受信装置であって、上
記補助信号または予備信号の一部に格納されている誤り
検出または誤り訂正符号を利用して、上記デイジタル情
報信号の誤り検出，あるいは誤り訂正を行なう復号化手
段を備えたので、伝送レートを上げることなく送信され
た上記デイジタル信号を受信し、該受信したデイジタル
信号を、その誤り検出，あるいは誤り訂正符号に基づい
て復号化でき、これにより、高度な誤り検出能力または
誤り訂正能力が得られ、非常に信頼性の高いデイジタル
伝送を実現できる効果がある。

さらに、この発明によれば、複数ビットのデイジタル
情報信号と、このデイジタル情報信号に関連した補助信
号または上記デイジタル情報信号のビット拡張用の予備
信号と、上記デイジタル情報信号，及び上記補助信号ま
たは予備信号を備えてなる信号の先頭の同期信号とが一
単位のデイジタル信号として伝送されるデイジタル信号
送信装置であって、上記一単位のデイジタル信号が伝送
されると、上記複数ビットのデイジタル情報信号の誤り
検出，あるいは誤り訂正符号を上記補助信号または予備
信号の一部に格納する手段を備えたことから、上記デイ
ジタル信号伝送装置は、受信した上記デイジタル信号に
上記誤り検出または誤り訂正符号が備わってなければ、
上記デイジタル信号に、上記誤り検出または誤り訂正符
号を備えて伝送レートを上げることなく送信できる効果
がある。この結果、上記デイジタル信号は、復号化され
ることにより誤り検出，あるいは誤り訂正が可能とな
り、非常に信頼性の高いデイジタルデータ伝送を実現で
きる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例によるデイジタル信号伝送
装置における信号フオーマツトの一例を示す構成図、第
２図は同じく信号フオーマツトの他の例を示す構成図、
第３図はこの発明の一実施例によるデイジタル信号送信
装置および受信装置の構成を示すブロツク図、第４図は
デイジタル信号送信装置に含まれる符号化回路の具体的
な構成を示すブロツク図、第５図はデイジタル信号受信
装置に含まれる復号化回路の具体的な構成を示すブロツ
ク図、第６図はこの発明の他の実施例による信号フオー
マツトの構成図、第７図は第６図の信号フオーマツトを
使用するデイジタル信号送信装置および受信装置の構成
を示すブロツク図、第８図は第７図に示す受信装置に含
まれる復号化回路の構成を示すブロツク図、第９図は従
来のデイジタルオーデイオインターフエースフオーマツ
トの信号フオーマツトの構成図である。（４）……符号化回路、（６）……伝送路、（８）……
復号化回路、（Ａ）……送信装置、（Ｂ）……受信装
置。なお、図中の同一符号は同一または相当部分を示す。

Claims

(57)【特許請求の範囲】

【請求項１】複数ビットのデイジタル情報信号と、この
デイジタル情報信号に関連した補助信号または上記デイ
ジタル情報信号のビット拡張用の予備信号とを備えてな
る信号の先頭に同期信号を付加して一単位のデイジタル
信号として送信するように構成されたデイジタル信号送
信装置であって、上記一単位のデイジタル信号内の上記複数ビットの上記
デイジタル情報信号の誤りを検出，あるいは訂正するた
めの符号を生成する符号化手段と、該符号化手段が生成した上記符号を上記補助信号または
予備信号の一部に格納して送信する手段とを備えたこと
を特徴とするデイジタル信号伝送装置。
【請求項２】複数ビットのデイジタル情報信号と、この
デイジタル情報信号に関連した補助信号または上記デイ
ジタル情報信号のビット拡張用の予備信号と、上記デイ
ジタル情報信号，及び上記補助信号または予備信号を備
えてなる信号の先頭に付加される同期信号とを検出して
一単位のデイジタル信号として受信するように構成され
たデイジタル信号受信装置であって、上記補助信号または予備信号の一部に格納されている誤
り検出または誤り訂正符号を利用して、上記デイジタル
情報信号の誤り検出，あるいは誤り訂正を行なう復号化
手段を備えたことを特徴とするデイジタル信号伝送装
置。
【請求項３】複数ビットのデイジタル情報信号と、この
デイジタル情報信号に関連した補助信号または上記デイ
ジタル情報信号のビット拡張用の予備信号と、上記デイ
ジタル情報信号，及び上記補助信号または予備信号を備
えてなる信号の先頭の同期信号とが一単位のデイジタル
信号として伝送されるデイジタル信号伝送装置であっ
て、上記一単位のデイジタル信号が伝送されたとき、上記複
数ビットのデイジタル情報信号の誤り検出，あるいは誤
り訂正符号を上記補助信号または予備信号の一部に格納
する手段を備えたことを特徴とするデイジタル信号伝送
装置。