JPH0273234A - アクティブマトリクス基板 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、液晶等を用いて絵素をマトリクス状に配置し
たマトリクス表示装置のための基板に関し、特に各絵素
を駆動するためにスイッチング素子が備えられているア
クティブマトリクス基板に関する。

（従来の技術） 第３図は、液晶表示装置に用いられる従来のアクティブ
マトリクス基板の等価回路を示す図である。ここでは、
行方向の配線（ゲート配線）Ｒ１、Ｒ２、Ｒ３が等間隔
にほぼ並行に形成されており、これらの配線と略直交す
るように列方向の配線（ソース配線）Ｃ１、Ｃ２、Ｃ３
が等間隔に並行に形成されている。これらの配線Ｒ１・
・・及びＣ１・・・により配線で囲まれた各領域に絵素
が配置される。

また、配線Ｒ１・・・及びＣ１・・・の各交差位置に於
いて、スイッチング素子として薄膜トランジスタ（以下
、ｒＴＦＴＪと称する）１が形成され、各ＴＦＴＩは、
そのゲートが配線Ｒ１、Ｒ２又はＲ３に、ソースが配線
ＣＩ、Ｃ２又はＣ３にそれぞれ接続されている。また、
各ＴＦＴＩのドレインは絵素型８ｉ＋２に接続されてい
る。

行方向の配線Ｒ１・・・及び列方向の配線Ｃ１・・・の
各一つを選択し、電圧を印加することにより、選択され
た配線の交差点のＴＦＴＩがオン状態とされ、該ＴＦＴ
１に接続されている絵素ｔ８ｉ２に電圧が印加され、絵
素が選択的に表示される。このようにして、液晶表示装
置内のすべての絵素を選択的に表示することが可能とさ
れている。

第４図は、上述のような従来のアクティブマトリクス基
板のより具体的な構成を示す図である。

ここでは、各絵素の絵素を極３は、ＴＦＴＩを介してゲ
ート配置５ａ、５ｂ・・・の１本と、ソース配線６ａ、
６ｂ・・・の１本と接続されている。第４図に、右上が
りの斜線が施された絵素電極３は、ゲート配！！５ａと
ソース配線６ａとにより駆動され、右下がりの斜線が施
された絵素ｔＶｉ３はゲート配４１５ｂとソース配線６
ｂとにより駆動される。また、絵素電Ｖｉ３の配列は単
純なＸＹマトリクス配列である。

（発明が解決しようとする課Ｍ） 上述のような従来のアクティブマトリクス基板では、各
絵素に対応して、１個の絵素ｔｆ！３と、１個のＴＦＴ
ｌと、各１本のゲート配線及びソース配線とが配されて
いる。従って、絵素′：４極３やＴ　Ｆ　Ｔ　１に不良
が生じたり、ゲート配線やソース配線に断線が生じた場
合には、絵素の欠陥として現れるという問題があった。

表示装置の大容量表示化に伴って、配線の微細化及び絵
素数の増加が予想されるが、このような場合、全ての絵
素ｔＶＭを上述のような欠陥の発生を完全に無くした状
態で製作することは極めて困難である。

才な、絵素を極の配列は単純なＸＹマトリクス配列であ
るため、曲線等をより自然に表示することが困難である
という問題もあり、曲線等のより自然な表示を可能とす
るアクティブマトリクス基板の登場が望まれている。

よって、本発明の目的は、絵素欠陥を容易に救済するこ
とができ、従って高い歩留りで製造することができるア
クティブマトリクス基板を提供することにある。

また、本発明の他の目的は、曲線等をより自然に表示す
ることが可能なアクティブマトリクス基板を提供するこ
とにある。

（課題を解決するための手段） 本発明のアクティブマトリクス基板は、ＸＹママトリク
ス状配置された複数個の絵素を極と、各絵素ｔ８ｉｌを
駆動するスイッチング素子とを備えるアクティブマトリ
クス基板であって、該絵素電極が、Ｘ方向又はＹ方向の
うち少なくとも一方向において複数の絵素電極部に分割
されており、該絵素電極部に複数のスイッチング素子が
接続されており、そのことにより上記目的が達成される
。

また、前記絵素電極は、Ｘ方向又はＹ方向のどちらかの
方向に於いて、該方向に直交する方向に隣接する絵素電
極と１／２絵素分だけずらされて配置されているのが好
ましい。

（実施例） 本発明を実施例について以下に説明する。

第１図は、本発明の第１の実施例を説明するための略図
的平面図である０本実施例では、Ｘ方向に延びるゲート
配線１５ａ、１５ｂ・・・と、Ｙ方向に延びるソース配
線１６ａ、１６ｂ・・・とが形成されている０本実施例
では、ゲート配線１５ａ、１５ｂ・・・とソース配線１
６ａ、１６ｂ・・・との交差点のＸ方向及びＹ方向に於
いて１つおきに２組のＴＰＴ対１１ａ及びｌｌｂが接続
されている。一方のＴＦＴＮｌｌａには絵素ｔ８ｉｉ部
１３ａが接続され、他方のＴＰＴ対１１ｂには絵素電極
部１３ｂが接続されている。これらの２個の絵素ｔｉ部
１３ａ及び１３ｂによって１個の絵素電極１３が構成さ
れている。即ち、１個の絵素電極１３がＹ方向に於いて
２分割されている。各ＴＰＴ対１１ａ、１１ｂの構成の
ＩＰＡの詳細は第９図に示されている。各ＴＰＴ対１１
ａ、ｌｌｂは、２個のＴＦＴｌｌｌ及び１１２、又はＴ
ＦＴ１１３．１１４によりそれぞれ構成されている。

このように、各絵素電極１３が２個の絵素を極部１３ａ
、１３ｂによりされており、しかも各絵素電極部に２個
のＴＰＴが接続されているので、ＴＦＴＩ　１１〜１１
４の一個又は絵素ｔｉ部１３ａ−１３ｂの一方に欠陥が
あった場合でも絵素電極全体としての欠陥には至らない
、従って、ゲート配線、ソース配線又はＴＰＴの欠陥を
含む絵素電極の欠陥に基づく表示欠陥の発生の割合を従
来例に比べて飛躍的に改善することができる。

更に、本実施例では、各絵素電極が、絵素電極が分割さ
れた方向（Ｙ方向）と直交する方向（Ｘ方向）に隣接す
る絵素電極と１／２絵素分だけずらされて配置されてい
る。第１図中の右上がり斜線のハツチングが施された絵
素型［１３Ａと、右下がり斜線のハツチングが施された
絵素電極１３Ｂとを比較されたい、絵素を極１３Ａは、
ゲート配線１５ｃとソース配！！　１６　ａとにより駆
動される。一方、絵素電極１３Ｂは、ゲート配線１５ｂ
とソース配線１６ｂとにより駆動される。このように、
各絵素電極が、分割された方向と直交する方向に隣接す
る絵素ｔ８ｉｉに対して１／２絵素分だけずらされてい
るので、曲線等の表示をより自然に行うことが可能とな
る。

第２図は、本発明の第２の実施例を示す略図的平面図で
ある。ここでは、１個の絵素１３がＸ方向に２分割され
、絵素電極部１３ａと絵素を極部１３ｂとにより構成さ
れている。そして、右上がりの斜線のハツチングが施さ
れた絵素電極１３Ａと、右下がりの斜線のハツチングが
施された絵素型ｍ１３Ｂとを比較すれば明らかなように
、２分割された方向と直交する方向（Ｙ方向）に於いて
、隣接する絵素電極が１／２絵素分だけずらされている
。この第２の実施例では、絵素ｔａｉ１３Ａはゲート配
線１５ａとソース配置１１６　ｃとにより駆動され、絵
素を極１３Ｂはゲート配線１５ｂとソース配線１６ｄと
により駆動される。

上述の第１及び第２の実施例では、１個の絵素電極は２
分割されているが、マトリクスを構成するＸ方向及びＹ
方向の両方向に於いて２分割し、各絵素を極が４個の絵
素ｔｆｉ部により構成されるようにしてもよい、このよ
うな４分割された絵素電極を有する実施例を第５図及び
第６図に示す。

第５図に示す第３の実施例では、ゲート配線１５ａ、１
５　ｂ−・・とソース配Ｈ１６ａ、１６　ｂ−・・との
交差点のＸ方向及びＹ方向に於いて１つおきに４組のＴ
ＰＴ対１１ａ〜ｌｌｄが接続されている。

１個の絵素電極１３は、Ｘ方向及びＹ方向の両方向に於
いて分割形成された４個の絵素電極部１３ａ〜１３ｄに
よって構成されている。各ＴＰＴ対１１ａ〜１１ｄは絵
素電極部１３ａ〜１３ｄにそれぞれ接続されている。こ
のように第３の実施例では、１個の絵素ｔｆ！が４個の
絵素電極部１３ａ〜１３ｄによって構成されているので
、ＴＦＴ対１１ａ〜１１ｄを構成するＴＰＴの何れか又
は絵素ｔｆ！部１３ａ〜１３ｄの何れかに欠陥が生じた
としても、絵素を極全体としての欠陥とはならない 尚、第３の実施例に於いても、右上がりの斜線のハツチ
ングが施された絵素電極１３Ａと、右下がりの斜線のハ
ツチングが施された絵素型１１３Ｂとの比較から明らか
なように、各絵素を極は、Ｙ方向に於いて１／２絵素分
だけずらされて配置されている。従って、第１、第２の
実施例と同様に、より自然な曲線を表示することが可能
である。

第６図に示す第４の実施例は、第３の実施例の変形であ
り、各絵素ｔ８ｉｉがＸ方向に１／２絵素だけずらされ
て配置されている点が第３の実施例（第５図）とは異な
っている。

上述の第１〜第４の実施例では、ゲート配Ｉｔ５ａ、１
５　ｂ−・・及びソース配線１６ａ、１６ｂ−・はそれ
ぞれ、直線状に延伸しており、且つ互いに直交するよう
に配置されていた。しかしながら、絵素電極１３Ａ、１
３Ｂを用いて説明したように、各絵素電極１／２絵素分
だけずらして位置するようにされているため、ゲート配
線の数又はソース配線の数が増大する。その結果、開口
率の減少やゲート配線とソース配線との交差部分に於け
る不良の発生等を生じる恐れがある。これを解決するた
めに、第７図及び第８図に示す第５及び第６の実施例で
は、ゲート配線又はソース配線のどちらかを矩形波状に
形成されている。

第７図に示す第５の実施例に於いては、ゲート配線１５
ａ、１５ｂ・・・が矩形波状に形成されている。また、
第８図に示した第６の実施例では、ソース配線１６ａ、
１６ｂ・・・が矩形波状に形成されている、これらの実
施例に於いては、ソース配線又はゲート・配線の数を低
減し得ることがわかる。

第９図に第７の実施例（第８図）の一部を拡大して示す
、ゲート配線１５ａ、１５ｂ・・・には、ソース配４１
１６　ａ、１６ｂ・・・との各交差点近傍でＹ方向及び
−Ｙ方向に約１／２絵素分だけ突出している突出部１５
１及び１５２が設けられている。

絵Ｓ電極部１３ａには突出部１５１をゲート電極とする
ＴＦＴ対１１ａ（ＴＦＴＩｌｌ及びＴＦＴ１１２）が、
絵素ｔｆｆｉ部１３ｂには突出部１５２をゲートｔｆ！
とするＴＰＴ対１　ｌ　ｂ　（ＴＦＴＩ　１３及びＴＦ
Ｔ１１４）が接続されている。

本発明に於いては、各絵素ｔ８ｉ！部に接続されるＴＰ
Ｔの数は上述の２個に限らず、３個以上であってもよい
、また、絵素を極を複数の絵素′４電極に分割する！Ｉ
３様は、上述の各実施例に於けるものに限らないことは
いう丈でもない。

（発明の効果） 以上のように、本発明によれば、１個の絵素電極が複数
に分割され、複数の絵素電極部で構成されでおり、しか
も各絵素電極部には複数のスイッチング素子が接続され
ているので、１個の絵素電極としての欠陥の発生の割合
が従来例に比べて著しく低減される。従って、本発明の
アクティブマトリクス基板は高い歩留まりで製造し得る
。

また、絵素電極配列を１／２絵素分だけずらした構成と
することにより、曲線等をより自然に表示することが可
能となり、表示の高精細化が可能となる。

、　　　　の　　　ｔ；　日 第１図は本発明の第１の実施例を示す平面図、第２図は
第２の実施例を示す平面図、第３図は従来例の回路図、
第４図は従来例の平面図、第５図〜第８図は本発明の第
３の実施例〜第６の実施例をそれぞれ示す平面図、第９
図は第６の実施例の要部を拡大して示す平面図である。

１１　ａ〜ｌ　１　ｄ−ＴＰＴ対、 １３．１３Ａ、１３Ｂ・・・絵素電極、１３ａ〜１３ｄ
〜絵素ｔｉ部、 １５ａ〜１５ｃ・・・ゲート配線、 １６ａ　〜１６ｄ−・−ソース配線、 １１１〜１１４・・・ＴＰＴ。

以上

Claims (1)

1. 【特許請求の範囲】 １、ＸＹマトリクス状に配置された複数個の絵素電極と
   、各絵素電極を駆動するスイッチング素子とを備えるア
   クティブマトリクス基板であって、該絵素電極が、Ｘ方
   向又はＹ方向のうち少なくとも一方向において複数の絵
   素電極部に分割されており、該絵素電極部に複数のスイ
   ッチング素子が接続されているアクティブマトリクス基
   板。 ２、前記絵素電極は、Ｘ方向又はＹ方向のどちらかの方
   向に於いて、該方向に直交する方向に隣接する絵素電極
   と１／２絵素分だけずらされて配置されている請求項１
   に記載のアクティブマトリクス基板。