CN107145021A - 显示面板 - Google Patents

Abstract

一种显示面板，包括显示区以及非显示区、多条栅极线、多条数据线、像素阵列以及栅极驱动电路。非显示区位于显示区的一侧。多条栅极线与多条数据线设置于显示区。像素阵列位于显示区之中，且像素阵列藉由多个重复排列的像素单元所构成，其中像素单元包括三条栅极线、两条数据线以及六个子像素，且各子像素分别与像素阵列中的其中一条栅极线以及其中一条数据线电性连接。栅极驱动电路位于像素阵列之中。

Description

显示面板

技术领域

本发明涉及一种显示面板，且特别涉及一种将栅极驱动电路设置于像素阵列之中的显示面板。

背景技术

栅极驱动电路基板技术(Gate on Array；GOA)指的是在面板设计时，直接将栅极驱动电路制作在主动元件阵列基板上，以代替外接的驱动芯片的技术。一般而言，栅极驱动电路是设置在面板的显示区之外，位于面板的边框位置。然而，栅极驱动电路通常是占了边框面积的很大一部分。若是能够将栅极驱动电路移到显示区之中，则势必能够大幅减小边框面积设计，并且增加显示区面积。就现有技术来说，将栅极驱动电路设置在显示区之中的尝试尚未成功。因此，有必要对现有的栅极驱动电路基板技术进行改进。

发明内容

本发明提供一种显示面板，能够解决传统栅极驱动电路设计不佳的问题。

本发明的显示面板包括显示区以及非显示区、多条栅极线、多条数据线、像素阵列以及栅极驱动电路。非显示区位于显示区的一侧。多条栅极线与多条数据线设置于显示区。像素阵列位于显示区之中，且像素阵列藉由多个重复排列的像素单元所构成，其中像素单元包括三条栅极线、两条数据线以及六个子像素，且各子像素分别与像素阵列中的其中一条栅极线以及其中一条数据线电性连接。栅极驱动电路位于像素阵列之中。

基于上述，由于本发明实施例的显示面板的每一像素单元是包括三条栅极线、两条数据线以及六个子像素，因此，能够有多余的空间将栅极驱动电路设置在显示区的像素阵列之中。据此，将栅极驱动电路移到显示区时，能够达到降低成本、大幅缩减边框及增加显示区面积的技术效果。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1为依据本发明一实施例的显示面板的上视示意图。

图2A为依据本发明一实施例的像素阵列的排列示意图。

图2B为依据本发明另一实施例的像素阵列的排列示意图。

图2C为依据本发明另一实施例的像素阵列的排列示意图。

图3为依据本发明一实施例的驱动单元的电路图。

图4A为依据图3实施例的驱动单元的一种设置方式示意图。

图4B为依据图3实施例的驱动单元的另一种设置方式示意图。

图5为依据本发明另一实施例的驱动单元的电路图。

图6为依据图5实施例的驱动单元的一种设置方式示意图。

【符号说明】

100：显示面板

101：像素阵列

102、102A、102B、102C、102D、102E、102F：子像素

200、200’、200A、200B、200C：驱动单元

A1、A2、A3、A4、A5、A6：开关元件

C1：第一电容

C2：第二电容

CK、CK1、CK2：时钟信号线

DL、DL1、DL2：数据线

DR：显示区

GL1、GL2、GL3、G(n-4)、G(n-1)、G(n)、G(n+1)、G(n+2)、G(n+3)、G(n+4)、G(n+5)、G(n+6)、G(n+7)：栅极线

Gx：控制端

IN1：前级输入线

IN2：后级输入线

LN1、LN2：水平线

NR：非显示区

OP：输出线

PX1、PX2、PX3、PX4：像素单元

SL：信号线

M1、M2、M3、M4、M5、M6、M7、T1、T2、T3、T4、TFT：主动元件

VSS：电源信号线

X1：第一端点

X2：第二端点

具体实施方式

图1为依据本发明一实施例的显示面板的上视示意图。请参考图1，本发明实施例的显示面板100包括有显示区DR以及非显示区NR，其中，非显示区NR位于显示区DR的一侧，或是非显示区NR会环绕显示区DR。换句话说，非显示区NR可为在显示区DR的其中一侧边，但可依不同需求而调整。举例而言，非显示区NR环绕于显示区DR，应用于矩形显示区时，非显示区NR可位于显示区DR的其中一侧边、两侧边、三侧边或四侧边；应用于非矩形显示区或圆形显示区时，非显示区NR可邻近于显示区DR，形成显示区DR的部分周边或全部周边为非显示区NR。一般来说，栅极驱动电路(Gate on Array；GOA)通常是制作在面板的非显示区上，位于边框的位置。然而，在本发明实施例中，栅极驱动电路是设置在显示区DR中。以下，将对如何设置栅极驱动电路于显示区DR中进行说明。

详细来说，本实施例的显示面板100可以包括有像素阵列设置在显示区DR之中。像素阵列的排列可以例如有图2A至图2C三种不同的实施态样。

图2A为依据本发明一实施例的像素阵列的排列示意图。如图2A所示，像素阵列101位于图1的显示区DR之中，且像素阵列101藉由多个重复排列的像素单元(PX1、PX2、PX3、PX4)所构成。在图2A中是以像素单元PX1、像素单元PX2、像素单元PX3与像素单元PX4的四组重复排列的像素单元来进行说明。但需注意的是，显示面板100实际上应包括更多个重复排列的像素单元。像素单元PX2、像素单元PX3与像素单元PX4的设置方式与像素单元PX1的设置方式相同，因此，仅以像素单元PX1做为代表来说明。

参考图2A的实施例，像素阵列101包括有多条栅极线(GL1、GL2、GL3…)设置于显示区DR之中，以及多条数据线(DL1、DL2、…)设置于显示区DR之中。每一个像素单元(PX1、PX2、PX3、PX4)各自包括三条栅极线(GL1、GL2、GL3)、两条数据线(DL1、DL2)以及六个子像素(102A、102B、102C、102D、102E、102F)，且各子像素分别与像素阵列101中的其中一条栅极线以及其中一条数据线电性连接。在本实施例中，栅极线(GL1、GL2、GL3…)与数据线(DL1、DL2、…)彼此交错设置，且栅极线(GL1、GL2、GL3…)与数据线(DL1、DL2、…)之间夹有绝缘层。换句话说，栅极线(GL1、GL2、GL3…)的延伸方向与数据线(DL1、DL2、…)的延伸方向不平行，较佳的是，栅极线(GL1、GL2、GL3…)的延伸方向与数据线(DL1、DL2、…)的延伸方向正相交，但不以此为限。基于导电性的考虑，栅极线(GL1、GL2、GL3…)与数据线(DL1、DL2、…)一般是使用金属材料。然而，本发明不限于此，根据其他实施例，栅极线(GL1、GL2、GL3…)与数据线(DL1、DL2、…)也可以使用其他导电材料。例如：合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、或其它合适的材料)、或是金属材料与其它导材料的堆迭层。

详细来说，如图2A所示，像素单元PX1的三条栅极线包括第一栅极线GL1、第二栅极线GL2以及第三栅极线GL3。像素单元PX1的两条数据线包括第一数据线DL1以及第二数据线DL2。像素单元PX1的六个子像素包含第一子像素102A、第二子像素102B、第三子像素102C、第四子像素102D、第五子像素102E与第六子像素102F。在像素单元PX1中，第一子像素102A通过开关元件A1分别与第一栅极线GL1以及第一数据线DL1电性连接，第二子像素102B通过开关元件A2分别与第一栅极线GL1以及第二数据线GL2电性连接，第三子像素102C通过开关元件A3分别与第二栅极线GL2以及邻接于像素单元PX1的另一像素单元PX2的第一数据线DL1电性连接。在本实施例中，“邻接”于像素单元PX1的像素单元意指与像素单元PX1最为相近的另一像素单元，且例如是沿着栅极线延伸方向接续排列的下一个像素单元。

此外，在图2A中，第四子像素102D通过开关元件A4分别与第二栅极线GL2以及第二数据线DL2电性连接，第五子像素102E通过开关元件A5分别与第三栅极线GL3以及第二数据线DL2电性连接，第六子像素102F通过开关元件A6分别与第三栅极线GL3以及另一像素单元PX2的第一数据线DL1电性连接。在本实施例中，第一子像素102A、第二子像素102B以及第三子像素102C位于第一栅极线GL1与第二栅极线GL2之间，而第四子像素102D、第五子像素102E以及第六子像素102F位于第二栅极线GL2与第三栅极线GL3之间。

请继续参考图2A，栅极驱动电路是设置在显示区DR的像素阵列101之中，且栅极驱动电路包括多个驱动单元200，而各驱动单元200包括多个主动元件TFT与多条信号线SL。在图2A的实施例中，由于每一像素单元(PX1、PX2、PX3、PX4)仅有设置两条数据线(DL1、DL2)，省略了第三条数据线，因此，驱动单元200能够对应设置于相邻的子像素或像素单元所形成的区域之间。更具体地，驱动单元200例如是设置在第二子像素102B与第三子像素102C之间的空间，以及设置在第五子像素102E与第六子像素102F之间的空间。另外，驱动单元200中的其中一条信号线SL是位于像素单元PX1的第二子像素102B与第三子像素102C之间，且其中一条信号线SL是与数据线(DL1、DL2)实质上平行设置。在图2A的实施例中，各子像素是矩形排列且数据线(DL1、DL2)与栅极线(GL1、GL2、GL3)正相交，因此，信号线SL可与数据线(DL1、DL2)实质上平行，但本发明不以此为限。在其它实施例中，子像素排列可为非矩形，因此，信号线SL有可能不是与数据线(DL1、DL2)完全平行。藉由图2A所示的配置方式，能够有效地将栅极驱动电路设置在显示区DR的像素阵列101之中，达到降低成本、大幅缩减边框及增加显示区面积的技术效果。

图2B为依据本发明另一实施例的像素阵列的排列示意图。图2B与图2A的像素阵列101类似，因此，相同元件以相同标号表示，且不予赘述。图2B与图2A的实施例差异在于各子像素的连接方式不同。如图2B所示，在像素单元PX1中，第一子像素102A通过开关元件A1分别与第一栅极线GL1以及第二数据线DL2电性连接，第二子像素102B通过开关元件A2分别与第一栅极线GL1以及邻接于像素单元PX1的另一像素单元PX2的第一数据线DL1电性连接。在本实施例中，“邻接”于像素单元PX1的像素单元意指与像素单元PX1最为相近的另一像素单元，且例如是沿着栅极线延伸方向接续排列的下一个像素单元。

此外，在图2B中，第三子像素102C通过开关元件A3分别与第二栅极线GL2以及第二数据线DL2电性连接，第四子像素102D通过开关元件A4分别与第二栅极线GL2以及第一数据线DL1电性连接，第五子像素102E通过开关元件A5分别与第三栅极线GL3以及第二数据线DL2电性连接，第六子像素102F通过开关元件A6分别与第三栅极线GL3以及另一像素单元PX2的第一数据线DL1电性连接。在本实施例中，第一子像素102A、第二子像素102B以及第三子像素102C位于第一栅极线GL1与第二栅极线GL2之间，而第四子像素102D、第五子像素102E以及第六子像素102F位于第二栅极线GL2与第三栅极线GL3之间。像素单元PX2、像素单元PX3与像素单元PX4的设置方式与像素单元PX1相同，因此，不予赘述且省略标示。

相同地，在图2B的实施例中，栅极驱动电路是设置在显示区DR的像素阵列101之中。由于每一像素单元(PX1、PX2、PX3、PX4)仅有设置两条数据线(DL1、DL2)，省略了第三条数据线，因此，驱动单元200能够对应设置于相邻的子像素或像素单元(102B与102C；102E与102F)所形成的区域之间。藉由图2B所示的配置方式，能够有效地将栅极驱动电路设置在显示区DR的像素阵列101之中，达到降低成本、大幅缩减边框及增加显示区面积的技术效果。

图2C为依据本发明另一实施例的像素阵列的排列示意图。图2C与图2A的像素阵列101类似，因此，相同元件以相同标号表示，且不予赘述。图2C与图2A的实施例差异在于各子像素的连接方式不同。如图2C所示，在像素单元PX1中，第一子像素102A通过开关元件A1分别与第一栅极线GL1以及第二数据线DL2电性连接，第二子像素102B通过开关元件A2分别与第二栅极线GL2以及第二数据线DL2电性连接，第三子像素102C通过开关元件A3与第一栅极线GL1以及邻接像素单元PX1的另一像素单元PX2的第一数据线DL1电性连接。在本实施例中，“邻接”于像素单元PX1的像素单元意指与像素单元PX1最为相近的另一像素单元，且例如是沿着栅极线延伸方向接续排列的下一个像素单元。

此外，在图2C中，第四子像素102D通过开关元件A4分别与第二栅极线GL2以及第一数据线DL1电性连接，第五子像素102E通过开关元件A5分别与第三栅极线GL3以及第二数据线DL2电性连接，第六子像素102F通过开关元件A6分别与第三栅极线GL3以及另一像素单元PX2的第一数据线DL1电性连接。在本实施例中，第一子像素102A、第二子像素102B以及第三子像素102C位于第一栅极线GL1与第二栅极线GL2之间，而第四子像素102D、第五子像素102E以及第六子像素102F位于第二栅极线GL2与第三栅极线GL3之间。像素单元PX2、像素单元PX3与像素单元PX4的设置方式与像素单元PX1相同，因此，不予赘述且省略标示。

相同地，在图2C的实施例中，栅极驱动电路是设置在显示区DR的像素阵列101之中。由于每一像素单元(PX1、PX2、PX3、PX4)仅有设置两条数据线(DL1、DL2)，省略了第三条数据线，因此，驱动单元200能够对应设置于相邻的像素单元(102B与102C；102E与102F)所形成的区域之间。藉由图2C所示的配置方式，能够有效地将栅极驱动电路设置在显示区DR的像素阵列101之中，达到降低成本、大幅缩减边框及增加显示区面积的技术效果。

在图2A至图2C的实例中，仅有说明栅极驱动电路包括多个驱动单元200，而各驱动单元200包括多个主动元件TFT与多条信号线SL，但对于主动元件TFT与信号线SL的连接/设置方式并未多做描述。以下，将对驱动单元200的不同实施态样进行说明。

图3为依据本发明一实施例的驱动单元的电路图。在本实施例中，位于图2A至图2C的像素阵列101中的栅极驱动电路可由多个如图3所示的驱动单元200所构成。详言之，栅极驱动电路为多个驱动单元200所串接而形成多级驱动单元，且每一级驱动单元可输出至对应的栅极线。举例来说，第一级的驱动单元可输出至第一条栅极线，第二级的驱动单元可输出至第二条栅极线，依序形成相对关系，为便于说明，下述内容则以第N级来说明，亦即第N级驱动单元可输出至第N条栅极线，其中N为一正整数。在本实施例中，图2A至图2C的信号线SL可例如包含电源信号线VSS、时钟信号线CK、前级输入线IN1、后级输入线IN2与输出线OP。参考图3，驱动单元200包括四个主动元件(T1～T4)。更具体地，第一主动元件T1，具有控制端Gx、第一端点X1与第二端点X2，其中控制端Gx与第一端点X1连接于前级输入线IN1。第二主动元件T2具有控制端Gx、第一端点X1与第二端点X2，而控制端Gx连接于第一主动元件T1的第二端点X2，且第一端点X1电性连接于时钟信号线CK，第二端点X2连接于输出线OP。第三主动元件T3具有控制端Gx、第一端点X1与第二端点X2，而第一端点X1连接于电源信号线VSS，第二端点X2电性连接第一主动元件T1的该第二端点X2，且控制端Gx连接于后级输入线IN2。另外，第四主动元件T4具有控制端Gx、第一端点X1与第二端点X2，而控制端Gx电性连接于后级输入线IN2，第一端点X1则电性连接于输出线OP，第二端点X2则连接于电源信号线VSS。

如图3所示，当前级输入线IN1是电性连接至第(N-1)条栅极线G(n-1)时，则输出线OP是电性连接至第N条栅极线G(n)，且后级输入线IN2是电性连接至第(N+1)条栅极线G(n+1)，其中N为大于1的整数。举例来说，若前级输入线IN1是电性连接至第一条栅极线时，则输出线OP是电性连接至第二条栅极线，且后级输入线IN2是电性连接至第三条栅极线。依据图3的电性连接方式做为基础，驱动单元200在像素阵列101中的设置方式有图4A以及图4B两种实施方式。

图4A为依据图3实施例的驱动单元的一种设置方式示意图。在图4A的实施例中，驱动单元200包括第一驱动单元200A、第二驱动单元200B以及第三驱动单元200C的重复排列所构成。也就是说，栅极驱动电路会依序有多个第一驱动单元200A、第二驱动单元200B以及第三驱动单元200C的重复排列所构成。如图4A所示，每一个驱动单元(200A、200B、200C)的前级输入线IN1、后级输入线IN2与输出线OP分别连接至位于显示区DR内的其中三条栅极线，且至少一个子像素102是位于时钟信号线CK与其中一条该数据线DL之间。另外，每一个驱动单元(200A、200B、200C)的连接方式可参考图3的实施例进行设置。

详细来说，在图4A的实施例中，栅极线包含第N-1条栅极线、第N条栅极线、第N+1条栅极线、第N+2条栅极线与第N+3条栅极线，其中N为大于1的整数。如图4A所示，在第一驱动单元200A中，前级输入线IN1是连接至该第(N-1)条栅极线G(n-1)，后级输入线IN2是连接至该第(N+1)栅极线G(n+1)，而输出线OP是连接于第N条栅极线G(n)。在第二驱动单元200B中，前级输入线IN1是连接至第N条栅极线G(n)，后级输入线IN2是连接于该第(N+2)条栅极线G(n+2)，而输出线OP连接于第N+1条栅极线G(n+1)。此外，在第三驱动单元200C中，前级输入线IN1是连接至该第(N+1)条栅极线G(n+1)，后级输入线IN2是连接于第(N+3)条栅极线G(n+3)，且输出线OP连接至第(N+2)条栅极线G(n+2)。

另外，请参考图4A，第一驱动单元200A、第二驱动单元200B与第三驱动单元200C中的第一主动元件T1、第二主动元件T2、第三主动元件T3以及第四主动元件T4分别是沿着栅极线(G(n-1)、G(n)、G(n+1)…)的延伸方向设置在同一水平线LN1上。举例来说，“同一水平线”的设置意指所有驱动单元的第一主动元件T1、第二主动元件T2、第三主动元件T3以及第四主动元件T4是设置在位于其中一条栅极线延伸方向两侧的相邻两排子像素102之间的空间。以图4A的第(N+1)条栅极线G(n+1)来说，水平线LN1位于第(N+1)条栅极线G(n+1)两侧的两排子像素102之间的空间，且其空间可与第(N+1)条栅极线G(n+1)的延伸方向而延伸。因此，在本实施例中，驱动单元的第一主动元件T1、第二主动元件T2、第三主动元件T3以及第四主动元件T4是设置同一空间中。更特别是，在图4A中，第一驱动单元200A、第二驱动单元200B与第三驱动单元200C中的四个主动元件(T1～T4)在水平线LN1上分别具有规律的排列顺序，且依序为第三主动元件T3、第一主动元件T1、第二主动元件T2以及第四主动元件T4。在本发明实施例中，“规律的排列顺序”意指在每一个驱动单元(200A、200B、200C)中，所有的主动元件由左至右都是以第三主动元件T3、第一主动元件T1、第二主动元件T2以及第四主动元件T4顺序进行排列。据此，藉由图4A所示的配置方式，能够有效将包括四个主动元件的驱动单元200设置在显示区DR的像素阵列101之中。

图4B为依据图3实施例的驱动单元的另一种设置方式示意图。图4B与图4A的实施例中，驱动单元200同样是由包括第一驱动单元200A、第二驱动单元200B以及第三驱动单元200C的重复排列所构成。图4B与图4A的差异在于信号线的走线方式及主动元件的设置方式不同。然而，在图4B中，其驱动单元(200A、200B、200C)的连接方式仍是对应于图3的实施例进行设置。

如图4B所示，第一驱动单元200A的第二主动元件T2以及第四主动元件T4是经由第二驱动单元200B的第一主动元件T1连接至第N条栅极线G(n)。也就是说，第一驱动单元200A的输出线OP与第二驱动单元200B的前级输入线IN1为相同的走线。另外，第二驱动单元200B的第三主动元件T3以及第四主动元件T4与第三驱动单元200C的第二主动元件T2是通过相同走线共同连接到第(N+2)条栅极线G(n+2)。也就是说，第二驱动单元200B的后级输入线IN2与第三驱动单元200C的输出线OP为相同走线。藉由图4B的走线方式，可将第二驱动单元200B的第三主动元件T3与第四主动元件T4合并，且将第三驱动单元200C的第一主动元件T1与第三主动元件T3合并。据此，能够进一步节省走线设置空间，达到更佳的面板设计。

另外，请继续参考图4B，在本实施例中，第一驱动单元200A与第二驱动单元200B的第一主动元件T1、第二主动元件T2、第三主动元件T3以及第四主动元件T4分别是沿着栅极线(G(n-1)、G(n+1)、G(n+3)…)的延伸方向设置在同一水平线LN1上，且第三驱动单元200C的第四主动元件T4是设置在与第三驱动单元200C的第一主动元件T1、第二主动元件T2以及第三主动元件T3不同的水平线上。详细来说，在第三驱动单元200C中，第一主动元件T1、第二主动元件T2以及第三主动元件T3仍是位于水平线LN1上，而第三驱动单元200C的第四主动元件T4则是位于水平线LN2上。

更详细来说，在图4B的实施例中，第一驱动单元200A与第二驱动单元200B的第一主动元件T1、第二主动元件T2、第三主动元件T3以及第四主动元件T4是设置于第N+1条栅极线G(n+1)与第N+2条栅极线G(n+2)之间，以使这些主动元件位于相同水平线LN1。此外，在第三驱动单元200C中的第一主动元件T1、第二主动元件T2以及第三主动元件T3同样是设置于第N+1条栅极线G(n+1)与第N+2条栅极线G(n+2)之间以位于相同水平线LN1。在第三驱动单元200C的第四主动元件T4则是设置于第N+2条栅极线G(n+2)与第N+3条栅极线G(n+3)之间，以位于水平线LN2上。在图4B的实施例中，水平线LN1位于第(N+1)条栅极线G(n+1)两侧的两排子像素102之间的空间，且其空间可依第(N+1)条栅极线G(n+1)的延伸方向而延伸；而水平线LN2则位于第(N+2)条栅极线G(n+2)两侧的两排子像素102之间的空间，且其空间可依第(N+2)条栅极线G(n+2)的延伸方向而延伸。

再者，在本实施例中，第一驱动单元200A、第二驱动单元200B与第三驱动单元200C中沿着栅极线(G(n-1)、G(n)、G(n+1)…)的延伸方向设置的四个主动元件(T1、T2、T3、T4)分别具有不规律的排列顺序。也就是说，在每一个驱动单元(200A、200B、200C)中，所有的主动元件由左至右的排列顺序皆不同。更具体地，第一驱动单元200A中主动元件由左至右的顺序为第三主动元件T3、第一主动元件T1、第二主动元件T2与第四主动元件T4。在第二驱动单元200B中主动元件由左至右的顺序为第一主动元件T1、第二主动元件T2、第三主动元件T3与第四主动元件T4。而在第三驱动单元200C中主动元件由左至右的顺序为第二主动元件T2、第一主动元件T1、第三主动元件T3与第四主动元件T4。据此，能够有效将包括四个主动元件的驱动单元200设置在显示区DR的像素阵列101之中。

在上述图3、图4A及图4B的实施例中，各个驱动单元(200A、200B、200C)都是包括四个主动元件，然而，本发明不以此为限。在其它实施例中，驱动单元中的主动元件数量可以依据需求来进行调整。举例来说，在以下图5及图6的实施例中，是以各个驱动单元包括七个主动元件来做说明。

图5为依据本发明另一实施例的驱动单元的电路图。在本实施例中，位于图2A至图2C的像素阵列101中的栅极驱动电路可由多个如图5所示的驱动单元200’所构成。在本实施例中，图2A至图2C信号线SL可例如包含电源信号线VSS、第一时钟信号线CK1、第二时钟信号线CK2、前级输入线IN1、后级输入线IN2与输出线OP。参考图5，驱动单元200’包括七个主动元件(M1～M7)。

更具体地，第一主动元件M1具有控制端Gx、第一端点X1与第二端点X2，其中第一主动元件M1的控制端Gx连接至后级输入线IN2，第一端点X1连接至电源信号线VSS。第二主动元件M2具有控制端Gx、第一端点X1与第二端点X2，其中第二主动元件M2的第一端点X1连接至电源信号线VSS，控制端Gx连接至第一主动元件M1的第二端点X2。第三主动元件M3具有控制端Gx、第一端点X1与第二端点X2，其中第三主动元件M3的控制端Gx连接至第二主动元件M2的第二端点X2，第一端点X1连接至电源信号线VSS，第二端点X2连接第一主动元件M1的第二端点X2。第四主动元件M4具有控制端Gx、第一端点X1与第二端点X2，其中第四主动元件M4的控制端Gx与第一端点X1连接于前级输入线IN2，第二端点X2连接至第一主动元件M1的第二端点X2。第五主动元件M5具有控制端Gx、第一端点X1与第二端点X2，其中第五主动元件M5的控制端Gx连接至第二时钟信号线CK2，第一端点X1连接至输出线OP，且第二端点X2连接至电源信号线VSS。第六主动元件M6具有控制端Gx、第一端点X1与第二端点X2，其中第六主动元件M6的控制端Gx连接至第二主动元件M2的第二端点X2，第一端点X1连接至电源信号线VSS，且第二端点X2连接至输出线OP。第七主动元件M7具有控制端Gx、第一端点X1与第二端点X2，其中第七主动元件M7的控制端Gx连接至第四主动元件M4的第二端点X2，第七主动元件M7的第一端点M1连接至输出线OP，且第二端点X2连接至第一时钟信号线CK1。

如图5所示，当输出线OP是电性连接至第N条栅极线G(n)时，则前级输入线IN1是电性连接至第N-4条栅极线G(n-4)，且后级输入线IN2是电性连接至第N+7条栅极线G(n+7)，其中N为整数。此外，在图5的实施例中，驱动单元200’还包括第一电容C1与第二电容C2。第一电容C1包括第一端点X1与第二端点X2，其中第一端点X1连接至输出线OP，且第二端点X2连接至第一主动元件M1的第二端点X2。第二电容C2包括第一端点X1与第二端点X2，其中第一端点X1连接至第二主动元件M2的第二端点X2，且第二端点X2连接至第一时钟信号线CK1。依据图5的电性连接方式做为基础，驱动单元200’于像素阵列101中的设置方式是如图6所示。

图6为依据图5实施例的驱动单元的一种设置方式示意图。如图6所示，在具有七个主动元件的实施例中，第一主动元件M1、第四主动元件M4、第五主动元件M5以及第七主动元件M7是沿着栅极线(G(n)、G(n+1)…)的延伸方向设置在同一水平线LN1上，且第二主动元件M2、第三主动元件M3以及第六主动元件M6是沿着栅极线(G(n+3)、G(n+4)…)的延伸方向设置在另一相同的水平线LN2上。更具体地，第一主动元件M1、第四主动元件M4、第五主动元件M5以及第七主动元件M7是设置于栅极线G(n)以及栅极线G(n+1)之间，以位于水平线LN1上。此外，第二主动元件M2、第三主动元件M3以及第六主动元件M6是设置于栅极线G(n+3)以及栅极线G(n+4)之间，以位于水平线LN2上。换句话说，在图6的实施例中，水平线LN1位于第N条栅极线G(n)两侧的两排子像素102之间的空间，且其空间可依第N条栅极线G(n)的延伸方向而延伸；而水平线LN2则是位于第(N+3)条栅极线G(n+3)两侧的两排子像素102之间的空间，且其空间可依第(N+3)条栅极线G(n+3)的延伸方向而延伸。据此，能够有效将包括七个主动元件的驱动单元200’设置在显示区DR的像素阵列101之中。

综上所述，本发明显示面板的每一像素单元是包括三条栅极线、两条数据线以及六个子像素，因此，能够有多余的空间将栅极驱动电路设置在显示区的像素阵列之中。具体来说，可将栅极驱动电路的各驱动单元设置在位于没有数据线的子像素之间的空间。据此，将栅极驱动电路移到显示区时，能够达到降低成本、大幅缩减边框及增加显示区面积的技术效果。

虽然本发明已以实施例公开如上，然其并非用以限定本发明，本领域技术人员在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视所附权利要求书界定范围为准。

Claims (19)

1.一种显示面板，包括：

显示区以及非显示区，该非显示区位于该显示区的一侧；

多条栅极线，设置于该显示区；

多条数据线，设置于该显示区；

像素阵列，位于该显示区之中，且该像素阵列藉由多个重复排列的像素单元所构成，其中各该像素单元包括三条栅极线、两条数据线以及六个子像素，且各该子像素分别与该像素阵列中的其中一条栅极线以及其中一条数据线电性连接；以及

栅极驱动电路，位于该像素阵列之中。

2.如权利要求1所述的显示面板，其中该栅极驱动电路包括多个驱动单元，各该驱动单元包括多个主动元件与多条信号线，其中这些信号线的其中之一与这些数据线实质上平行设置。

3.如权利要求2所述的显示面板，其中这些信号线可包含电源信号线、时钟信号线、前级输入线、后级输入线与输出线，其中该前级输入线、该后级输入线与该输出线分别连接至位于该显示区内的三条栅极线，且至少一个该子像素是位于该时钟信号线与其中一条该数据线之间。

4.如权利要求3所述的显示面板，其中这些驱动单元包括第一驱动单元、第二驱动单元以及第三驱动单元的重复排列所构成，且该第一驱动单元、该第二驱动单元以及该第三驱动单元各自包括四个主动元件。

5.如权利要求4所述的显示面板，其中该第一驱动单元、该第二驱动单元与该第三驱动单元分别包含：

第一主动元件，具有控制端、第一端点与第二端点，其中该控制端与该第一端点连接于该前级输入线；

第二主动元件，具有控制端、第一端点与第二端点，而该控制端连接于该第一主动元件的该第二端点，且该第一端点电性连接于该时钟信号线，该第二端点连接于该输出线；

第三主动元件，具有控制端、第一端点与第二端点，而该第一端点连接于该电源信号线，该第二端点电性连接该第一主动元件的该第二端点，且该控制端连接于该后级输入线；以及

第四主动元件，具有控制端、第一端点与第二端点，而该控制端电性连接于该后级输入线，该第一端点则电性连接于该输出线。

6.如权利要求5所述的显示面板，其中这些栅极线包含第(N-1)条栅极线、第N条栅极线、第(N+1)条栅极线、第(N+2)条栅极线与第(N+3)条栅极线，其中N为大于1的整数，且在该第一驱动单元中，该前级输入线连接至该第(N-1)栅极线，该后级输入线连接至该第(N+1)栅极线，该输出线连接于该第N条栅极线；在该第二驱动单元中，该前级输入线连接至该第N条栅极线，该后级输入线连接于该第(N+2)条栅极线，而该输出线连接于该第(N+1)条栅极线；在该第三驱动单元中，该前级输入线连接至该第(N+1)条栅极线，该后级输入线连接于该第(N+3)条栅极线，且该输出线连接至该第(N+2)条栅极线。

7.如权利要求6所述的显示面板，其中该第一驱动单元、该第二驱动单元与该第三驱动单元中的该第一主动元件、该第二主动元件、该第三主动元件以及该第四主动元件分别是沿着这些栅极线的延伸方向设置在同一水平线上。

8.如权利要求7所述的显示面板，其中在该第一驱动单元、该第二驱动单元与该第三驱动单元中的四个主动元件在该水平线上分别具有规律的排列顺序，且依序为该第三主动元件、该第一主动元件、该第二主动元件以及该第四主动元件。

9.如权利要求6所述的显示面板，其中该第一驱动单元与该第二驱动单元的该第一主动元件、该第二主动元件、该第三主动元件以及该第四主动元件分别是沿着这些栅极线的延伸方向设置在同一水平线上，且该第三驱动单元的该第四主动元件是设置在与该第三驱动单元的该第一主动元件、该第二主动元件以及该第三主动元件不同的水平线上。

10.如权利要求9所述的显示面板，其中在该第一驱动单元、该第二驱动单元与该第三驱动单元中沿着这些栅极线的延伸方向设置的四个主动元件分别具有不规律的排列顺序。

11.如权利要求9所述的显示面板，其中在该第三驱动单元中的该第一主动元件、该第二主动元件以及该第三主动元件设置于该第(N+1)条栅极线与该第(N+2)条栅极线之间，且该第四主动元件设置于该第(N+2)条栅极线与该第(N+3)条栅极线之间。

12.如权利要求2所述的显示面板，其中这些驱动单元各自包括七个主动元件，其中这些信号线可包含电源信号线、第一时钟信号线、第二时钟信号线、前级输入线、后级输入线与输出线。

13.如权利要求12所述的显示面板，其中这些驱动单元分别包含：

第一主动元件，具有控制端、第一端点与第二端点，其中该第一主动元件的该控制端连接至该后级输入线，该第一端点连接至该电源信号线；

第二主动元件，具有控制端、第一端点与第二端点，其中该第二主动元件的第一端点连接至该电源信号线，该控制端连接至该第一主动元件的该第二端点；

第三主动元件，具有控制端、第一端点与第二端点，其中该第三主动元件的该控制端连接至该第二主动元件的该第二端点，该第一端点连接至该电源信号线；

第四主动元件，具有控制端、第一端点与第二端点，其中该第四主动元件的该控制端与该第一端点连接于该前级输入线，该第二端点连接至该第一主动元件的该第二端点；

第五主动元件，具有控制端、第一端点与第二端点，其中该第五主动元件的该控制端连接至该第二时钟信号线，该第一端点连接至该输出线，且该第二端点连接至该电源信号线；

第六主动元件，具有控制端、第一端点与第二端点，其中该第六主动元件的该控制端连接至该第二主动元件的该第二端点，该第一端点连接至该电源信号线，且该第二端点连接至该输出线；

第七主动元件，具有控制端、第一端点与第二端点，其中该第七主动元件的该控制端连接至该第四主动元件的该第二端点，该第七主动元件的该第一端点连接至该输出线，且该第二端点连接至该第一时钟信号线。

14.如权利要求13所述的显示面板，其中这些驱动单元中的该第一主动元件、该第四主动元件、该第五主动元件以及该第七主动元件沿着这些栅极线的延伸方向设置在同一水平线上，且该第二主动元件、该第三主动元件以及该第六主动元件沿着这些栅极线的延伸方向设置在另一相同的水平线上。

15.如权利要求1所述的显示面板，其中各该像素单元的三条栅极线包括第一栅极线、第二栅极线以及第三栅极线，各该像素单元的两条数据线包括第一数据线以及第二数据线，各该像素单元的六个子像素包含第一子像素、第二子像素、第三子像素、第四子像素、第五子像素与第六子像素，其中在各该像素单元中，该第一子像素分别与该第一栅极线以及该第一数据线电性连接，该第二子像素分别与该第一栅极线以及该第二数据线电性连接，该第三子像素分别与该第二栅极线以及邻接于该像素单元的另一像素单元的该第一数据线电性连接，该第四子像素分别与该第二栅极线以及该第二数据线电性连接，该第五子像素分别与该第三栅极线以及该第二数据线电性连接，该第六子像素分别与该第三栅极线以及该另一像素单元的该第一数据线电性连接，且该第一子像素、该第二子像素以及该第三子像素位于该第一栅极线与该第二栅极线之间，而该第四子像素、该第五子像素以及该第六子像素位于该第二栅极线与该第三栅极线之间。

16.如权利要求1所述的显示面板，其中各该像素单元的三条栅极线包括第一栅极线、第二栅极线以及第三栅极线，各该像素单元的两条数据线包括第一数据线以及第二数据线，各该像素单元的六个子像素包含第一子像素、第二子像素、第三子像素、第四子像素、第五子像素与第六子像素，其中在各该像素单元中，该第一子像素分别与该第一栅极线以及该第二数据线电性连接，该第二子像素分别与该第一栅极线以及邻接于该像素单元的另一像素单元的该第一数据线电性连接，该第三子像素分别与该第二栅极线以及该第二数据线电性连接，该第四子像素分别与该第二栅极线以及该第一数据线电性连接，该第五子像素分别与该第三栅极线以及该第二数据线电性连接，该第六子像素分别与该第三栅极线以及该另一像素单元的该第一数据线电性连接，该第一子像素、该第二子像素以及该第三子像素位于该第一栅极线与该第二栅极线之间，而该第四子像素、该第五子像素以及该第六子像素位于该第二栅极线与该第三栅极线之间。

17.如权利要求1所述的显示面板，其中各该像素单元的三条栅极线包括第一栅极线、第二栅极线以及第三栅极线，各该像素单元的两条数据线包括第一数据线以及第二数据线，各该像素单元的六个子像素包含第一子像素、第二子像素、第三子像素、第四子像素、第五子像素与第六子像素，其中在各该像素单元中，该第一子像素分别与该第一栅极线以及该第二数据线电性连接，该第二子像素分别与该第二栅极线以及该第二数据线电性连接，该第三子像素与该第一栅极线以及邻接该像素单元的另一像素单元的该第一数据线电性连接，该第四子像素分别与该第二栅极线以及该第一数据线电性连接，该第五子像素分别与该第三栅极线以及该第二数据线电性连接，该第六子像素分别与该第三栅极线以及该另一像素单元的该第一数据线电性连接，且该第一子像素、该第二子像素以及该第三子像素位于该第一栅极线与该第二栅极线之间，而该第四子像素、该第五子像素以及该第六子像素位于该第二栅极线与该第三栅极线之间。

18.如权利要求15至17项中任一所述的显示面板，其中该栅极驱动电路包括多个驱动单元，各该驱动单元包括多个主动元件与多条信号线，而各该驱动单元则对应设置于相邻的这些像素单元所形成的区域。

19.如权利要求18所述的显示面板，其中各该驱动单元包含多个主动元件与多条信号线，而这些信号线的其中一条该信号线位于其中一个该像素单元中的该第二子像素与该第三子像素之间。