[go: up one dir, main page]

JPH0245860B2 - - Google Patents

Info

Publication number
JPH0245860B2
JPH0245860B2 JP57151893A JP15189382A JPH0245860B2 JP H0245860 B2 JPH0245860 B2 JP H0245860B2 JP 57151893 A JP57151893 A JP 57151893A JP 15189382 A JP15189382 A JP 15189382A JP H0245860 B2 JPH0245860 B2 JP H0245860B2
Authority
JP
Japan
Prior art keywords
transmission
station
circuit
data
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57151893A
Other languages
English (en)
Other versions
JPS5941941A (ja
Inventor
Norihiko Sugimoto
Shigeru Matsuo
Kanman Hamada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP15189382A priority Critical patent/JPS5941941A/ja
Publication of JPS5941941A publication Critical patent/JPS5941941A/ja
Publication of JPH0245860B2 publication Critical patent/JPH0245860B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/42Loop networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Small-Scale Networks (AREA)

Description

【発明の詳細な説明】 本発明は信号伝送回路に係り、特にループ状通
信路におけるn:m通信に好適な信号伝送回路に
関するものである。
データ通信のネツトワークでは、複数の局を接
続するのにマルチドロツプ、ループ状、スター状
などとするが、高速応答、高スループツトの点か
らはループ状とするのが適している。さらに任意
の局との通信を可能とするn:m通信が今後広く
採用されるものと思われる。
n:m通信を実現するためには、1:n通信の
場合と異なり、通信路上のデータが通信路を一巡
だけし、一巡を越えて通信路上に存在しないよう
にすることが必要であるが、これが困難であるた
め、これがn:m通信の普及を阻害する理由の1
つてなつていた。
第1図はループ状通信の概略構成図である。第
1図においては、5台の局A〜Eがループ状の通
信路51に接続されている。通信路51を伝送さ
れるデータの方向は、例えば、図示矢印で示して
あるようにA→B→C→D→E→Aと一定として
ある。また、各局は各局が有する送信端と受信端
とが通信路51に接続されている。
各局A〜Eは、送受信データの直並列変換とフ
レームの制御を行う信号伝送回路と、データを格
納するメモリと、アプリケーシヨン側とのインタ
ーフエース部およびこれらを制御する指令部とか
ら構成してある。指令部はランダムロジツク、マ
イクロコンピユータのいずれで構成してもよいこ
とはいうまでもない。なお、局A〜Eの信号伝送
回路はすべて同一回路で構成してある。
n:m通信では、各局A〜Eは、上流局から通
信路51を介して受信したデータをそのまま下流
局へ流すリピートモードと、各局A〜E自身が他
局にデータを送信する送信モードとが必要で、こ
の2つのモードを必要に応じて切り替えるように
している。
また、各局A〜Eがデータを通信路51へ送信
できるのは、送信権を示す送信権信号を受信し、
かつ、送信権信号に続くフレームが無いことを確
認した時点である。この送信権信号は通信路51
上にただ1個しか存在しない。
伝送される直列のデータの構成例を第2図に示
す。第2図に示す直列データは、High Level
Data Link(以下HDLCと略す。)手順にしたがう
ものである。データの集まりであるフレームの区
切りは、開始フラグ52と終結フラグ57で示さ
れ、両フラグ52,57のピツトパターンは同じ
で、“01111110”と決めてある。開始フラグ52
に続いて受信する局番号を示す宛先アドレス5
3、2局間の通信リンク状態を制御するコントロ
ール部54、情報部55および宛先アドレス53
とコントロール部54と情報部55とのエラーチ
エツクを行うFCS(Frame Check Sequence)5
6があり、最後に終結フラグ57がある。
送信権信号には各種あり、“0”に続く“1”
を連続7個(以下GAパターンを称する。)受信
すると、7個目の“1”を“0”に変更し、これ
を開始フラグとする方法、ある特定のパターンの
フレームに続くGAパターンの組合せとする方法
とがある。前者のGAパターンのみの方法は、フ
レーム間のアイドルデータが“1”であると、ノ
イズにより“0”に変化することがあるため、一
般には後者の特定パターンのフレームに続くGA
パターンを用いる。
送信権信号を生成して送信する送信権管理局
は、通信路51上で同一時刻には只一局しか存在
しないようにあらかじめ一局に固定するか、ある
いは、順送りに交代するか、それともその都度全
局A〜Eの中から一局を決定するなどの方法によ
つて決める。
次に、従来の信号伝送回路と伝送されるフレー
ムの流れとを第3図、第4図を用いて説明する。
第3図は従来の信号伝送回路のブロツク図で、
第4図は第3図による場合のフレームの流れ図で
ある。第3図において、直流データ列である通信
路51から受信する受信データRDは、直列デー
タを並列データに変換する直並列変換回路2、送
信権信号のGAパターンを検出するGA検出回路
3、開始フラグ52または終結フラグ57を検出
する検出回路4およびリピートモード時に通信路
51へ送信するデータを選択する第1選択回路1
4に入力される。
直並列変換回路2で並列データに変換されたデ
ータは、受信バツフアレジスタ5に一時格納され
た後、並列データバス20を介してメモリ(図示
せず)に転送される。一方、GA検出回路3で
GAパターンを検出したことを状態レジスタ6に
記憶し、状態レジスタ6は送信開始許可信号22
を送信制御回路9に出力する。また、フラグ検出
回路4は、開始フラグ52あるいは終結フラグ5
7を受信したことを検出し、状態レジスタ6に記
憶させる。これはフレームの送信が開始されたか
あるいは終了したことを示す。状態レジスタ6の
内容は、並列データバス20を介して指令部(図
示せず)に必要に応じて報告される。
指令部からのデータの送受信を制御する情報
は、制御レジスタ7に格納される。また、通信路
51への送信データはメモリより随時送信バツフ
アレジスタ8に格納される。送信バルフアレジス
タ8に格納された送信データは、並直列変換回路
10により並列データから直列データに変換さ
れ、また、FCS生成回路11でFCS56が生成さ
れる。また、GAパターンはGA生成回路12、
開始フラグ52および終結フラグ57はフラグ生
成回路13で生成される。
リピートモードあるいは送信モードにより通信
路51に送出される送信データTDは、第1選択
回路41で受信データRDあるいは直並列変換回
路10、FCS生成回路11、フラグ生成回路12
およびGA生成回路13からの出力のうちの1個
を選択する第2選択回路15の出力のうちいずれ
かが選択される。なお、第1選択回路14および
第2選択回路15をそれぞれ選択する送信・リピ
ート切替信号26および送信切替信号27は送信
制御回路9で生成される。
送信・リピート切替信号26、送信切替信号2
7、並直列変換回路10、FCS生成回路11、フ
ラグ生成回路12およびGA生成回路13を制御
する信号は送信制御回路9で生成され、送信制御
回路9は、制御レジスタ7内の送信要求信号2
3、リピート信号24および状態レジスタ6から
の送信開始許可信号22にしたがい動作する。
受信データRD、送信データTDは別に設けた
クロツク発生回路からのクロツクCLKに同期し
て送受信される。受信用のクロツクと送信用のク
ロツクは、ループ状通信ではリピートモードがあ
るため、同位相であることが必要であり、共通の
クロツクCLKにできる。
次に、フレームの流れについて第4図を参照し
て説明する。いま、送信権管理局を局A、送信デ
ータを要求している局を局Cとする。また、デー
タを送信していないフレーム間では“1”が送信
されているものとする。
局Aは、時刻t1にリピートモードから送信モー
ドに切り替え、送信権フレームTNとGAパター
ンとを送信し、それ以後はアイドルデータ“1”
を送信する。局B〜局Eはリピートモードである
が、局Cは送信権信号を受信したら送信モードに
切り替わり、フレームFCを送信する準備をする。
送信するデータは、通信路51による時間遅れ
と各局のリピートモードおよびドライバーレシー
バ回路による時間遅れとの合計の時間遅れが生ず
るが、一巡するための時間遅れによる位相ずれ
は、ある局により補正され、全局A〜Eが正しく
送受信できるようになつている。
局Bは受信したデータをリピートモードで局C
に送信する。局Cは送信要求があるため、送信権
フレームTNの受信を待つている。そして、送信
権フレームTNの開始フラグ52を受信すると、
フラグ検出回路4で開始フラグ52を検出したこ
とを状態レジスタ6に記憶させ、指令部に報告す
る。指令部は受信バツフアレジスタ5から並列デ
ータバス20を介して受信したデータを取り込ん
で解読し、受信したフレームが送信権フレーム
TNと同一パターンであることを判定すると、指
令部はGA検出回路3がGAバターンを検出した
ときに送信モードに切り替えてフレームFCを送
信するため、制御レジスタ7のリピート信号24
をリセツト状態にする。これにより、局CはGA
検出回路3でGAパターンを検出すると送信開始
許可信号22を出力し、時刻t2に送信・リピート
切替信号26は第1選択回路14の選択信号を受
信データRDから送信データとなる第2選択回路
15の出力に切り替える。
局D,Eはリピートモードであるから、上流局
の通信路51からの受信データRDをそのまま下
流局の通信路51へ送出する。局Cが送信したフ
レームFC内の宛先アドレス53の内容により一
致した局がフレームFCを指令部へ転送する。
送信権フレームTNは、局Aから送信された
後、通信路51を一巡して再び局Aに戻つてく
る。一巡した送信権フレームTNは、n:m通信
ではもはや必要ないので、送信した局Aで消去さ
れる。消去する第1の方法としては、送信制御回
路9で生成され、送信完了信号21、状態レジス
タ6、並行データバス20を経由して指令部へ報
告される送信権フレームTNとGAパターンの送
信完了を示す信号と、送信した送信権フレーム
TNが通信路51を一巡し局Aに戻り、送信権フ
レームTNの開始フラグ52がフラグ検出回路4
で検出されて状態レジスタ6、並行データバス2
0を経由して指令部へ報告される開始フラグ検出
信号とを用いて、指令部は制御レジスタ7のリピ
ート信号24にリピートモードになることを要求
し、時刻t3で第1選択回路14を送信・リピート
切替信号26によつて切り替えて、局Aをリピー
トモードにする方法がある。
第2の方法としては、一巡した送信権フレーム
TNの終結フラグ57を受信したことが指令部に
報告された後、指令部がリピート信号24にリピ
ートモードになることを要求し、局Aをリピート
モードにする方法がある。
ここで、第1の方法によれば、送信完了と開始
フラグ検出が指令部に報告された後、指令部が判
定し、リピートモードへの切り替え指示を行い第
1選択回路14が受信データRDを送信データ
TDへ出力するまでに時間を要するため、送信権
フレームTNの受信中にリピートモードになり、
送信権フレームTNの後半TRが残り、下流局へ
送信される。一方、第2の方法によれば、送信権
フレームTNに続いて送信データが連続している
と、指令部でのフレーム検出からリピートモード
指示までの処理の遅れにより、送信データの頭部
まで消去されてしまう。
第4図には、第1の方法による場合が示してあ
り、時刻t1から時刻t3までが送信モードMTであ
り、時刻t3以降がリピートモードMRである。
同様に局Cは、自局が送信した送信フレーム
FCが通信路51を一巡して自局に戻つてくると、
送信フレームFCを消去する。この消去の方法に
は、上記の局Aでの送信権フレームTNの消去と
同様に第1と第2の方法がある。第4図には第1
の方法による場合が示してあり、前述の送信権フ
レームTNの後半TRが残ると同様に、送信フレ
ームFCの後半TRが通信路51に送出される。局
Cにおいては、時刻t2から時刻t4までが送信モー
ドMTであり、時刻T4からがリピートモードMR
ある。
上記したように、第1、第2のいずれの方法
も、消去すべきフレームとリピートして下流局へ
送出すべきフレームの区分が明確でなく、下記の
ような欠点がある。すなわち、不要データである
送信権フレーム残りTR、送信フレーム残りFR
の通信路51上の無限巡回により、各局A〜Eは
フラグ検出回路4が動作し、指令部での処理が増
加し、指令部本来の処理動作の防害となる。ま
た、通信路51の負荷率が上昇する。そして、不
要データの巡回による指令部での負荷率は、ルー
プ一巡毎に一つのフレーム残りによる処理が無限
に続く。
上記の説明から明らかなように、従来技術によ
れば、指令部の負荷率が高く、また、通信路51
の負荷率が高く、正しいフレームを送信できなく
なるという欠点がある。
本発明は上記に鑑みてなされたもので、その目
的とするところは、指令部および通信路の負荷率
を低減することができ、かつ、送信データを正し
く通信路を一巡させることができる信号伝送回路
を提供することにある。
本発明は、複数の局がループ状通信路を介して
n:m通信で上流局から受信したデータを伝送
し、自局から送信データの送信を要求する局は送
信権を示す送信権信号を上流局から受信すると、
前記上流局から受信したデータを下流局へ送信す
るリピートモードから、前記送信データを前記下
流局へ送信する送信モードに切り替えてデータを
送信する信号伝送回路において、前記送信権信号
が送信権フレームとこれに続くGAパターンとの
組み合せよりなり、前記送信モードと前記リピー
トモードのうちいずれかを設定する切替レジスタ
と、該切替レジスタの状態により前記上流局から
受信したデータか前記自局から送信する送信デー
タかを選択する選択回路と、1フレームのデータ
を受信したことを検出するフレーム検出回路と、
自局の送信完了を示す送信完了信号と前記フレー
ム検出回路の出力であるフレーム検出信号とを入
力とする第1のアンド回路と、該第1のアンド回
路の出力と前記リピートモードを要求するリピー
ト信号とを入力とするオア回路と、自局の送信を
要求する送信要求信号と前記上流局から受信した
送信権を示す送信権信号による送信開始許可信号
とを入力とする第2のアンド回路とからなり、前
記切替レジスタが前記第1のアンド回路の出力で
第1の状態になつて前記リピートモードを選択
し、一方、前記第2のアンド回路の出力で第2の
状態に保持されて前記送信モードを選択し、自局
がデータの送信を開始するときは前記切替レジス
タが前記第2の状態に切り替えられ、自局送信完
了後前記通信路を一巡した前記データを受信した
ときは前記切替レジスタが前記第1の状態に切り
替えられ、前記データが前記通信路を一巡するだ
けで終る送信制御回路を有していることを特徴と
するものである。
以下本発明を第5図に示した実施例および第6
図、第7図を用いて詳細に説明する。
第5図は本発明の信号伝送回路の一実施例を示
すブロツク図で、第3図と同一部分は同じ符号で
示し、ここでは説明を省略する。第5図において
は、送信制御回路9′がフレーム検出回路30、
第1のアンド回路31、オア回路32、切替レジ
スタ33、第2のアンド回路34および送信終了
生成回路35より構成してあり、自局が送信モー
ドで、フレームを送信完了したことを送信終了生
成回路35で生成される送信完了信号21と、フ
ラグ検出回路4および受信バツフアレジスタ5の
出力を入力とするフレーム検出回路30によつて
1つのフレームを受信して終結フラグ57を受信
したことを示すフレーム検出回路30からのフレ
ーム検出信号36とを入力とするアンド回路31
の出力と、制御レジスタ7からのリピート信号2
4とを入力とするオア回路32の出力により切替
レジスタ33をリセツト状態とし、切替レジスタ
33で第1の選択回路14の送信・リピート切替
信号26を生成するようにしてある。
いま、局A(第1図参照)が送信権管理局、局
Cがデータのフレーム送信局である場合の第5図
におけるフレームの流れを第6図に示す。局Aが
時刻t1にリピートモードMRから送信モードMT
切り替わり、送信権フレームTNおよびGAパタ
ーンを送信して送信完了状態にセツトされ、一巡
した送信権フレームTNの終結フラグ57を受信
し終わると、その時刻t7で切替レジスタ33がリ
セツト状態となり、再びリピートモードMRに切
り替えられる。これにより、一巡した送信権フレ
ームTNに続くフレームを上流局から下流局へ伝
送でき、また、一巡した送信権フレームTNの残
りが通信路51(第1図参照)上に伝送されるこ
とがなくなる。
ここで、局AがリピートモードMRに切り替わ
る時刻t7は、局AのGAパターン送信終了以降で
あり、送信完了はGAパターン送信終了でセツト
される。したがつて、局AのGAパターン送信終
了時または一巡した送信権フレームTNの終結フ
ラグ57(第2図参照)受信時のいずれか遅い方
がモードを切り替える時刻t7となる。
局Cは、送信権フレームTNとGAパターンを
受信して時刻t2にリピートモードMRから送信モ
ードMTに切り替えられ、フレームFCを送信す
る。フレームFCが通信路51を一巡した後、局
CがフレームFCの終結フラグ57を受信すると、
その時刻t7で送信モードMTからリピートモード
MRに切り替えられる。
この場合の切替レジスタ33の出力である送
信・リピード切替信号26の状態を各局A〜E毎
に第7図に示してある。
上記した本発明の実施例によれば、以上の説明
から明らかなように、指令部の処理が少なくな
り、指令部の負荷率を約10%削減することができ
る。
なお、上記実施例の説明で用いたフレームは、
第2図に示す構成のものとしたが、他の構成のフ
レームを用いても効果が変わることはない。この
場合、開始始フラグ52と終結フラグ57のパタ
ーンが異なると、GAパターンも異なるため、
GA生成回路13、GA検出回路3、フラグ生成
回路12およびフラグ検出回路4を採用するパタ
ーンに対応するように変更する必要があることは
いうまでもない。
また、送信権管理局の受信部にGAパターンの
伝送時間だけ遅延させる遅延回路を設けるように
してもよい。この場合、送信権フレームTNが通
信路51を一巡し、送信権管理局に戻つてくる時
刻は、GAパターン送信後であるから、一巡した
フレームの終結フラグ57を受信した時刻に直ち
にリピードMRに切り替えられ、効果が変わるこ
とはない。
以上説明したように、本発明によれば、不要な
データを発生させないようにできるから、指令部
および通信路の負荷率を低減することができ、か
つ、送信データの消滅がなく、正しい送信データ
を通信路を一巡させて各局に送信できるという効
果がある。
【図面の簡単な説明】
第1図はループ状通信の概略構成図、第2図は
従来の伝送信号回路のブロツク図、第3図は従来
の信号伝送回路のブロツク図、第4図は第3図に
よる場合のフレームの流れ図、第5図は本発明の
伝送信号回路の一実施例を示すブロツク図、第6
図は第5図による場合の第4図に相当するフレー
ムの流れ図、第7図は第5図の切替レジスタの出
力である送信・リピート切替信号の状態を各局毎
に示した図である。 9′……送信制御回路、14……選択回路、2
1……送信完了信号、22……送信開始許可信
号、23……送信要求信号、24……リピート信
号、26……送信・リピート信号、30……フレ
ーム検出回路、31……第1のアンド回路、32
……オア回路、33……切替レジスタ、34……
第2のアンド回路、35……送信終了生成回路、
36……フレーム検出信号、51……通信路、A
〜E……局。

Claims (1)

    【特許請求の範囲】
  1. 1 複数の局がループ状通信路を介してn:m通
    信で上流局から受信したデータを伝送し、自局か
    ら送信データの送信を要求する局は送信権を示す
    送信権信号を上流局から受信すると、前記上流局
    から受信したデータを下流局へ送信するリピート
    モードから、前記送信データを前記下流局へ送信
    する送信モードに切り替えてデータを送信する信
    号伝送回路において、前記送信権信号が送信権フ
    レームとこれに続くGAパターンとの組み合せよ
    りなり、前記送信モードと前記リピートモードの
    うちいずれかを設定する切替レジスタと、該切替
    レジスタの状態により前記上流局から受信したデ
    ータか前記自局から送信する送信データかを選択
    する選択回路と、1フレームのデータを受信した
    ことを検出するフレーム検出回路と、自局の送信
    完了を示す送信完了信号と前記フレーム検出回路
    の出力であるフレーム検出信号とを入力とする第
    1のアンド回路と、該第1のアンド回路の出力と
    前記リピートモードを要求するリピート信号とを
    入力とするオア回路と、自局の送信を要求する送
    信要求信号と前記上流局から受信した送信権を示
    す送信権信号による送信開始許可信号とを入力と
    する第2のアンド回路とからなり、前記切替レジ
    スタが前記第1のアンド回路の出力で第1の状態
    になつて前記リピートモードを選択し、一方、前
    記第2のアンド回路の出力で第2の状態に保持さ
    れて前記送信モードを選択し、自局がデータの送
    信を開始するときは前記切替レジスタが前記第2
    の状態に切り替えられ、自局送信完了後前記通信
    路を一巡した前記データを受信したときは前記切
    替レジスタが前記第1の状態に切り替えられ、前
    記データが前記通信路を一巡するだけで終る送信
    制御回路を有していることを特徴とする信号伝送
    回路。
JP15189382A 1982-09-01 1982-09-01 信号伝送回路 Granted JPS5941941A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15189382A JPS5941941A (ja) 1982-09-01 1982-09-01 信号伝送回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15189382A JPS5941941A (ja) 1982-09-01 1982-09-01 信号伝送回路

Publications (2)

Publication Number Publication Date
JPS5941941A JPS5941941A (ja) 1984-03-08
JPH0245860B2 true JPH0245860B2 (ja) 1990-10-12

Family

ID=15528495

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15189382A Granted JPS5941941A (ja) 1982-09-01 1982-09-01 信号伝送回路

Country Status (1)

Country Link
JP (1) JPS5941941A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5588456A (en) * 1978-12-26 1980-07-04 Oki Electric Ind Co Ltd Access control system for common circuit
JPS5686546A (en) * 1979-12-17 1981-07-14 Hitachi Ltd Loop-shape communication device
JPS5769954A (en) * 1980-10-20 1982-04-30 Ricoh Co Ltd Loop type packet communication system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5588456A (en) * 1978-12-26 1980-07-04 Oki Electric Ind Co Ltd Access control system for common circuit
JPS5686546A (en) * 1979-12-17 1981-07-14 Hitachi Ltd Loop-shape communication device
JPS5769954A (en) * 1980-10-20 1982-04-30 Ricoh Co Ltd Loop type packet communication system

Also Published As

Publication number Publication date
JPS5941941A (ja) 1984-03-08

Similar Documents

Publication Publication Date Title
US6148002A (en) Shared auto-negotiation logic for multiple port network devices
JPS5947905B2 (ja) 共通伝送路を用いた情報の伝送方法
JPH0795231A (ja) Lan間接続装置
JPH02179054A (ja) データ転送方法およびデータ通信ネットワーク装置
US5579299A (en) Communications network, a dual mode data transfer system therefor
JPH0245860B2 (ja)
JPH0337221B2 (ja)
KR100337059B1 (ko) 탄성 버스 인터페이스 데이터 버퍼
JPS586637A (ja) ル−プ式デ−タウエイシステムの回線制御方法
JPH0744523B2 (ja) 同期化装置
EP0725352B1 (en) Communication system and relay thereof
US5504749A (en) Apparatus for reading out address information
JPS6024745A (ja) 信号伝送方法及びその装置
KR910000700B1 (ko) 데이터전송방법 및 그 데이터전송장치
JP2001043198A (ja) システム間通信制御方式
JPS59196644A (ja) ル−プ式デ−タ伝送方式
JPS59110247A (ja) 通信ステ−シヨン
JPS5947859A (ja) 信号伝送回路
JPH08139745A (ja) ループ式通信装置の通信方法
JP3146864B2 (ja) 単方向ループ型伝送回路
JPS62290232A (ja) 送信権引継方式
JPH0119672B2 (ja)
JPH0552696B2 (ja)
JPH07250089A (ja) トークン周回時間一定方式
JPH0744521B2 (ja) エラステイツクストアメモリ回路