JPH0235736A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体装置、特に横型バイポーラ　トランジス
タを主たる構成要素とする集積回路に関するものである
。

従来の技術 横型バイポーラトランジスタは、エミッタとコレクタが
半導体基板の表面に対して平行に配置されたものである
。第７図の従来例ではｐｎｐ　トランジスタについて示
しである。ｐ型基板１の表面に酸化膜分離領域２、ポリ
シリコン電極３Ｅおよび３Ｃ１前記ポリシリコン電極に
接したｐ十エミッタ４Ｅおよびコレクタ４Ｃｓｎ型ベー
ス５とそれに接続したベースリードとしてのｎ十埋め込
み層６およびエミッタ、ベース、コレクタ電極８Ｅ。

８Ｂ、８Ｃが示されている。外部から電極８Ｂに印加さ
れるベース電位はｎ十埋め込み層８Ｂを経由シて、ベー
ス５の下部からエミッタΦベース接合を順バイアスする
。

従って、エミッタ・ベース接合はベース５の下部におい
て最も順バイアスされ、矢印で示したｎ＋埋め込み層に
最も近い部分に、より多くの正孔がエミッタからベース
へ注入される。ところが、ｐ十エミッター・コレクタは
その下１部において丸くなっているので、ベース幅ＷＢ
はそこではｐ＋／ｐ十間距ｆｆ１ＷｊＪよりも大きい。

　　すなはち、エミッタから注入された多くの正孔はベ
ース幅の大きい部分を流れるので、この構造では結局実
効ベース幅は大きいのである。

このため、ベース幅を小さくするにはｐ十拡散層間隔を
縮小する必要があるが、それはフ＊、ト’Ｊソグラフィ
の解像度以下には出来ない。

発明が解決しようとする課題 従来の横型ｌ・ランジスタは、上記のようにエミッター
コレクタ拡散層間隔を短くしても、その実効的なベース
幅が大きく、従ってカットオフ周波数ｆｔが低いという
問題を抱えていた。

また、ベースが数百オームの抵抗を持つ埋め込み層を含
んでいるため、ベース抵抗が下げられず、利得限界周波
数（電力利得＝１となる周波数）ｆＷａＸが低いという
問題もあった。

本発明はこのような従来の横型トランジスタの抱える課
題を解決しようとするものである。

課題を解決するための手段 半導体基板表面に平行な方向に対置したエミッタ・コレ
クタ間のベースに直接接触したベース電極を基板表面上
に設置した構造とする。

作用 ベース電極が基板表面上にあるので、ベース幅の最も小
さい部分にベース電位が印加されそこにおいてエミッタ
・ベース接合が最も順バイアスされる。すなはち、基板
表面に近いほどエミッタから注入される少数キャリアは
多い。

ところが、横型トランジスタのエミッタ・コレクタ間隔
すなはち、ベース幅は基板表面に近いほど小さいので、
多くのキャリアはベース幅の狭い部分を流れる。　　そ
の結果、実効的なベース幅が狭くなる。

実施例 本発明の基本構成について、横型ｐｎｐトランジスタの
例につき第１図を参照しつつ説明する。

ｐ型半導体基板１上にｎエピタキシャル層５を成長させ
て、酸化膜の素子分離領域２を形成し、ヒ素Ａｓを含む
ポリシリコン膜９を気相成長法で堆積し、上記分離領域
２とポリシリコン膜をマスクとしてエミッタ・コレクタ
となるｐ生鉱散層４Ｅ・４Ｃを形成し、層間絶縁膜７を
堆積しそこにエミッタ・コレクタへのコンタクト開孔部
１２Ｅ−１２Ｇを設け、金属配線８Ｅφ８Ｃを形成する
。

上記工程において、ポリシリコン膜９内のヒ素が基板中
に拡散してｎ型のベースコンタクト１０が形成される。

ここで、ｎエピタキシャル層５のうちｐ生鉱散層に挟ま
れた部分が活性ベース５Ａとなる。

ポリシリコン膜９はベースリードとなり、外部から印加
されるベース電位を活性ベースへ伝達する作用をする。

ベースリード９への金属配線は、第１図（ａ）に対応し
た平面図である第１図（ｂ）に示す様に、分離領域２上
に延在するベースリード９にコンタクト開孔部１２Ｂを
設け、そこにおいて金属配線８Ｂと接続する。従って、
第１図（ａ）のような断面図には描かれていない。

金属配線８Ｂに印加されたベース電位はベースリード９
を経由してベースコンタクト１０に達し活性ベース５Ａ
１１エミツタ４Ｅ間を順バイアスする。順バイアスは基
板表面に近いほど高いので、エミッタ４Ｅからは矢印で
示した様に基板表面に近い部分でより多くの正孔が注入
されコレクタ４Ｃへ向かって流れる。すなはち、実効的
なベース幅ＷＢはｐ　＋／ｐ十拡散拡散層小間隔にほぼ
等しい。

本発明の第２の実施例を、同じく横型１）ｎｌ）　）ラ
ンジスタの例につき第２図に基すき説明する。

上記の実施例との違いは、ベース幅がフォトリングラフ
ィによらず、拡散のみで規定される点にある。ｎ型のベ
ース５もｐ＋型エミッタ４Ｅと同様に、ベースリード９
と分離領域２をマスクとしたイオン注入・拡散により形
成される。

ベース幅ＷＢはしたがって、ｎ型とｐ＋型の拡散層の横
方向拡散の差と等しい。第１図（ａ）の構造に比べて、
第２図の構造はより微細かつ高精度のベース幅ＷＢが必
要とされるＩ−ランジスタに適している。

トランジスタはｎ型基板工の」二に成長したｐ−型エピ
タキシャル層１１内に形成される。ベース５・エミッタ
４Ｅ・コレクタ４Ｃおよびベースコンタクト１０を形成
した後の残りのエピタキシャル層１１はコレクタ走行領
域となる。

エミッタ４Ｅからは基板表面に近い部分でより多（の正
孔が注入され、コレクタ走行領域１１を経てコレクタ４
Ｃへ向かって流れる。すなはち、矢印で示した部分が活
性ベース５Ａである。

本発明の第３の実施例を、同じく横型ｐｎｐ　トランジ
スタの例につき第３図に基すき説明する。

上記第２図との違いは、ポリシリコン膜のベースリード
９の側面が側壁酸化膜７１で被覆されていて、高濃度エ
ミッタ４Ｅの周囲に低濃度エミッタ４Ｌが形成されてい
る点である。低濃度エミッタ４Ｌとベース５はベースリ
ード９をマスクとしたイオン注入θ拡散により形成され
るが、高濃度エミッタ４Ｅおよびコレクタ４Ｃは側壁酸
化膜７１を形成した後に形成される。

本構造の狙いは高濃度エミッタとベースコンタクトの接
触を防ぎ、エミッタ・ベースの耐圧が高いことが要求さ
れるトランジスタを提供することにある。

なお、高濃度コレクタ４Ｃの周囲にも低ｌ農度領域４Ｌ
を設けてもよい。それにより、コレクタ走行領域内にキ
ャリアの走行速度を速める電界が形成され高速動作には
好都合である。

本発明の第４の実施例を、第４に示す。上記第３図との
違いは、層間絶縁膜７を堆積するかわりに、ベースリー
ド９の−Ｆ面をあらかじめ上面酸化膜で被覆しておき、
後に形成する側壁酸化膜″？■とともにベースリード９
を完全に覆いエミッタおよびコレクタ　コンタクト開孔
部１２Ｅ、１２Ｇをフォトリングラフィによらずベース
リードに対して自己整合的に形成する点にある。これに
Ｊ、す、本構造は素子面積を微細化し集積回路の高密度
化に寄与するものである。

なお、第４図ではベースリード９はポリシリコン９ａと
高融点金属またはそのソリサイド９ｂとの二層構造にな
っているが、これはベースリード≦〕の抵抗を低下させ
るためである。従来例の埋め込み層による場合に比べて
一桁以ト低下させる事が出来る。これにより、総合的な
ベース抵抗も低下する。

本発明の相補型バイポーラ集積回路への適用例を第５図
をもとに説明する。これはＮｒｌｌ）ｒｌとｐｎ　ｐ）
ランジスタから成る相補（＜ｌ！インバータである。イ
ンバ・〜りは論理回路の基本的な構成要素である。各素
子は第４図の構造に対応している。ｐ型基板１」ユに、
分離領域２で仕切られたｐ−ｗｅＩＩ　（！１ｆ）−ｎ
−ｗｅｌｌ　（１１２）、各ｗｅＩＩ内にｐ　ｎ　ｐＦ
トランジスタ２０１）、ｎｐｎトランジスタ（２０２）
が形成されている。ｐｎｐのエミッタ４１Ｅは正電源Ｖ
ｃｃへ、ｎ　Ｉ）　Ｈのエミッタ４２Ｅは接地電位へ、
またそれぞれのベースリード９１．９２およびコレクタ
４１Ｃ，４２Ｃは金属配線で接続されてインバータが構
成されている。

従来、高密度化が困難であった相補型バイポーラ集積回
路の高密度・高集積化に大きく貢献するものである。

本発明はバイポーラ型のみでなく、ＭＯ８型トランジス
タとも一体化される。ｎ　ｐｎ　）ランジスタ２０２と
ｎ−チャネルＭＯ８Ｆ　ＥＴ　（Ｆｉｅｌｄ−Ｅｆｆｅ
ｃｔ　Ｔｒａｎｓｉｓｔｏｒ：電界効果トランジスタ）
２０３との集積化への適用例を第７図に示す。ＭＯＳＦ
ＥＴのバイポーラ　トランジスタとの違いは、ポリシリ
コン膜９３がゲート酸化膜１５を介して設けられている
ことである。これにより、ポリシリコン膜９３はＭＯＳ
ＦＥＴのゲートとして作用する。ゲート９３をマスクと
して低濃度ソース・ドレイン４３Ｌが低濃度エミッタ４
２Ｌと同時に形成される。また、ソース・トレイン４３
８．４３Ｄがエミッタ４２Ｅ、４２Ｃと同時に形成され
る。ｎ　−ｃａｈｎｎｅｌ　　Ｍ　ＯＳ　Ｆ　Ｅ　Ｔは
ｐ型基板１内にｎｌ）ｎ　）ランジスタはｎ−ｗｅｌｌ
ｌ１２内に形成される。

このＭＯＳＦＥＴはＬ　Ｄ　Ｄ　（Ｌ１ｇｌ＋ｔｌｙ　
Ｄｏｐｅｄ　ＤｒａＩｎ）と呼ばれゲート長が１ミクロ
ン近傍およびサブミクロン領域ではドレイン耐圧やホッ
トキャリア耐性の向上のために、大規模集積回路の構成
要素として用いられるものである。

第５図および第６図から、さらに発局した＋ｆ４造とｔ
、てｎｐｎ＠ｐｎｐの相補型とｒ１チャネル・ｐチャネ
ルＭＯＳＦＥＴの相補型とを同一・半導体基板上に集積
化した完全相補型Ｂ　ｉ　−ＭＯ８集積回路が構成され
ることは明がである。その特徴は低消費電力でしかも高
速に信号処理が出来ることである。

発明の効果 本発明の基本は、ベースに対し半導体基板表面において
直接コンタクトが形成されることである。

それによって、下記に示す格別の効果がもたらされる。

１）ベースコンタクトがエミッタφコレクタ間の最小間
隔の部分に設置されているため、実効ベース幅が狭い。

従って、カットオフ周波数ｆｔが高い。

２）ベースリードに低抵抗の高融点金属が使えるので、
ベース抵抗が大幅に低下する。従って、限界周波数ｆ　
ｍａｘが高い。

３）ベース幅は同一拡散マスクからの二重拡散により規
定出来るので、極めて微細かつ高精度である。

４）エミッタ・コレクタ　コンタクトをベースに対して
自己整合的に設置できるので、素子面積の小さい高密度
集積回路が製作できる。

５）ｎｐｎ＊ｐｎｐトランジスタから成る高密度の相補
型バイポーラ集積回路が製作できる。

６）ｎｐｎｌｌｐｎｐにさらにｎヂ〜・ネル・ｐチャネ
ルＭＯＳＦＥＴを加えて、高密度の完全相補型Ｂ　ｉ　
−ＭＯ８集積回路が製作される。

このように、本発明は高速・高精度・高密度のバイポー
ラおよびそれらの特長に加えさらに低消費電力のＢｉ−
ＭＯ８集積回路を提供するものであり、その工業上の価
値は極めて高いものである。

【図面の簡単な説明】

第１図（ａ）、　　（ｂ）は本発明の一実施例を示す横
型ｐｎｐ　トランジスタの断面構造図ならびに同トラン
ジスタの平面図、第２図は］１重拡散でベースを形成す
る場合の一実施例の断面構造図、第３図は低ＩＱ度エミ
ッタがある場合の−・実施例の…：面構造図、第４図は
自己整合コンタイア！・がある−・実施例の断面構造図
、第５図は相補型バイボーウ・・インバータへ適用した
一実施例の断面構造図、第６図はバイポーラトランジス
タとＭＯＳＦＥＴの一体化へ適用した一実施例の断面構
造図、４　第７図は横型バイポーラトランジスタの従東
例の断面（１４造図である。 １・１１１１半導体基板、２・・ｅ分離領域、４．　Ｅ
畢・・エミッタ拡散層、４Ｃ管命會コレクタ拡散ｆｆ、
５　・　・　Φベース、　５Ａ−・　書法性／＜−ス、
７Φ・・層間絶縁膜、　８Ｅ−・φエミノク金属配線、
９・・・ベースリード、１．０−Φ◆ベース：：ｊンタ
クト、　１２Ｅ＠−−エミッタ開孔部。 代理人の氏名　弁理士　栗身重孝　はか１名城 第 図 第 図 ／Ｉ−一一コレクト是才すｇ域 ４Ｌ・−低謂υ見エミＺ７ヌ１まゴレクグ７ｆ−−−イ
ｉｌｌ　タ１＝珪ヒ化現匙第 図 譚５２−　代−ス ９／、９２−−−へ・−スν ト

Claims (8)

【特許請求の範囲】
1. （１）半導体基板表面に直接形成されたポリシリコンや
   、高融点金属またはそのシリサイドから成るベースリー
   ド、前記ベースリード直下の前記基板表面に前記ベース
   リードに接して形成された１導電型のベースコンタクト
   、前記ベースコンタクトに接続し前記基板内に形成され
   た１導電型のベース、前記ベースリードの両側面または
   その近傍に前記基板表面に平行に対置した２導電型のエ
   ミッタ・コレクタ拡散層、および、前記エミッタ・コレ
   クタ拡散層・ベースリードにコンタクト開孔部において
   接続した配線、を含んでなる横型バイポーラトランジス
   タを少なくとも構成要素として有する半導体装置。
2. （２）エミッタ・コレクタ拡散層がベースコンタクトと
   接していない事を特徴とする請求項１記載の半導体装置
   。
3. （３）ベース幅がエミッタ・コレクタ拡散層間の最小間
   隔とほぼ等しいことを特徴とする請求項１または請求項
   ２記載の半導体装置。
4. （４）半導体基板表面に直接形成されたポリシリコンや
   、高融点金属またはそのシリサイドから成るベースリー
   ド、前記ベースリード直下の前記基板表面に前記ベース
   リードに接して形成された１導電型のベースコンタクト
   、前記ベースリードの一方の側面から横方向へのエミッ
   タとの拡散深さの差分として前記基板内に形成され前記
   ベースコンタクトに接続した１導電型のベース、前記ベ
   ースリードの前記側面直下を含む前記基板表面に形成さ
   れた２導電型のエミッタ拡散層、前記ベースリードの他
   方の側面またはその近傍の前記基板表面に形成された２
   導電型のコレクタ拡散層、前記ベースと前記コレクタ拡
   散層間にあって、前記コレクタ拡散層より低濃度の２導
   電型コレクタ走行領域、および、前記エミッタ・コレク
   タ拡散層・ベースリードにコンタクト開孔部において接
   続した配線、を含んでなる横型バイポーラトランジスタ
   を少なくとも構成要素として有する半導体装置。
5. （５）エミッタ・コレクタ拡散層の内少なくともエミッ
   タ拡散層がコンタクト開孔部に接する側から高濃度エミ
   ッタ・低濃度エミッタの二層構造であって、ベースリー
   ドの一方の側面から横方向への前記低濃度エミッタとベ
   ースとの拡散深さの差分で活性ベース幅が規定され、前
   記高濃度エミッタはベースコンタクトと接していないこ
   とを特徴とする請求項４記載の半導体装置。
6. （６）ベースリードの上面が絶縁膜で被覆されていて、
   しかも両側面に側壁酸化膜が形成されていて、エミッタ
   ・コレクタ開孔部の少なくとも一方が前記側壁酸化膜と
   隣接してなるベースリードへの自己整合コンタクトであ
   ることを特徴とする請求項４記載の半導体装置。
7. （７）半導体基板表面に直接形成されたポリシリコンや
   、高融点金属またはそのシリサイドから成るベースリー
   ド、前記ベースリード直下の前記基板表面に前記ベース
   リードに接して形成された１導電型のベースコンタクト
   、前記ベースコンタクトに接続し前記基板内に形成され
   た１導電型のベース、前記ベースリードの両側面または
   その近傍に前記基板表面に平行に対置した２導電型のエ
   ミッタ・コレクタ拡散層、および、前記エミッタ・コレ
   クタ拡散層・ベースリードにコンタクト開孔部において
   接続した配線、を含んでなる横型バイポーラトランジス
   タのｎｐｎとｐｎｐ型とを少なくとも構成要素として同
   一半導体基板上に相補的に集積した半導体装置。
8. （８）ｎｐｎトランジスタのエミッタ・コレクタと同一
   不純物分布のソース・ドレインを有するｎチャネルＭＯ
   ＳＦＥＴと、ｐｎｐトランジスタのエミッタ・コレクタ
   と同一不純物分布のソース・ドレインを有するｐチャネ
   ルＭＯＳＦＥＴとをさらに構成要素として同一半導体基
   板上に相補的に集積して成る完全相補型Ｂｉ−ＭＯＳ構
   成を特徴とする請求項７記載の半導体装置。