[go: up one dir, main page]

JP3380278B2 - 温度センサを備える装置およびその製造方法 - Google Patents

温度センサを備える装置およびその製造方法

Info

Publication number
JP3380278B2
JP3380278B2 JP01594393A JP1594393A JP3380278B2 JP 3380278 B2 JP3380278 B2 JP 3380278B2 JP 01594393 A JP01594393 A JP 01594393A JP 1594393 A JP1594393 A JP 1594393A JP 3380278 B2 JP3380278 B2 JP 3380278B2
Authority
JP
Japan
Prior art keywords
sensor
conductivity type
cells
power
temperature sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP01594393A
Other languages
English (en)
Other versions
JPH05259463A (ja
Inventor
ヒーロルト クリストフアー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPH05259463A publication Critical patent/JPH05259463A/ja
Application granted granted Critical
Publication of JP3380278B2 publication Critical patent/JP3380278B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/141—VDMOS having built-in components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Measuring Temperature Or Quantity Of Heat (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は請求項１の前文に記載の
パワー半導体デバイス用のモノリシックに集積可能の温
度センサ及び請求項９の前文に記載の製造方法に関す
る。本発明において垂直なパワー半導体部とは、出力電
流が半導体基体内を垂直な方向に、即ち基体の一方の表
面から他方の表面に向かって流れる半導体部を意味す
る。
【０００２】
【従来の技術】この種の形式の温度センサは例えば社報
「シーメンス・コンポーネンツ（Ｓｉｅｍｅｎｓ Ｃｏ
ｍｐｏｎｅｎｔｓ）」２７（１９８９年）、第６号、第
２２８〜２３８頁に掲載されている論文「ＴＥＭＰＦＥ
Ｔ：理想的なパワー半導体回路へのステップ」から公知
である。この温度センサはマルチチップ法又はハイブリ
ッド法でパワーＭＯＳＦＥＴと共に集積されたものであ
る。更にこの論文にはモノリシックに集積される温度セ
ンサの可能性についても指摘されている。
【０００３】
【発明が解決しようとする課題】本発明は、高い感度の
温度センサを付加的な製造工程なしに、パワー半導体デ
バイスのパワー半導体部と共通の処理工程で、簡単かつ
場所を取ることなく製造することのできるモノリシック
に集積可能な温度センサ及びその製造方法を提供するこ
とを課題とする。
【０００４】
【課題を解決するための手段】上記の課題は、請求項１
及び９の特徴部分に記載の温度センサ及びその製法によ
り解決される。
【０００５】
【発明の効果】本発明により達成される利点は特に、本
発明による温度センサが温度依存性スイッチとしてまた
ほぼ線形の温度／電圧変換器として使用可能であること
である。
【０００６】
【実施例】本発明を図面に基づき以下に詳述する。
【０００７】図１は、パワー半導体部ＬＨの２つのパワ
ーセルＬＺ１及びＬＺ２及び２つのセンサセルＳＺ１及
びＳＺ２からなる本発明による温度センサＴＳＥＮＳを
有する半導体基体Ｈの１領域を切断して示すものであ
る。この場合両パワーセルＬＺ１及びＬＺ２は多数のパ
ワーセルを代表するものであり、温度センサＴＳＥＮＳ
は半導体基体Ｈ上に繰り返し装着可能のものである。
【０００８】ここでは半導体基体Ｈは主としてｎドープ
基板Ｎ２からなり、この基板内にパワーセルＬＺ１及び
ＬＺ２のｐ-ドープウェルＰ１１とＰ１２及びセンサセ
ルＳＺ１及びＳＺ２のｐ-ドープウェルＰ１３とＰ１４
が半導体基体Ｈのパターン化した表面Ｓから形成され
る。パワーセルＬＺ１はウェルＰ１１の内側にｎ+ドー
プウェルＮ３１を有し、パワーセルＬＺ２はウェルＰ１
２の内側にｎ+ドープウェルＮ３２を有する。これに相
応してセンサセルＳＺ１はウェルＰ１３の内側にｎ+ド
ープウェルＮ３３を、またセンサセルＳＺ２はウェルＰ
１４の内側にｎ+ドープウェルＮ３４を有する。その際
パワー半導体部のウェルＰ１１とＰ１２は基板Ｎ２によ
り互いに分離されている。それに対して温度センサＴＳ
ＥＮＳではセンサセルＳＺ１とＳＺ２は極めて接近して
設けられているため、ウェルＰ１３とＰ１４は相互に入
り込んでおり、ウェルＰ１３とＰ１４の狭い領域だけが
２つのウェルＮ３３及びＮ３４を互いに横方向で分離し
ているに過ぎない。
【０００９】パワー半導体部の特性を改善するために、
ウェルＮ３１とウェルＰ１１との間にｎ-ドープ領域Ｎ
１１を設けるが、この領域は電極層ＡＬ１とウェルＰ１
１との間にあるｐ++ドープ領域Ｐ４１を環状に取り囲ん
でいる。領域Ｐ４１の下方にあるｐ-ドープウェルＰ１
１は、更にｐ+ドープ領域Ｐ３１を有する。同様にウェ
ルＮ３２とウェルＰ１２との間には、ｐ++ドープ領域Ｐ
４２を電極層ＡＬ１とウェルＰ１２との間で取り囲む環
状のｎ-ドープ領域Ｎ１２を備えている。ｐ-ドープウェ
ルＰ１２は更に同様に領域Ｐ４２の下方にｐ+ドープ領
域Ｐ３２を有する。センサセルをパワーセルと同様に形
成することもできるが、その際ウェルＰ１３及びＰ１４
はｐ+ドープ領域を全くもたない。しかしウェルＮ３３
とウェルＰ１３との間のｎ-ドープ領域Ｎ１３がウェル
Ｎ３３を環状に取り囲まずに、ウェルＰ１３及びＰ１４
が互いに重なり合っている領域にのみ設けられ、その他
はｐ++ドープ領域Ｐ４３が電極層ＡＬ２とウェルＰ１３
との間に存在し、その際領域Ｐ４３がパターン化表面Ｓ
まで達し、いわゆる“チャネルストップ”をウェルＰ１
３とウェルＮ３３との間に形成すると有利である。同様
のことはウェルＮ３４とウェルＰ１４との間のｎ-ドー
プ領域Ｎ１４及び電極層ＡＬ３とウェルＰ１４との間の
ｐ++ドープ領域Ｐ４４にも該当する。
【００１０】パターン化した表面Ｓの上方のパワー半導
体部ＬＨの領域内には、ゲート酸化物ＧＯＸにより半導
体基体Ｈから分離された少なくとも１つのゲート電極Ｐ
Ｓ１、ＰＳ２、ＰＳ３及びＰＳ７が設けられるが、これ
は連結領域として又は多数の個別電極の形に仕上げても
よい。温度センサＴＳＥＮＳの領域内には同様に温度セ
ンサの少なくとも１つのゲート電極ＰＳ４、ＰＳ５及び
ＰＳ６が備えられており、これは同様に連結領域として
又は個別領域の形に仕上げてもよい。パワー半導体部Ｌ
Ｈのゲート電極ＰＳ１、ＰＳ２、ＰＳ３及びＰＳ７はゲ
ート端子Ｇと接続され、電極層ＡＬ１はパワー半導体デ
バイスのエミッタ端子Ｅと接続されている。電極層ＡＬ
１は電極層ＡＬ３と共に連結領域を構成し、それにより
センサ端子３とパワー半導体デバイスのエミッタ端子Ｅ
との間が接続されるが、それに対して電極層ＡＬ１とＡ
Ｌ４は離れており、互いに酸化物層により絶縁されてい
る。温度センサＴＳＥＮＳでは電極層ＡＬ２はセンサ端
子１と、電極層ＡＬ３はセンサ端子３と、また温度セン
サのゲート電極ＰＳ４、ＰＳ５及びＰＳ６は例えば電極
層ＡＬ４を介してセンサ端子２と接続されており、それ
によりバイアス電圧が印加できる。電極層ＡＬ１．．．
ＡＬ４とゲート電極ＰＳ１．．．ＰＳ７との間に中間酸
化物ＺＯＸが存在し、パワー半導体部と温度センサとの
間の側方境目でゲート酸化物ＧＯＸは厚膜酸化物ＤＯＸ
になる。半導体基体Ｈのパターン化表面Ｓとの反対側の
表面上には金属化層Ｍが存在し、この層はパワー半導体
デバイスのコレクタ端子Ｃと接続されており、例えばＡ
ｌＴｉＮｉＡｇからなる。
【００１１】図１に示された装置の代わりにパワー半導
体部のゲート電極ＰＳ１．．．ＰＳ３及びＰＳ７、並び
に温度センサのゲート電極ＰＳ４．．．ＰＳ６が連結
層、例えばポリシリコン層によりパワー半導体デバイス
のゲート端子Ｇと接続され、厚膜酸化物ＤＯＸを備えて
おらずまたセンサ端子２と接続されていない装置も考え
られる。しかしこの装置の温度センサは、さもなければ
センサが負荷電流の一部を通してしまうため、休止期間
だけ、すなわちゲート端子Ｇとエミッタ端子Ｅの間の電
圧が約０Ｖである時だけ作動可能である。
【００１２】温度センサＴＳＥＮＳの基板Ｎ２からの絶
縁は、空間電荷帯域によるか又は図１に破線で示されて
いる酸化物層ＯＸにより実施される。空間電荷帯域は適
切な電圧によってウェルＰ１３及びＰ１４と基板Ｎ２と
の間に作ることができる。図１に示すようにウェルがｐ
導電性であり、基板がｎ導電性である場合センサセルＳ
Ｚ１にはエミッタ端子Ｅに対して負のバイアス電圧を印
加しなければならない。
【００１３】例えばパワー半導体デバイスがパワーＭＯ
ＳＦＥＴである場合には、ｎドープ基板Ｎ２は金属化層
Ｍと直接境を接しているが、しかしパワー半導体デバイ
スがＩＧＢＴ（ｉｎｓｕｌａｔｅｄ ｇａｔｅ ｂｉｐ
ｏｌａｒ ｔｒａｎｓｉｓｔｏｒ＝絶縁ゲート型バイポ
ーラトランジスタ）である場合には、ｎドープ基板Ｎ２
と金属化層Ｍとの間に図１に破線で示されているｐドー
プ層Ｐ２が備えられ、いわゆる“パンチスルーＩＧＢ
Ｔ”の場合には基板Ｎ２と層Ｐ２との間にｎ+ドープ緩
衝層が付加的に設けられる。
【００１４】半導体基体Ｈは垂直方向に例えば約２００
〜３００μｍの厚さをもち、またｐ-ドープウェルＰ１
１．．．Ｐ１４は垂直方向に例えば約６μｍの深さを有
する。ｎドープ基板のドーパント濃度は例えば５・１０
13ｃｍ-3であり、ｎ-ドープ領域のドーパント濃度は１
０17〜１０18ｃｍ−３及びｎ+ドープ領域では１０20ｃ
ｍ-3であるが、その際ドーピングは例えば燐で行われ
る。ｐ-ドープ領域に対するドーパント濃度は例えば１
０17ｃｍ-3であり、ｐドープ領域では１０16ｃｍ-3、ｐ
+ドープ領域では１０18ｃｍ-3でありまたｐ++ドープ領
域では１０19ｃｍ-3であるが、その際ドーピングは硼素
で行われる。
【００１５】更に図１にはバイポーラトランジスタＴ及
びウェル抵抗Ｒ１及びＲ２を有する近似的な等価回路図
が示されているが、その際トランジスタＴのエミッタ端
子はセンサ端子１と、トランジスタＴのコレクタ端子は
センサ端子３と、またトランジスタＴのベース端子はウ
ェル抵抗Ｒ１を介してセンサ端子１並びにウェル抵抗Ｒ
２を介してセンサ端子３と接続されている。分離電極Ｐ
Ｓ４、ＰＳ５及びＰＳ６を注入マスクとして使用する場
合には、２つの強ドープウェルＮ３３及びＮ３４は一般
に、トランジスタ効果が全く起こらず、トランジスタＴ
のベース−エミッタダイオードだけがウェル抵抗Ｒ１及
びＲ２と共に作用するように互いに離されている。
【００１６】ベース−エミッタダイオードがウェル抵抗
Ｒ１及びＲ２からなる分圧器を介して制御されることか
ら、ウェル抵抗の絶対値ではなくその分圧比のみがベー
ス−エミッタダイオードの投入時点に関与し、また製造
工程のセンサ特性への影響は僅かであり、従って再現可
能性は高い。
【００１７】本発明による温度センサの利用可能性を説
明するために、図２には電流／電圧グラフでこのセンサ
の２つの特性曲線が温度値Ｔ１及び温度値Ｔ２に関連し
て示されている。パワー半導体部と温度センサとをモノ
リシック集積回路としたことにより、センサの温度はパ
ワー半導体部の温度にほぼ相応する。例えば図１に示し
たように電圧Ｕ′（これは典型的には０〜１５Ｖであ
る）を有する電圧源が制限抵抗Ｒを介してセンサの端子
１及び３と接続されている場合には、本発明による温度
センサは温度スイッチとして使用できる。このことは図
２に示すように、制限抵抗Ｒの抵抗直線と、より低い温
度Ｔ１の特性曲線との交点によって極く僅かな電流Ｉ′
１が、またより高い温度Ｔ２の特性曲線と抵抗直線との
交点から著しく高い電流Ｉ′２が温度センサにより生じ
ることから明瞭である。更に電圧Ｕ′を有する電圧源
は、温度センサのゲート電極ＰＳ４．．．ＰＳ６にパワ
ー半導体部ＬＨのエミッタ端子に対して適当な方法でバ
イアス電圧をかけ、ウェルＮ３３とＮ３４との間又は場
合によっては領域Ｎ１３とＮ１４との間の導電チャネル
の形成を阻止するのに利用することもできる。
【００１８】図１には本発明の温度センサのもう１つの
回路も示されている。その際センサ内に定電流Ｉ″を供
給する電流源は端子１及び３と接続され、センサ端子１
と３の間に温度依存性の電圧Ｕ″を生じる。その場合本
発明による温度センサはほぼ線形の温度／電圧変換器と
して使用され、また例えばＵ″＝６Ｖの電圧で約−２０
ｍＶ／Ｋの温度感度を示す。その際センサ端子２は端子
１又は３のいずれかと温度センサのゲート電極に対して
適切なバイアス電圧が生じるように接続される必要があ
る。図２には供給された定電流Ｉ″が記入されており、
より低い温度Ｔ１に対する特性曲線と共に電圧Ｕ″１
を、またより高い温度Ｔ２に対する特性曲線と共に電圧
Ｕ′よりも小さい電圧Ｕ″２を生じる。
【００１９】本発明による温度センサを製造する本発明
方法の場合、例えば半導体基体Ｈのパターン化した表面
Ｓ上にゲート酸化物層ＧＯＸ及び厚膜酸化物層ＤＯＸを
成長させるが、その際厚膜酸化物層は例えば後の温度セ
ンサ用領域の周りに環状に形成される。次にパワー半導
体部のゲート電極ＰＳ１、ＰＳ２、ＰＳ３及びＰＳ７と
温度センサのゲート電極ＰＳ４、ＰＳ５及びＰＳ６とを
同時に形成するために、例えばゲート酸化物層ＧＯＸ及
び厚膜酸化物層ＤＯＸを介して、例えばポリシリコン層
を全面的に施しかつレジストマスクで被覆する。次のエ
ッチング工程ではポリシリコン層をパワーセルＬＺ１及
びＬＺ２の領域内、センサセルＳＺ１及びＳＺ２の領域
内並びに環状の厚膜酸化物層ＤＯＸの上方で除去し、そ
れによりパワー半導体部のゲート電極は温度センサのゲ
ート電極から分離される。この両電極は弱ドープウェル
Ｐ１１．．．Ｐ１４を形成するためにドーパントの自己
整合的な注入に有効に利用される。続いての熱処理後ウ
ェルＰ１１．．．Ｐ１４は一層拡大し、両電極の下に達
するが、その際センサセルＳＺ１及びＳＺ２の２つの弱
ドープウェルＰ１３及びＰ１４は互いに入り込み合い、
共同して１つの弱ドープウェルを形成する。パワー半導
体部のゲート電極及び温度センサのゲート電極もまた強
ドープウェルＮ３１．．．Ｎ３４の自己整合的な注入に
利用することができる。パワー半導体部の改良には、高
ドープウェルＮ３１．．．３４を形成する前に自己整合
的にｎ-ドープ領域Ｎ１１．．．Ｎ１４を形成する。パ
ワー半導体部の更なる改良には、ゲート電極ＰＳ
１．．．ＰＳ７を形成する前に、パワーセルの場合には
ｐ+ドープ領域Ｐ３１及びＰ３２並びにｐ+ドープ領域Ｐ
４１．．．Ｐ４４を、注入マスクを用いて形成するが、
その際領域Ｎ１３及びＮ１４を有利にはセンサセル間の
みに、そして領域Ｐ４３及びＰ４４は両センサセルＳＺ
１及びＳＺ２の周りに環状にしかもパターン化表面Ｓに
まで達するように形成してもよい。半導体基体Ｈのドー
ピングが全て行われると、酸化物層及び電極を備えた半
導体基体は中間酸化物層ＺＯＸで全面的に覆われる。更
にこの中間酸化物層内に、引続き各々のパワーセルの領
域及び各々のセンサセルの領域並びにゲート電極用の端
子領域に延びる接触孔をエッチングで同時に形成する。
引続き例えばアルミニウムからなる電極層ＡＬ１．．．
ＡＬ４をパワーセル及びセンサセル共用に作る。温度セ
ンサＴＳＥＮＳをパワー半導体部ＬＨから電気的に絶縁
しなければならない場合には、後の温度センサの領域内
に厚膜酸化物層を成長させまた厚膜酸化物の島形の領域
を、温度センサＴＳＥＮＳを酸化物層ＯＸによってパワ
ー半導体部ＬＨから絶縁するためにシリコンで再形成し
てもよい。
【００２０】ｐ-ドープ領域を２つの強ドープウェルＮ
３３とＮ３４との間に形成するために備えられている分
離電極ＰＳ５の部分は任意に狭くするものではなく、技
術的観点から例えば数ミクロンなければならないことか
ら、温度センサのゲート電極部分ＰＳ５をさし当り省
き、ウェルＰ１３及びＰ１４を１領域として注入しても
よい。互いに極めて接近して並置された強ドープウェル
Ｎ３３及びＮ３４及びこれに相応して狭いゲート電極部
分ＰＳ５の形式には、もちろん付加的な製造工程を設け
るべきである。
【図面の簡単な説明】
【図１】本発明による温度センサを垂直なパワー半導体
部の１領域と共に切断して示す図。
【図２】本発明による温度センサの利用方法を説明する
ための電流／電圧のグラフ図。
【符号の説明】
ＬＨ パワー半導体部 ＴＳＥＮＳ 温度センサ ＬＺ１、ＬＺ２ パワーセル Ｇ ゲート端子 Ｅ エミッタ端子 Ｃ コレクタ端子 Ｈ 半導体基体 Ｍ 金属化層 Ｎ２ 基板 Ｐ２ 層 ＳＺ１、ＳＺ２ センサセル Ｒ１、Ｒ２ ウェル抵抗 ＯＸ 酸化物層 ＧＯＸ ゲート酸化物層 ＤＯＸ 厚膜酸化物層 ＰＳ１．．．ＰＳ７ ゲート電極 １、２、３ センサ端子 ＡＬ１．．．ＡＬ４ 電極層 ＺＯＸ 中間酸化物層 Ｐ１１．．．Ｐ１４ 弱ドープウェル Ｎ１１．．．Ｎ１４ ｎ-ドープ領域 Ｎ３１．．．Ｎ３４ 強ドープウェル Ｐ４１．．．Ｐ４４ ｐ+ドープ領域 Ｕ 電圧 Ｒ 制限抵抗 Ｉ 電流 Ｔ 温度
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/78 H01L 21/336

Claims (9)

    (57)【特許請求の範囲】
  1. 【請求項１】 垂直なパワー半導体部（ＬＨ）と共に半
    導体基体（Ｈ）上にモノリシックに集積された温度セン
    サ（ＴＳＥＮＳ）を備える装置であって、パワー半導体
    部がエミッタ端子（Ｅ）、コレクタ端子（Ｃ）及びゲー
    ト端子（Ｇ）を有しておりかつ多数のパワーセル（ＬＺ
    １、ＬＺ２．．．）を備えており、温度センサがこの多
    数のパワーセル（ＬＺ１、ＬＺ２．．．）と共に製造さ
    れた２つのセンサセル（ＳＺ１、ＳＺ２）からなり、 ２つのセンサセル並びに多数のパワーセルがそれぞれ第
    １導電型の弱くドープされたウェル（Ｐ１１．．．Ｐ１
    ４）を備えており、 このそれぞれ弱くドープされたウェル（Ｐ１１．．．Ｐ
    １４）が第２導電型の強くドープされたウェル（Ｎ３
    １．．．Ｎ３４）を少なくとも１つ含んでおり、２つの
    センサセル及び多数のパワーセルが第２導電型（ｎ）の
    共通基板（Ｎ２）内に形成されており、 ２つのセンサセル（ＳＺ１、ＳＺ２）が極めて接近して
    並置されているため両センサセルの弱ドープウェル（Ｐ
    １３、Ｐ１４）は相互に入り込んでおりかつ第２導電型
    の両強ドープウェル間に第１導電型の狭い弱ドープ領域
    だけが残留し、該領域が強くドープされたウェルと弱く
    ドープされた領域からなる寄生トランジスタ（Ｔ）のベ
    ースを形成するものにおいて、 第１のセンサ端子（１）が第１の抵抗（Ｒ１）を介し
    て、そして第２のセンサ端子（３）が第２の抵抗（Ｒ
    ２）を介して寄生バイポーラトランジスタ（Ｔ）のベー
    スと接続され、ベースの電位が両抵抗の分圧比により定
    まり、 第１の抵抗（Ｒ１）が第１センサセル（ＳＺ１）の第１
    導電形の弱ドープウェル（Ｐ１３）により形成され、第
    １のセンサ端子（１）および第１のセンサセルの強ドー
    プウェル（Ｎ３３）と接続された第１のセンサセル（Ｓ
    Ｚ１）の電極層（ＡＬ２）が、第１の導電形の領域（Ｐ
    ４３）および第２導電形の１個または複数個の領域（Ｎ
    ３３，Ｎ１３）を介して第１の抵抗（Ｒ１）と接続され
    ており、しかも第２の抵抗（Ｒ２）が、第２のセンサセ
    ル（ＳＺ２）の第１の導電形の弱ドープウェル（Ｐ１
    ４）により形成されており、かつ第２のセンサ端子
    （３）および第２のセンサセル（ＳＺ２）の強ドープウ
    ェル（Ｎ３４）と接続された第２のセンサセル（ＳＺ
    ２）の電極層（ＡＬ３）が、第１導電形の領域（Ｐ４
    ４）および第２導電形の１個または複数個の領域（Ｎ３
    ４，Ｎ１４）を介して第２の抵抗（Ｒ２）と接続されて
    いることを特徴とする装置。
  2. 【請求項２】 温度センサがパワー半導体部（ＬＨ）か
    ら、第１および第２抵抗を形成する第１導電形の低ドー
    プウェル（Ｐ１３，Ｐ１４）と共通の基板（Ｎ２）との
    間の、逆バイアスされたｐｎ接合によって分離されたこ
    とを特徴とする請求項１記載の装置。
  3. 【請求項３】 温度センサが酸化物層（ＯＸ）によりパ
    ワー半導体部（ＬＨ）と電気的に絶縁されていることを
    特徴とする請求項１記載の装置。
  4. 【請求項４】 パワー半導体部（ＬＨ）がパワーＭＯＳ
    ＦＥＴから形成され、温度センサと共に半導体基体
    （Ｈ）上にモノリシックに集積されていることを特徴と
    する請求項１ないし３の１つに記載の装置。
  5. 【請求項５】 パワー半導体部（ＬＨ）が絶縁ゲート型
    バイポーラトランジスタから形成され、温度センサと共
    に半導体基体（Ｈ）上にモノリシックに集積されている
    ことを特徴とする請求項１ないし３の１つに記載の装
    置。
  6. 【請求項６】 温度センサが温度依存型スイッチとして
    使用され、電圧源（Ｕ′）及び制限抵抗（Ｒ）からなる
    直列回路が第１及び第２センサ端子（１、３）と接続さ
    れていることを特徴とする請求項１ないし５の１つに記
    載の装置。
  7. 【請求項７】 温度センサがほぼ線形の温度／電圧変換
    器として使用され、電流源が直接第１及び第２センサ端
    子（１、３）と接続されており、印加定電流（Ｉ″）が
    前記第１及び第２センサ端子間に温度依存性出力電圧
    （Ｕ″）を生じさせることを特徴とする請求項１ないし
    ５の１つに記載の装置。
  8. 【請求項８】 １領域を多数のパワーセル（ＬＺ１、Ｌ
    Ｚ２．．．）用に、また１領域を２つのセンサセル（Ｓ
    ＺＬ、ＳＺ２）用に少なくとも１つの酸化物層（ＧＯ
    Ｘ、ＤＯＸ）で同時に被覆し、 第１導電型（ｐ-）の弱ドープウェル（Ｐ１１、Ｐ１
    ２）をパワー半導体部（ＬＨ）の多数のパワーセル（Ｌ
    Ｚ１、ＬＺ２．．．）用にそして第１導電型（ｐ-）の
    弱ドープウェル（Ｐ１３、Ｐ１４）を２つのセンサセル
    （ＳＺ１、ＳＺ２）用に同時に製造し、その際センサセ
    ル（ＳＺ１、ＳＺ２）用の両弱ドープウェル（Ｐ１３、
    Ｐ１４）は互いに極めて接近しているため製造に際して
    相互に入り込むようにし、 第２導電型（ｎ+）の強ドープウェル（Ｎ３１、Ｎ３
    ２）をパワー半導体部の多数のパワーセル用に及び第２
    導電型（ｎ+）の強ドープウェル（Ｎ３３、Ｎ３４）を
    ２つのセンサセル用に同時に作り、その際センサセル用
    の両強ドープウェル（Ｎ３３、Ｎ３４）はセンサセル用
    の弱ドープウェル（Ｐ１３、Ｐ１４）内に相互に極めて
    接近して設け、第１導電型（ｐ-）の狭い弱ドープ領域
    だけが残留するようにし、 多数のパワーセル用の接触孔を有する中間酸化物層（Ｚ
    ＯＸ）と両センサセル用の接触孔を有する中間酸化物層
    （ＺＯＸ）を同時に作り、 センサセル（ＳＺ１、ＳＺ２）用の電極層（ＡＬ
    ２．．．ＡＬ４）と多数のパワーセル（ＬＺ１、ＬＺ
    ２．．．）用の電極層（ＡＬ１）を同時に設けることを
    特徴とする請求項１記載の装置の製造方法。
  9. 【請求項９】 少なくとも１つの酸化物層（ＧＯＸ、Ｄ
    ＯＸ）により半導体基体（Ｈ）から分離されている、パ
    ワー半導体部（ＬＨ）のゲート電極（ＰＳ１．．．ＰＳ
    ３）の少なくとも１つと、少なくとも１つの酸化物層
    （ＧＯＸ、ＤＯＸ）により半導体基体（Ｈ）から分離さ
    れている、両センサセル（ＳＺ１、ＳＺ２）用の温度セ
    ンサ（ＴＳＥＮＳ）のゲート電極（ＰＳ４．．．ＰＳ
    ６）の少なくとも１つを同時に設け、この両方のゲート
    電極を、第１導電型の弱ドープウェル（Ｐ１１．．．Ｐ
    １４）並びに第２導電型の強ドープウェル（Ｎ３
    １．．．Ｎ３４）を自己整合的に作るためにマスクとし
    て使用し、その際弱ドープウェルの寸法を弱ドープウェ
    ル用のドーパントを注入した後熱処理を行うことによっ
    て強ドープウェルの寸法よりも大きくすることを特徴と
    する請求項８記載の方法。
JP01594393A 1992-01-08 1993-01-05 温度センサを備える装置およびその製造方法 Expired - Fee Related JP3380278B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE4200291.5 1992-01-08
DE4200291 1992-01-08

Publications (2)

Publication Number Publication Date
JPH05259463A JPH05259463A (ja) 1993-10-08
JP3380278B2 true JP3380278B2 (ja) 2003-02-24

Family

ID=6449214

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01594393A Expired - Fee Related JP3380278B2 (ja) 1992-01-08 1993-01-05 温度センサを備える装置およびその製造方法

Country Status (4)

Country Link
US (1) US5304837A (ja)
EP (1) EP0550850B1 (ja)
JP (1) JP3380278B2 (ja)
DE (1) DE59208862D1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5451806A (en) * 1994-03-03 1995-09-19 Motorola, Inc. Method and device for sensing a surface temperature of an insulated gate semiconductor device
US5795793A (en) * 1994-09-01 1998-08-18 International Rectifier Corporation Process for manufacture of MOS gated device with reduced mask count
JP3228093B2 (ja) * 1995-06-28 2001-11-12 富士電機株式会社 高耐圧ｉｃ
DE19534604C1 (de) * 1995-09-18 1996-10-24 Siemens Ag Durch Feldeffekt steuerbares Halbleiterbauelement mit mehreren Temperatursensoren zum Schutz vor Überlastung
JPH09119870A (ja) * 1995-10-26 1997-05-06 Nec Corp 温度検出方法、半導体装置及び温度検出回路
DE19548060A1 (de) * 1995-12-21 1997-06-26 Siemens Ag Durch Feldeffekt steuerbares Leistungs-Halbleiterbauelement mit Temperatursensor
US6043126A (en) * 1996-10-25 2000-03-28 International Rectifier Corporation Process for manufacture of MOS gated device with self aligned cells
JP3684748B2 (ja) * 1997-01-22 2005-08-17 アンデン株式会社 負荷駆動回路
DE19745040C2 (de) * 1997-02-10 2003-03-27 Daimler Chrysler Ag Anordnung und Verfahren zum Messen einer Temperatur
JP3298472B2 (ja) * 1997-09-26 2002-07-02 関西日本電気株式会社 絶縁ゲート型半導体装置の製造方法
DE19821834A1 (de) * 1998-05-15 1999-11-25 Fahrzeugklimaregelung Gmbh Power-Mos-Transistor
DE102004017528A1 (de) * 2004-04-08 2005-11-03 Infineon Technologies Ag Sendeanordnung und Verfahren zum Betreiben eines Verstärkers in einer Sendeanordnung
JP2006156711A (ja) * 2004-11-30 2006-06-15 Mitsubishi Electric Corp パワー半導体モジュールの冷却システム
US7988354B2 (en) 2007-12-26 2011-08-02 Infineon Technologies Ag Temperature detection for a semiconductor component
US8985850B1 (en) * 2009-10-30 2015-03-24 Cypress Semiconductor Corporation Adaptive gate driver strength control
CN103081110B (zh) * 2010-07-23 2015-09-09 马克西姆综合产品公司 多传感器集成电路设备
JP6526981B2 (ja) 2015-02-13 2019-06-05 ローム株式会社 半導体装置および半導体モジュール
US20230015578A1 (en) * 2021-07-01 2023-01-19 Microchip Technology Incorporated Temperature sensor integrated in a transistor array

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0693485B2 (ja) * 1985-11-29 1994-11-16 日本電装株式会社 半導体装置
US4931844A (en) * 1988-03-09 1990-06-05 Ixys Corporation High power transistor with voltage, current, power, resistance, and temperature sensing capability
JP2597412B2 (ja) * 1990-03-20 1997-04-09 三菱電機株式会社 半導体装置およびその製造方法
US5063307A (en) * 1990-09-20 1991-11-05 Ixys Corporation Insulated gate transistor devices with temperature and current sensor
JPH1157573A (ja) * 1997-08-13 1999-03-02 Sun Tool:Kk 外装被覆商品の製造方法および外装被覆商品の製造装置

Also Published As

Publication number Publication date
US5304837A (en) 1994-04-19
EP0550850A3 (en) 1993-10-20
EP0550850A2 (de) 1993-07-14
JPH05259463A (ja) 1993-10-08
DE59208862D1 (de) 1997-10-09
EP0550850B1 (de) 1997-09-03

Similar Documents

Publication Publication Date Title
JP3380278B2 (ja) 温度センサを備える装置およびその製造方法
US5872037A (en) Method for manufacturing a vertical mosfet including a back gate electrode
US6590273B2 (en) Semiconductor integrated circuit device and manufacturing method thereof
US5994740A (en) Semiconductor device
US20020079555A1 (en) Semiconductor integrated circuit device and manufacturing method thereof
KR910006672B1 (ko) 반도체 집적회로 장치 및 그의 제조 방법
JP2002536833A (ja) 電流リミッタを備えたダイナミックしきい値電圧ｍｏｓトランジスタ、およびその製造方法
US5220190A (en) Device having a charge transfer device, MOSFETs, and bipolar transistors--al
US8018018B2 (en) Temperature sensing device
US5260228A (en) Method of making a semiconductor device having a charge transfer device, MOSFETs, and bipolar transistors
KR920008422B1 (ko) 반도체 장치
JPH02101747A (ja) 半導体集積回路とその製造方法
JPH08195443A (ja) 半導体装置及びその製造方法
JPS6362904B2 (ja)
JPH0235736A (ja) 半導体装置
JPH05235365A (ja) 複合半導体装置
JPS63175463A (ja) バイｍｏｓ集積回路の製造方法
JPS62104068A (ja) 半導体集積回路装置
JPH04180238A (ja) Ｄｍｏｓ型半導体装置の製造方法
KR100332115B1 (ko) 반도체전력소자및그제조방법
JPH02276271A (ja) バイポーラ・ｃｍｏｓ半導体装置及びその製造方法
JPH053292A (ja) 半導体集積回路
JPH04317336A (ja) 半導体装置およびその製造方法
JPH0691199B2 (ja) 半導体集積回路
JPH03218634A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20021107

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071213

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081213

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081213

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091213

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101213

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees