[go: up one dir, main page]

JPH02308563A - Lead frame - Google Patents

Lead frame

Info

Publication number
JPH02308563A
JPH02308563A JP12964989A JP12964989A JPH02308563A JP H02308563 A JPH02308563 A JP H02308563A JP 12964989 A JP12964989 A JP 12964989A JP 12964989 A JP12964989 A JP 12964989A JP H02308563 A JPH02308563 A JP H02308563A
Authority
JP
Japan
Prior art keywords
bonding
lead
semiconductor chip
inner lead
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12964989A
Other languages
Japanese (ja)
Inventor
Hidemi Atobe
跡部 英美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP12964989A priority Critical patent/JPH02308563A/en
Publication of JPH02308563A publication Critical patent/JPH02308563A/en
Pending legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

PURPOSE:To assure the mounting of a large chip by reducing a bonding distance between an inner lead and a semiconductor chip mounted on the former and securing bonding and further making the bonding part approach a bonding surface between the bonding part and the chip by rendering bonding processing to the inner lead. CONSTITUTION:A bonding part 10a is disposed outwardly to a rail 20, and a semiconductor chip 14 is placed on an inner lead 10 through an insulating sheet 16. A half cut part 22 bent by half cutting is formed on the basis of the bonding part 10a. Thereupon, the cut part 22 is yielded by sharing a lead frame plate material up and down, and a step A is formed up to about 2L/3 with frame plate thickness L. The upper surface of the bonding part 10 is made higher by the step A than the lead upper surface to make the bonding surface of the chip 14 approach the bonding part 10a of the lead 10.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はチップオンリードタイプのリードフレームに関
する。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a chip-on-lead type lead frame.

(従来の技術) チップオンリードタイプのリードフレームは、一般に用
いられているリードフレームとは異なり、半導体チップ
を接合するためのステージ部をもたないリードフレーム
であって、第3図にその一例を示すような形状を有する
ものである6図で10はインナーリード、12はアウタ
ーリードである。
(Prior Art) Chip-on-lead type lead frames are different from commonly used lead frames in that they do not have a stage section for bonding semiconductor chips. An example of this is shown in Fig. 3. In Figure 6, which has the shape shown, 10 is an inner lead and 12 is an outer lead.

インナーリード10先端のボンディング部はレールに対
向して配置され、一部のインナーリードの他端はリード
フレームの中央部近傍に延在している。
The bonding portion at the tip of the inner lead 10 is arranged to face the rail, and the other end of some of the inner leads extends near the center of the lead frame.

半導体チップは、この中央部近傍に延在するインナーリ
ードに電気的絶縁性を有するシートを貼着し、この上に
搭載する。半導体チップとインナーリード10との間は
、従来と同様にワイヤボンディングによって接続し、ワ
イヤボンディングした後はアウターリード2以外の部分
を樹脂封止する。
The semiconductor chip is mounted on an electrically insulating sheet attached to the inner leads extending near the center. The semiconductor chip and the inner leads 10 are connected by wire bonding as in the conventional case, and after wire bonding, the parts other than the outer leads 2 are sealed with resin.

このチップオンリードタイプのリードフレームはリード
フレームの中央部に大きな搭載面積を容易に確保できる
ことから、大型の半導体チップを搭載できるという利点
を有する。
This chip-on-lead type lead frame has the advantage of being able to easily secure a large mounting area in the center of the lead frame, so that a large semiconductor chip can be mounted thereon.

(発明が解決しようとする課題) チップオンリードタイプのリードフレームでは上記のよ
うに、半導体チップを絶縁シートを介してリードフレー
ム上にiJ!!し、半導体チップとインナーリードとの
間をワイヤボンディングするのであるが、半導体チップ
をリードフレームに載置した状態では、インナーリード
のボンディング部にくらべて半導体チップのボンディン
グ面の位置が高いため、インナーリードとボンディング
面との距離が長くなること、また、半導体チップの表面
にワイヤがあたってショート不良などが発生したりする
という問題点がある。
(Problems to be Solved by the Invention) In the chip-on-lead type lead frame, as described above, the semiconductor chip is placed on the lead frame via an insulating sheet. ! However, wire bonding is performed between the semiconductor chip and the inner leads, but when the semiconductor chip is mounted on the lead frame, the bonding surface of the semiconductor chip is higher than the bonding part of the inner leads, so the bonding surface of the semiconductor chip is higher than the bonding part of the inner leads. There are problems in that the distance between the leads and the bonding surface becomes long, and the wires hit the surface of the semiconductor chip, causing short-circuits and other defects.

そこで、本発明は上記問題点を解消すべくなされたもの
であり、その目的とするところは、インナーリードのボ
ンディング部と半導体チップのボンディング面とを近づ
けることができ、ボンディングワイヤの長さを短くでき
るとともに、ショート不良などを発生させずに、より確
実にワイヤボンディングを行うことができるリードフレ
ームを提供するにある。
Therefore, the present invention has been made to solve the above problems, and its purpose is to bring the bonding part of the inner lead closer to the bonding surface of the semiconductor chip, and to shorten the length of the bonding wire. It is an object of the present invention to provide a lead frame which can perform wire bonding more reliably without causing short-circuit defects.

(課題を解決するための手段) 本発明は上記目的を達成するため次の構成をそなえる。(Means for solving problems) The present invention has the following configuration to achieve the above object.

すなわち、電気的絶縁性を有する絶縁シートを介して半
導体チップが搭載されるインナーリードを具備するとと
もに、前記絶縁シートの外方に露出するインナーリード
の先端にボンディング部を設けたチップオンリードタイ
プのリードフレームにおいて、前記ボンディング部の基
部に曲げ加工を施して、該ボンディング部の高さ位置を
インナーリードの高さ位置よりも高位に形成したことを
特徴とする。また、曲げ加工としては、インナーリード
を剪断的に加工するハーフカット加工が効果的である。
That is, the chip-on-lead type lead is equipped with an inner lead on which a semiconductor chip is mounted via an insulating sheet having electrical insulation properties, and a bonding portion is provided at the tip of the inner lead exposed outside the insulating sheet. In the frame, the base portion of the bonding portion is bent to form the bonding portion at a height higher than that of the inner lead. Further, as the bending process, a half-cut process in which the inner lead is processed in a shearing manner is effective.

(作用) インナーリードのボンディング部の基部に曲げ加工を施
して、ボンディング部の高さ位置をインナーリードの高
さ位置よりも高位ビ形成したことにより、半導体チップ
のボンディング面とインナーリードのボンディング部と
が接近し、半導体チップとインナーリードとのボンディ
ング距離が短くできる。
(Function) By bending the base of the bonding part of the inner lead and forming a height position of the bonding part higher than that of the inner lead, the bonding surface of the semiconductor chip and the bonding part of the inner lead The bonding distance between the semiconductor chip and the inner leads can be shortened.

(実施例) 以下、本発明に係る好適な実施例を添付図面にもとづい
て説明する。
(Embodiments) Hereinafter, preferred embodiments of the present invention will be described based on the accompanying drawings.

第1図は本発明に係るリードフレームに半導体チップを
接合した状態を示す断面図である0図で10はインナー
リードで、14は半導体チップ、16はリードフレーム
と半導体チップとの間に挟んだ電気的絶縁性を有する絶
縁シート、18は半導体チップ14とインナーリード1
0との間を接続するワイヤである。前記絶縁シート16
は半導体チップ14が+1mされるインナーリード10
との間で電気的絶縁をとるため、インナーリード10上
で半導体チップ14搭載範囲全体にわたり、インナーリ
ード10先端のボンディング部10aを除いて貼着する
FIG. 1 is a cross-sectional view showing a state in which a semiconductor chip is bonded to a lead frame according to the present invention. In FIG. An insulating sheet 18 having electrical insulation property, a semiconductor chip 14 and an inner lead 1
This is a wire that connects between 0 and 0. The insulation sheet 16
is the inner lead 10 where the semiconductor chip 14 is +1m
In order to provide electrical insulation between the semiconductor chip 14 and the inner lead 10, the semiconductor chip 14 is pasted over the entire mounting range of the inner lead 10, except for the bonding portion 10a at the tip of the inner lead 10.

第3図は、実施例のリードフレームの全体形状を示す平
面図で、前記ボンディング部10aは図のようにレール
20に対向して外側向きに配置される。前記半導体チッ
プ14はインナーリード10上に絶縁シート16を介し
て載置される。
FIG. 3 is a plan view showing the overall shape of the lead frame of the embodiment, and the bonding portion 10a is disposed facing outward facing the rail 20 as shown in the figure. The semiconductor chip 14 is placed on the inner leads 10 with an insulating sheet 16 in between.

第1図で22はインナーリード10のボンディング部1
0aの基部にハーフカット加工によって曲げ形成したハ
ーフカット部である。このハーフカット部22はリード
フレームの板材を上下に剪断するように加工して形成す
るもので、リードフレームの板厚をLとすると2L73
程度まで段差Aを形成することができる。これにより、
ボンディング部10a上面は1段差Aだけインナーリー
ド10上面より高く形成される。
In FIG. 1, 22 is the bonding part 1 of the inner lead 10.
This is a half-cut portion formed by bending the base of 0a by half-cut processing. This half-cut portion 22 is formed by processing the plate material of the lead frame by vertically shearing it, and when the plate thickness of the lead frame is L, it is 2L73.
The step A can be formed to a certain extent. This results in
The upper surface of the bonding portion 10a is formed higher than the upper surface of the inner lead 10 by one step difference A.

このように、ボンディング部10aを高くすることによ
り、半導体チップ14のボンディング面とインナーリー
ド10のボンディング部10aとを接近させることがで
きるので、ワイヤボンディング距離が短くでき、ショー
ト不良などをなくして的確にワイヤボンディングするこ
とができる。
In this way, by increasing the height of the bonding part 10a, the bonding surface of the semiconductor chip 14 and the bonding part 10a of the inner lead 10 can be brought closer to each other, so the wire bonding distance can be shortened, and short-circuit defects can be eliminated to ensure accurate bonding. Can be wire bonded to.

ハーフカット加工は図のようにインナーリードを上下に
剪断するようにして形成するので、インナーリードの長
さ方向に対する曲げ部分の長さがほとんどなく、よりボ
ンディング部10aに接近させて半導体チップ14を配
置することが可能になる。
In the half-cut process, the inner leads are sheared vertically as shown in the figure, so there is almost no length of the bent portion in the longitudinal direction of the inner leads, and the semiconductor chip 14 can be moved closer to the bonding part 10a. It becomes possible to place.

なお、ボンディング部10aの下面がインナーリードの
下面よりも上がっているので、ワイヤボンディングする
際には、ボンディング部10aの下面を支持する治具を
用いて行うとよい。
Note that since the lower surface of the bonding portion 10a is higher than the lower surface of the inner lead, wire bonding is preferably performed using a jig that supports the lower surface of the bonding portion 10a.

第2図はリードフレームの他の実施例を示すもので、こ
の例ではボンディング部10aの基部を曲げ加工してボ
ンディング部10aの高さ位置をインナーリード10の
高さ位置よりも高位に形成している。この実施例の場合
も、ボンディング部10aが半導体チップ14のボンデ
ィング面に接近して形成されるから、ボンディング距離
を短くすることができ、ワイヤボンディングの際に半導
体チップの表面にワイヤがあたってショート不良を発生
させる等の問題を解消することができる。
FIG. 2 shows another embodiment of the lead frame. In this example, the base of the bonding part 10a is bent to form the height of the bonding part 10a higher than that of the inner lead 10. ing. In the case of this embodiment as well, since the bonding portion 10a is formed close to the bonding surface of the semiconductor chip 14, the bonding distance can be shortened, and during wire bonding, the wire hits the surface of the semiconductor chip and short circuits occur. Problems such as occurrence of defects can be solved.

なお、上記実施例を比較すると、第1図に示すようにイ
ンナーリード10をハーフカット加工した場合は、第2
図に示すインナーリードの曲げ部Bの長さが短縮できる
ので、その分、大きな半導体チップが搭載でき、ボンデ
ィング部10aと半導体チップとの距離をさらに接近で
きてより効果的である。
Note that when comparing the above embodiments, when the inner lead 10 is half-cut as shown in FIG.
Since the length of the bent portion B of the inner lead shown in the figure can be shortened, a larger semiconductor chip can be mounted accordingly, and the distance between the bonding portion 10a and the semiconductor chip can be further reduced, which is more effective.

上記のようにインナーリードに曲げ加工を施す操作は、
チップオンリードタイプのリードフレームであれば、リ
ード本数、リード形状等リードパターンにはとくに限定
されるものではなく、種々のリードパターンを有するリ
ードフレームに同じように施すことができる。
The operation of bending the inner lead as described above is
As long as it is a chip-on-lead type lead frame, the lead pattern, such as the number of leads and the shape of the leads, is not particularly limited, and lead frames having various lead patterns can be similarly applied.

以上、本発明について好適な実施例を挙げて種々説明し
たが、本発明はこれら実施例に限定されるものではなく
1発明の精神を逸脱しない範囲内で多くの改変を施し得
るのはもちろんのことである。
The present invention has been variously explained above with reference to preferred embodiments, but the present invention is not limited to these embodiments and can of course be modified in many ways without departing from the spirit of the invention. That's true.

(発明の効果) 本発明に係るリードフレームによれば、上述したように
、インナーリードに曲げ加工を施すことによって、イン
ナーリードと搭載される半導体チップとのボンディング
距離を短くすることができるとともに、ワイヤボンディ
ングをより的確に行うことが可能となる。また、インナ
ーリードをハーフカット加工してボンディング部を高位
に形成した場合は、さらにインナーリードのボンディン
グ部と半導体チップのボンディング面とを接近させるこ
とができて、ボンディング距離を短くすることができる
とともに大きな半導体チップが搭載できる等の著効を奏
する。
(Effects of the Invention) According to the lead frame of the present invention, as described above, by bending the inner leads, the bonding distance between the inner leads and the mounted semiconductor chip can be shortened, and It becomes possible to perform wire bonding more accurately. In addition, when the inner lead is half-cut to form the bonding part at a higher position, the bonding part of the inner lead and the bonding surface of the semiconductor chip can be brought closer together, and the bonding distance can be shortened. It has great effects such as being able to mount large semiconductor chips.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明に係るリードフレームの一実施例を示す
断面図、第2図は他の実施例を示す断面図、第3図はリ
ードフレームの全体形状を示す平面図である。 10・・・インナーリード、  10a・・・ボンディ
ング部、  12・・・外部リード、14・・・半導体
チップ、 16・・・絶縁シート、  18・・・ワイ
ヤ、  20・・・レール。
FIG. 1 is a sectional view showing one embodiment of a lead frame according to the present invention, FIG. 2 is a sectional view showing another embodiment, and FIG. 3 is a plan view showing the overall shape of the lead frame. DESCRIPTION OF SYMBOLS 10... Inner lead, 10a... Bonding part, 12... External lead, 14... Semiconductor chip, 16... Insulating sheet, 18... Wire, 20... Rail.

Claims (1)

【特許請求の範囲】 1、電気的絶縁性を有する絶縁シートを介して半導体チ
ップが搭載されるインナーリードを具備するとともに、
前記絶縁シートの外方に露出するインナーリードの先端
にボンディング部を設けたチップオンリードタイプのリ
ードフレームにおいて、 前記ボンディング部の基部に曲げ加工を施 して、該ボンディング部の高さ位置をインナーリードの
高さ位置よりも高位に形成したことを特徴とするリード
フレーム。 2、前記曲げ加工がインナーリードを剪断的に加工する
ハーフカット加工によることを特徴とする請求項1記載
のリードフレーム。
[Claims] 1. An inner lead on which a semiconductor chip is mounted via an insulating sheet having electrical insulation properties, and
In a chip-on-lead type lead frame in which a bonding portion is provided at the tip of the inner lead exposed to the outside of the insulating sheet, the base of the bonding portion is bent to adjust the height position of the bonding portion to the inner lead. A lead frame characterized by being formed at a higher position than the height position. 2. The lead frame according to claim 1, wherein the bending process is a half-cut process in which the inner lead is sheared.
JP12964989A 1989-05-23 1989-05-23 Lead frame Pending JPH02308563A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12964989A JPH02308563A (en) 1989-05-23 1989-05-23 Lead frame

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12964989A JPH02308563A (en) 1989-05-23 1989-05-23 Lead frame

Publications (1)

Publication Number Publication Date
JPH02308563A true JPH02308563A (en) 1990-12-21

Family

ID=15014740

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12964989A Pending JPH02308563A (en) 1989-05-23 1989-05-23 Lead frame

Country Status (1)

Country Link
JP (1) JPH02308563A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05251613A (en) * 1991-12-24 1993-09-28 Samsung Electron Co Ltd Semiconductor package
CN100385637C (en) * 2006-06-08 2008-04-30 葵和精密电子(上海)有限公司 Integrated circuit lead frame processing method
US8174096B2 (en) 2006-08-25 2012-05-08 Asm Assembly Materials Ltd. Stamped leadframe and method of manufacture thereof
JP2014232811A (en) * 2013-05-29 2014-12-11 ルネサスエレクトロニクス株式会社 Semiconductor device and method for manufacturing the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05251613A (en) * 1991-12-24 1993-09-28 Samsung Electron Co Ltd Semiconductor package
CN100385637C (en) * 2006-06-08 2008-04-30 葵和精密电子(上海)有限公司 Integrated circuit lead frame processing method
US8174096B2 (en) 2006-08-25 2012-05-08 Asm Assembly Materials Ltd. Stamped leadframe and method of manufacture thereof
JP2014232811A (en) * 2013-05-29 2014-12-11 ルネサスエレクトロニクス株式会社 Semiconductor device and method for manufacturing the same
CN104218013A (en) * 2013-05-29 2014-12-17 瑞萨电子株式会社 Semiconductor device and manufacturing method of semiconductor device

Similar Documents

Publication Publication Date Title
US5834691A (en) Lead frame, its use in the fabrication of resin-encapsulated semiconductor device
KR930020649A (en) Lead frame, semiconductor integrated circuit device using same, and manufacturing method thereof
US4951120A (en) Lead frame and semiconductor device using the same
KR19980079837A (en) Semiconductor devices
JP2000294711A (en) Lead frame
JP2806328B2 (en) Resin-sealed semiconductor device and method of manufacturing the same
JPH02308563A (en) Lead frame
JPS60189940A (en) Manufacture of resin seal type semiconductor device
JPS61147555A (en) Semiconductor device
JPS62235763A (en) Lead frame for semiconductor device
KR20020090328A (en) Method of production of lead frame, lead frame, and semiconductor device
JPS63308358A (en) Lead frame
JPS5930535Y2 (en) semiconductor equipment
JPH02202042A (en) Resin-sealed semiconductor device
JP2582534B2 (en) Method for manufacturing semiconductor device
JPH01216563A (en) Manufacture of lead frame
JPH02224362A (en) Manufacture of semiconductor device
JPS61128551A (en) Lead frame for semiconductor device
JPH06163786A (en) Lead frame
JPS61267333A (en) Semiconductor device
JPH04168759A (en) Semiconductor device and lead frame and manufacturing method thereof
JPH0513658A (en) Lead frame for semiconductor device
JPS62259462A (en) Lead frame of semiconductor device and manufacture of the same
JP2004200719A (en) Semiconductor device
JPH0637240A (en) Lead frame and semiconductor integrated circuit device using the same