JPH02126497A

JPH02126497A - メモリのメモリセルをプログラムする方法と、この方法を実施するための回路

Info

Publication number: JPH02126497A
Application number: JP63263817A
Authority: JP
Inventors: Jacek Kowalski; ジャセク　コヴァルスキー; Christophe Chevalier; クリストフ　シュヴァリエ
Original assignee: SGS Thomson Microelectronics SA; SGS Thomson Microelectronics Inc
Current assignee: STMicroelectronics SA; STMicroelectronics lnc USA
Priority date: 1987-10-19
Filing date: 1988-10-19
Publication date: 1990-05-15
Anticipated expiration: 2013-02-10
Also published as: JP2711303B2; DE3869317D1; FR2622038B1; US5022001A; EP0313431B1; FR2622038A1; KR890007297A; EP0313431A1

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は、メモリのメモリセルをプログラムする方法と
、この方法を実施するための回路に関するものである。

さらに詳細には、本発明は、メモリセルがフローティン
グゲートを備えており、プログラムが電界の効果を利用
してなされるメモリに関する。本発明が対象とするメモ
リは特にＥＥＰＲＯＭタイプのメモリであり、メモリセ
ルをプログラムするのにこれらメモリセルの記憶要素と
して機能するフローティングゲートトランジスタの導電
チャネルを飽和させる必要のあるＥＰＲＯＭではない。

特殊なケースでは、本発明のプログラム方法が特に「ベ
ージモード」で利用される。

このモードでは、メモリアレイの同一のワード線に接続
された複数のメモリセルが同時にプログラムされる。さ
らに、本発明は、高電圧が使用されるプログラム操作に
特に適している。

従来の技術従来は、ＥＥＰＲＯＭタイプのメモリセルのフローティ
ングゲートトランジスタにプログラムするためには、こ
のトランジスタのドレイン領域とソース領域に、このト
ランジスタのフローティングゲートの上に重ねられてい
る制御ゲートの電位よりも高い電位を印加していた。フ
ローティングゲートは、このようにしてプログラムを行
う目的で、プログラム開始用突起部を備えている。この
突起部があると、上記の電位差によって誘起され電界の
値をこの突起部の位置で局所的に増大させることができ
る。このプログラム電界の効果を受けて、粒子、すなわ
ち電子はフローティングゲートを離れる。のちにパワー
を印加して制御することによりこのメモリセルのトラン
ジスタを普通に動作させると、このトランジスタは、電
子の移動によってプログラムされたかどうかに応′じて
オンのままにとどまったりオフになったりする。従って
、トランジスタにプログラムするためには、このトラン
ジスタの１つの領域（この領域はプログラム開始用突起
部の近くである必要がある）に高電圧Ｖｐｐを印加しな
くてはならない。このプログラム状態は、高電圧Ｖ　ｐ
　ｐを制御ゲートに印加し、低電圧を１つの領域（ドレ
イン領域）に印加することによって消される。

実際には、ＥＥＰＲＯＭタイプの集積回路への供給電圧
が約５ボルトだと高電圧Ｖ　ｐｐは約２０ボルトである
。このようなＥＥＰＲＯＭタイプの回路は、特に集積回
路を用いたメモリ付カードに使用される場合には、一般
に、高電圧Ｖ　ｐ　ｐを発生させる電圧発生器を内部に
備えている。この電圧発生器は、例えばジエンケル（Ｓ
ＨＢＮＫＢＬ）タイプの逓倍器を備えているが、高電圧
では数マイクロアンペアを越える大きさの静的電流消費
に耐えることはできない。プログラム操作が可能となる
ようにするだめには、電圧発生器が高電圧を供給するす
べての地点で電荷ポンプを用いてこの電圧発生器を補佐
するのが一般的である。第１図かられかるように、電荷
ポンプは、１つの端子が電圧ＶＰＰ発生器に接続される
とともに、別の端子がノードＡでコンデンサＣに接続さ
れたトランジスタＴＩを主構成要素として備えている。

（閾値電圧ＶＴ＝０である）真性トランジスタＴ２は、
１つの端子がノードＡに接続されるとともに、別の端子
がノードＢを介してトランジスタＴ１の制御ゲートに接
続されている。コンデンサＣの他方の端子には、速い周
期でＶ。Ｃと００間を変化するパルス信号φが印加され
る。この信号は、例えば５　ＭＨｚのクロック信号であ
る。トランジスタＴ２の制御ゲートはノードＡに接続さ
れている。制御ゲートが電位Ｖ　Ｃｃに接続された第３
のトランジスタＴ３は信号ＳＢＬを受ける。この信号は
、その状態に応じてメモリセルをプログラムするかしな
いかを指定する。トランジスタＴ３はノードＢにも接続
されている。ノードＢはさらに、プログラムするメモリ
セルのフローティングゲートトランジスタのソース領域
に達するビット線ＬＢに接続されている。

例えばあるビット線に接続されたどのメモリセルにもプ
ログラムしてはならないためにこのヒ゛・ソト線を選択
することが禁止されている場合には、信号ＳＢＬはゼロ
である。信号ＳＢＬがゼロだとトランジスタＴ３は短絡
し、ノードＢと上記のヒ′ット線はゼロ電位になり、コ
ンデンサＣとトランジスタＴ２で構成された電荷ポンプ
が出力する電荷が無駄になる。しかしトランジスタＴ１
はオフである。これとは逆に、上記のビット線が選択さ
れる場合には、信号ＳＢＬがＶｃｃに等しいと、このビ
ット線で利用することのできる電位が■２．に上昇する
ことがわかる。さらに詳細には、この電位はＶ、ｐ＋Ｖ
？　（Ｖ？はトランジスタＴ１の閾値電圧）になる。例
えば、パルス信号ＰＨ１がゼロの場合には、ノードＡは
電位がほぼＶ　ｃ　ｃに等しい。

この状態では、トランジスタＴ２が真性トランジスタで
あるため、ノードＢも電位がほぼＶ　ＣＣに等しくなる
。この結果、トランジスタＴ３がオフになる。信号ＰＨ
ＩがＶｃｃに上昇すると、コンデンサＣは電圧ステップ
を伝達し、ノードＡの電位が例えば２ボルト上昇する。

この場合、トランジスタＴ２がオンになってノードＢの
電位がノードＡの電位に追従する。信号ＰＨ１がゼロに
戻るとノードＡの電位が低下し、その結果としてトラン
ジスタＴ２がオフになり、トランジスタＴＩはオンにな
る。ノードＢの電位は到達したばかりの電位にとどまっ
ている。ノードＡの電位は低下した状態であったが、ト
ランジスタＴ１がオンになるとこのノードＡの電位は必
然的に上昇する。ノードＡの電位は、実質的に、ノード
Ｂの電位からトランジスタＴｌ内のゲート−ソース間の
電圧降下を差し引いた値まで上昇する。例えば、このよ
うにしてノードＡは１ボルト得をして、以前の状態から
６ボルトの状態になることがわかる。同様にして、ノー
ドＡの電位とノードＢの電位はパルスＰＨＩのレートに
合わせてＶＰｐ（＋Ｖ？）に上昇する実際には、ノード
Ｂの電位がＶ、、＋Ｖ、に達すると、立ち上がりパルス
ＰＨＩごとに充電されるノードＡは、トランジスタＴ１
を介して電源Ｖ、Ｐに放電される。ノードＢの電位が十
分なレベルに達すると、メモリセルのフローティングゲ
ートトランジスタがプログラムされる。

電荷ポンプが存在していることに起因する問題点は、メ
モリがページモードでプログラムされるとき、すなわち
同一のワード線に接続された全ビット、つまり異なるビ
ット線に接続された全ビットにプログラムされるときに
特に顕著に現れる。

ページモードでのプログラムはそれ自体重要である。と
いうのは、このモードだとメモリアレイの複数のメモリ
セルに同時にアクセスすることができるからである。実
際、１ビツトのプログラム時間を短縮するためには、メ
モリセルがビット線とワード線の交点に分布しているの
であれば、メモリセルを１つずつプログラムする代わり
に、まずビット線のグループを選択し、次に１つのワー
ド線を選択して、これらビット線とこのワード線とに接
続された全メモリセルを同時にプログラムすることが好
ましい。次には、ワード線を変えるだけで、上記のビッ
ト線のグループとこの新しいワード線とに接続された別
のメモリセル群にアクセスすることができる。

発明が解決しようとする課題ページモードでのプログラムでは、原則としてメモリア
レイの各ビット線に電荷ポンプを１つずつ割り当てる必
要がある。というのは、ある１つのビット線のメモリセ
ルをプログラムする必要があるときには、関係するビッ
ト線を選択してそのトランジスタＴ３をオフにするから
である。これとは逆に、プログラムしてはならないメモ
リセルは、これに対応して、選択してはならないビット
線上に配置されている。すなわち、トランジスタＴ３は
オンである必要がある。全ビット線を同一の電荷ポンプ
に接続したならば、この電荷ポンプが選択されなかった
ビット線のオンになったトランジスタに電荷を供給する
ため、どのビット線も電位がＶｐｐに上昇することはな
い。電荷ポンプが複雑であること、特に電荷ポンプのサ
イズが太きいこと、すなわちメモリ内で電荷ポンプが占
有する空間が大きいことは、ＥＥＰＲＯＭタイプの回路
の集積度を大きくしようとする際のマイナスの要因であ
る。

本発明は、電荷ポンプを少なくともかなりの程度まで除
去することによって上記の問題点を解決するとともに、
好ましくはページモードでのプログラム操作を実行でき
るようにすることを目的とする。

課題を解決するための手段本発明では、ＥＥＰＲＯＭタイプのメモリのメモリセル
のプログラムは電界効果を利用して実行されるために、
電位Ｖｐｐによる電流消費なしにプログラムされること
を利用する。本発明の方法では、プログラムの前に、ビ
ット線の選択を無効にし、この無効化過程の間に全ビッ
ト線を高電位にプリチャージする。次に、無効化を解除
してビット線を選択する。当然、選択されなかったビッ
ト線の電位は、オンとなっているトランジスタＴ３のた
めに低下する。選択されたビット線の電位は低下しない
。というのは、プリチャージ操作が終了すると、全部の
線が、電位低下する可能性がある対応する電ｓｖｐ、と
はデカップルされるからである。最後に、プログラムす
るためには、プログラムするメモリセルのフローティン
グゲートトランジスタの制御ゲートにゼロ電位を印加す
る。この場合、ゼロ電位を印加されたこれらのトランジ
スタだけがプログラムされる。これらのトランジスタは
プリチャージ中にはプログラムされないことに注意され
たい。というのは、このプリチャージ期間にはメモリセ
ルに対するアクセス用のトランジスタがオフになってい
るからである。これらトランジスタは、制御ゲートに供
給される命令によってオフになる。好ましい別の態様で
は、プログラムするメモリセルのトランジスタの制御ゲ
ートを１つずつ選択する代わりに同時にすべての制御ゲ
ートを選択し、次に、同一のワード線に接続されたトラ
ンジスタの全制御ゲートに同時に低電位を印加する。こ
のようにすると、メモリがページモードでプログラムさ
れる。

そこで、本発明により、メモリ内にあり、電界の効果を
利用してプログラムすることが可能なフローティングゲ
ートトランジスタを含むメモリセルをプログラムするた
めに、プログラムするメモリセルを選択し、次に、プログラム
電圧を印加することによって、選択された該メモリセル
をプログラムする方法において、メモリセルの選択を無効にし、所定のプログラム電圧を印加してこれらメモリセルをプ
リチャージし、次に、無効化を停止させ、別のプログラム電圧を印加してこれらメモリセルをプロ
グラムすることを特徴とする方法が提供される。

さらに、本発明によれば、メモリのメモリセルのフロー
ティングゲートトランジスタにプログラムするために、
該トランジスタの各端子に異なるプログラム電圧を印加
する手段を備える回路であって、この回路が、これらプ
ログラム電圧のうちの少な（とも１つを上記端子の１つ
にプリチャージする回路を備えることを特徴とする回路
が提供される。

本発明は、添付の図面を参照した以下の説明によってさ
らによく理解できよう。なお、図面は単に例として示し
ただけであって、本発明の範囲が図面に記載の実施例に
限定されることはない。

実施例第２図は、本発明の方法を実施するための回路を示す図
である。メモリ１は、フローティングゲートトランジス
タ３を記憶素子として有するメモリセル２を備えている
。このフローティングゲートトランジスタ３は、プログ
ラム開始用突起部５が設けられたフローティングゲート
４と、このフローティングゲート４の上に重ねられた制
御ゲート６と、ドレイン７と、ソース８とを備えている
。

各メモリセルのフローティングゲートトランジスタは、
ドレイン７を介してアクセス用トランジスタ９のソース
に直列に接続されている。このアクセス用トランジスタ
９は、ドレイン１０がビット線１１に接続され、制御ゲ
ート１２がワード線１３に接続されている。フローティ
ングゲートトランジスタ３のソースはいわゆるグラウン
ド接続線１４に接続されている。フローティングゲート
トランジスタ３の制御ゲート６は、駆動用トランジスタ
１６に直列に接続されたモニタ用トランジスタ１５を通
って伝達される信号Ｖ、８□。によって制御される。こ
のモニタ用トランジスタ１５は、メモリセルのフローテ
ィングゲートトランジスタにアクセスするための複数の
トランジスタ９の制御ゲート１２に共通に接続されてい
る制御ゲートに、ワード線を通じて送られるワード線選
択信号ＷＬｉを受信する。

例えば、ワード線１３に対しては信号ＷＬＯである。

駆動用トランジスタ１６は駆動制御信号Ｃｊを受信する
。信号ＣｊとＷＬｉが高電位である例えばＶ２、にされ
ると、電位Ｖ　ｓ　＠ｎ　ｓ　ｅが、同一のワード線選
択・駆動命令信号によって制御されるメモリセルの７０
−ティングゲートトランジスタの全制御ゲートに印加さ
れる。

本発明では、プログラム前に、無効化信号ＣＨＥＰＲを
用いて例えばプログラムされるメモリセルに達するビッ
ト線１１の選択を無効にすることが重要である。この目
的で、各ビット線をスイッチに直列に接続する。実際に
は、このスイッチは例えばトランジスタ１７であり、そ
の制御ゲート１８に信号ＣＨＥＰＲを受信する。この無
効化操作は、どのワード線も選択しないことにより終了
する。

すなわち、ゼロ電位を、プリチャージするビット線に関
係する全ワード線にワード線選択信号ＷＬｌおよび／ま
たは駆動制御信号Ｃｊとして印加する。この結果、フロ
ーティングゲートトランジスタ３の全制御ゲート６に印
加される電位が浮いた状態になる。従って、これらフロ
ーティングゲートトランジスタは遮断状態となり、この
無効化期間にはプログラムされない。

無効化が実行されている間に、プログラムされるメモリ
セルに達するビット線をプリチャージする。このプリチ
ャージ操作は、スイッチ１９を始めとする一連のスイッ
チを用いて例えば公知のタイプの電圧発生器から供給さ
れる大きなプログラム電圧Ｖ　ｐｐを印加することによ
って実行される。この電圧発生器は、供給する電流が小
さなものにするとよい。実際にはスイッチ１９はトラン
ジスタであり、その制御ゲート２０にプリチャージ信号
ＰＲＥＣＨを受信する。このプリチャージ信号により、
プログラム電圧Ｖ３．がビット線に印加される。

第３図において、タイミングチャート“ａ”〜ｇ”は、
それぞれ、プリチャージ信号ＰＲＥＣＨ１その補信号Ｃ
ＨＥＲＰ、信号Ｖ、。□、信号ＷＬｉ、信号ＬＢｉ、信
号ＡＧ、信号Ｃｊを表す。

プリチャージ操作中にはプリチャージ信号がハイレベル
、すなわちＶ７．であって、トランジスタ１９を始めと
するトランジスタが、これらトランジスタに接続された
ビット線がプログラム電圧Ｖ　ｐ　ｐに達するまで導通
状態にされることがわかる。このプリチャージ操作中は
、ビット線を無効化する信号（ＣＨＥＰＲ）とメモリセ
ル選択信号（ＷＬｉ）はゼロである。トランジスタ１７
を特徴とする特許ンジスタは従ってオフ状態となり、ビ
ット線が放電されることはない。さらに、このプリチャ
ージ操作中は、信号ＷＬｉが、安全のため、信号Ｖ　５
ｅｎｓｅと同様にすべてゼロになっていることがわかる
。信号Ｃｊ　　（第３図ｇ）はゼロにならずトランジス
タ１６は導通状態であるが、このトランジスタ１６に直
列に接続されたトランジスタ１５がオフにされているた
めにこのことは重要ではない。従って、フローティング
ゲートトランジスタ３０制御ゲート６もやはり浮いた状
態になる。理由は後述するが、グラウンド接続線１４に
印加される信号ＡＧはこのプリチャージ操作中に中間電
位（例えばＶｐｐ／　２　）にされ、プログラムが終了
するまでこの電位に維持される。このビット線選択無効
化操作およびプリチャージ操作無効化の結果、アクティ
ブにされたトランジスタ１７．１９を含むプリチャージ
回路２１に関係する全ビット線が電位Ｖ□にされる。

プログラム操作中（第３図）は、プログラムされるメモ
リセル３０制御ゲートにゼロ電位が印加される。このゼ
ロ電位は、プログラム段階を通じてゼロである信号Ｖｓ
０ゎ３．とじて与えられ、駆動用トランジスタ１６とモ
ニタ用トランジスタ１５を通じて伝達される。このプロ
グラム操作中は、選択されたワード線のこれらトランジ
スタの制御ゲートにそれぞれ印加される信号Ｃｊと信号
ＷＬｉは高電位にされる。従って、これらトランジスタ
１６と１５はオンになり、ゼロである電位Ｖ　ｓ　＊　
ｎ　ｓ　ｅがメモリセルのフローティングゲートトラン
ジスタ３０制御ゲート６に印加される。信号ＷＬｉと信
号Ｃｊを電位Ｖ　ｐｐにする（あるいは、少なくとも一
方が既に電位Ｖ□にされている場合には他方を電位Ｖ□
にする）のと同時に、プリチャージ信号ＰＲＥＣＨと、
それと相補的な関係にある信号である無効化信号ＣＨＥ
ＰＲとを反転させる。プリチャージ信号を停止させると
電圧Ｖ　ｐｐが印加されている例えばトランジスタ１９
がオフになる。すると電源Ｖｐｐはビット線から切り離
される。これとは逆に、信号ＣＨＥＰＲを正にアクティ
ブにすることによりトランジスタ１７を始めとするトラ
ンジスタをオンにすると、ビット線１１を始めとするビ
ット線がレジスタ２３の対応する出力に接続される。

このレジスタ２３は、ワード線の１つに対応するメモリ
セルに与える必要のあるプログラム状態ＬＢｌを記憶し
ている。一方、例えば、メモリセルのフローティングゲ
ートトランジスタ３にプログラムするためにワード線１
３を選択した場合には、ワード線３４を始めとする他の
ワード線はインアクティブにされ、該ワード線を伝わる
信号ＷＬｉはゼロにとどまる。

２つの場合が考えられる。すなわち、レジスタ２３０ビ
ツト線に対応する出力が正レベルである場合、あるいは
この出力がゼロ電位である場合である。この出力がゼロ
電位である場合には、ビット線はレジスタ２３に向けて
放電され、このビット線とワード線１３の交点に位置す
るメモリセル３が所定の状態（例えば、選択する論理、
すなわち正論理を選択するか負論理を選択するかに応じ
てゼロ状態）にプログラムされる。これとは逆に、出力
、例えば出力２２が正電位であると、ビット線１１はレ
ジスタ２３に向けて放電することは不可能になりハイレ
ベルにとどまる。アクセス用トランジスタ９を制御ゲー
）１２にワード線選択信号ＷＬＯを印加することによっ
てアクティブにすると、電位Ｖ　ｐｐがフローティング
ゲートトランジスタ３のドレイン７に印加される。これ
と同時に、中間電位ＡＣがこのフローティングゲートト
ランジスタ３のドレインに印加され、その制御ゲート６
はゼロ電位にされる。従って、プログラム開始用突起部
５の位置で大きな電界を印加する条件が揃う。電子はフ
ローティングゲートを離れ、正電荷がこのフローティン
グゲートにトラップされる。第３図ｅのタイミングチャ
ートを参照すると、このビット線が選択されたかされな
かったか、すなわちどの論理状態をこのビット線にプロ
グラムしたいかに応じてこのビット線に印加される電位
がどうなるかがわかる。

ＥＥＰＲＯＭタイプのメモリのメモリセルは実際には以
前の状態に無関係に１つの状態にプログラムすることは
できない。というのは、正確にプログラムするためには
、プログラムされる全メモリセルの内容を前もって消去
し、次に、特にプログラムしたいメモリセルを所望の論
理状態にプログラムする必要があるからである。消去操
作のためには、本来のプログラムを行うためのページモ
ードを利用する。消去のためには、メモリセルのフロー
ティングゲートトランジスタ３の制御ゲート６に高電位
を印加する一方、このトランジスタのドレイン７とソー
ス８にはゼロ電位を印加する。

第３図には、プリチャージ操作前に実行される消去操作
も示されている。この消去操作の間、高電位Ｖ５゜イ、
。を制御ゲート６に印加する。というのは、これと同じ
期間にトランジスタ１５と１６がその制御ゲートにやは
り電位Ｖ□にされた信号Ｃｊと信号ＷＬｉをそれぞれ受
信するからである。ゼロ電位をドレイン７に印加するに
は高電圧になった信号ＣＨＥＰＲを無効化用トランジス
タ１７０制御ゲート１８に印加する。このトランジスタ
１７はするとオンになり、ビット線をレジスタ２３の（
ゼロ電位にされた）出力と短絡させる。さらに、このと
きには、グラウンド接続線１４に印加される信号ＡＧも
ゼロ電位にされている。この場合、逆電界を受けた電荷
はフローティングゲート４に戻る。

レジスタ２３は、ループを形成するように接続された２
つのインバータ２５と２６を含むフリップフロップ２４
を始めとする複数のフリップフロップを備えていること
が好ましい。消去操作を行うためには、ゼロ電位を前も
ってビット線に印加する。これは、例えば信号ＰＲＥＣ
Ｈを電位ＶＣｅに維持した状態で信号ＣＨＥＰＲと信号
Ｖ□を同時に取り去ることにより実現される。あるいは
、単純に、信号ＰＲＥＣＨをゼロ電位に固定してビット
線をメモリセルを通じて放電させる。消去操作が終了す
ると、プログラム信号ＳＰを用いて、状態を変化させた
いフリップフロップを選択的に反転させることができる
。信号ＳＰは、例えばトランジスタ２８を始めとするト
ランジスタに選択的に印加する。これらトランジスタは
メモリの入力と出力の間に直列に接続されている。トラ
ンジスタ２８のゲート２７には信号ｃｊが印加される。

フリップフロップの謂整は、もちろんプログラム操作前
に済ませておく。

次のワード線にプログラムするためには、同様の操作を
繰り返す。すなわち、次のワード線に接続された全メモ
リセルの内容を消去し、前と同じビット線を再びプリチ
ャージする。すると、これらビット線と新しいワード線
の交点に接続された新しいメモリセルがプログラムされ
る。このような操作を続けることにより、ワード線ごと
にプログラムがなされる。本発明では、先に説明した従
来の方法と比べてプログラム時間が節約できる。

同一のワード線により制御されるワードのすべてをプロ
グラムする必要はなく、また、そのようにしないことも
可能である。例えば、３２個のメモリセルを制御するワ
ード線が存在しており、（マイクロプロセッサで使用さ
れる）　１つの論理ワードが８ビツトで構成されている
と仮定する。これらワードのうちの１つのみをプログラ
ムしたいときには、このワードに対応するとともに８個
のメモリセルのすべてに共通する信号Ｃｊを選択するだ
けでよい。他の信号Ｃｊはゼロのままである。従って、
選択された８つのメモリセルの内容のみが消去される。

プログラムするためには、プログラムしないメモリセル
を制御するビット線に接続されたフリップフロップにゼ
ロを入力するだけでよい。第２図には、ワード線１３の
延長部分の別のメモリブロック２９も部分的に示されて
いる。このメモリフロック２９は、信号ＣＩを受けて、
このワード線１３と直列な別のワードの選択を有効化す
る。

この別のワードのメモリセルへのアクセスは、プリチャ
ージ回路２１の出力を２つに分割することによって実現
される（この２分割化は矢印３ｏで表示されている）。

【図面の簡単な説明】

第１図は、従来の電荷ポンプの図である。第２図は、本発明のプログラム方法を実施するための回
路の概略図である。第３図ａ−ｇは、本発明の方法において使用される信号
のタイミングチャートである。（主な参照番号）１・・メモリ、　　　　　　２・・メモリセル、３・・
フローティングゲートトランジスタ、４・・フローティ
ングゲート、５・・プログラム開始用突起部、６．１２．１８．２０・・制御ゲート、７．１０・・ド
レイン、　　　８・・ソース、９・・アクセス用トラン
ジスタ、１１・・ビット線、　　　　１３．３４・・ワード線、
１４・・グラウンド接続線、１５・・モニタ用トランジスタ、１６・・駆動用トランジスタ、１７．１９・・スイッチ（トランジスタ）、２１・・プ
リチャージ回路、２３・・レジスタ、２４・・フリップフロップ、２５．２６・・インバータＷ許出１１　　エスジエーエスートムソンミクロエレク
トロニクスエス。アー

Claims

【特許請求の範囲】

（１）メモリ内にあり、電界の効果を利用してプログラ
ムすることが可能なフローティングゲートトランジスタ
を含むメモリセルをプログラムするために、 −プログラムするメモリセルを選択し、次に、−プログ
ラム電圧を印加することによって、選択された該メモリ
セルをプログラムする方法において、 −メモリセルの選択を無効にし、 −所定のプログラム電圧を印加してこれらメモリセルを
プリチャージし、次に、 −無効化を停止させ、 −別のプログラム電圧を印加してこれらメモリセルをプ
ログラムすることを特徴とする方法。
（２）同一のワード線に接続されたメモリセルを選択す
ることを特徴とする請求項１に記載の方法。
（３）上記ワード線に接続されたメモリセルのうちの１
つに達するビット線にそれぞれ直列に接続された複数の
選択スイッチを開くことによって選択を無効化すること
を特徴とする請求項２に記載の方法。
（４）上記無効化を、プリチャージ状態を遮断し、上記
選択スイッチを閉じることによって停止させることを特
徴とする請求項１〜３のいずれか１項に記載の方法。
（５）上記プリチャージ操作を、上記ビット線に高電位
を印加することによって実行することを特徴とする請求
項１〜３のいずれか１項に記載の方法。
（６）上記プリチャージ操作を、上記ワード線に低電位
を印加することによって実行することを特徴とする請求
項１〜３のいずれか１項に記載の方法。
（７）上記プリチャージ操作を、メモリセルのグラウン
ド接続線に中間電位を印加することによって実行するこ
とを特徴とする請求項１〜３のいずれか１項に記載の方
法。
（８）同一のワード線に接続された複数のメモリセルの
内容を同時に消去した後にこれらメモリセルをプログラ
ムすることを特徴とする請求項６に記載の方法。
（９）メモリのメモリセルのフローティングゲートトラ
ンジスタにプログラムするために、該トランジスタの各
端子に異なるプログラム電圧を印加する手段を備える回
路であって、この回路が、これらプログラム電圧のうち
の少なくとも１つを上記端子の１つにプリチャージする
回路を備えることを特徴とする回路。
（１０）プログラム時にプリチャージ装置をデカップル
する手段を備えることを特徴とする請求項９に記載の回
路。