JPH01243121A - データ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、パイプライン処理のような命令先取り制御を
司るデータ処理装置においてプログラムカウンタを外部
から書き換える技術、さらには書き換えたときに既にプ
リフェッチされている命令を実行させないようにする技
術に関し、例えば、ディジタル・シグナル・プロセッサ
に適用して有効゛な技術に関するものである。

〔従来技術〕

ディジタル信号をディジタル的な演算や索表による変換
などの操作によって処理するディジタル信号処理は、フ
ィルタリング、等化、雑音やエコーの除去、変調、フー
リエ変換、信号の特性パラメータ抽出、予測、画像強調
などに利用され、このようなディジタル信号処理をリア
ルタイムにもしくは高速に処理するためのディジタル・
シグナル・プロセッサは、ディジタル信号処理という限
られた分野で高い処理能力を得るために、例えば、デー
タメモリとプログラムメモリさらにはそれらのためのバ
スを分離して、命令フェッチ、データ転送、演算を並列
的にパイプライン処理可能にすると共に、マルチポート
メモリを搭載し且つデータバスの複数化により複数のデ
ータを並列的に転送可能としたり、さらには乗算器と加
算器を個別的に備えることにより頻度の高い積和演算を
並列的に実行可能とするなどの独特のアーキテクチャが
採用されている。

ところで、このようなディジタル・シグナル・プロセッ
サにおいて、例外処理への分岐のような命令実行シーケ
ンスの切り換えは、ベクタ割込みなどによって行うこと
ができるが、本発明者はディジタル・シグナル・プロセ
ッサはホストプロセッサに対してスレーブモジュールを
構成していることに着目して、プログラムカウンタをホ
ストプロセッサの制御により外部から書き換えて任意の
シーケンスに分岐させる技術について検討した。

尚、プログラムカウンタを外部から書き換える技術につ
いては例えば昭和６１年１月に株式会社日立製作所発行
のｒＨＤ６１８１１データシート」に記載されている。

〔発明が解決しようとする課題〕

しかしながら、本発明者の検討によれば、プログラムカ
ウンタを外部から書き換える場合に、命令先取り制御を
行うようなディジタル・シグナル・プロセッサにおいて
は、単にプログラムカウンタの内容を書き換えただけで
は、既にプリフェッチされている命令はインストラクシ
ョンレジスタに残ったままになる。したがって、プログ
ラムカウンタを外部から強制的に書き換えてこれを分岐
の手段にする場合には、実行する必要のない不要な命令
を実行しなければならず、これによってデー夕処理に過
誤を生じないようにするには、保持データなどの内部状
態がその命令実行によって影響を受けないようにするた
めの工夫をソフトウェアなどその他の手段によって講す
ることが必要になったり、そのとき無駄に実行する命令
の内容を充分に吟味しなければならなくなり、命令実行
シーケンスを分岐させる手段としての任意性をさほど向
上差せることができず、しかも、データ処理の連続性が
妨げられるという問題点のあることが明らかにされた。

本発明の目的は、プログラムカウンタを外部から書き換
える手法を命令実行シーケンスを分岐させる手段とする
場合の任意性及び容易性を向上させることができると共
に、そのような分岐手法を採る場合に゛データ処理の連
続性が妨げられるこのないデータ処理装置を提供するこ
とにある。

本発明の前記並びにそのほかの目的と新規な特徴は、本
明細書の記述及び添付図面から明らかになるであろう。

〔課題を解決するための手段〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば下記の通りである。

すなわち、プログラムカウンタを外部から書き換えする
ときに呼応してインストラクションレジスタにプリフェ
ッチされている命令をクリアしたりして無効にする。プ
リフェッチされている不要な命令をクリアする制御は、
プログラムカウンタの書き換えを指示するモード信号の
ような外部制御信号によって行ったり、或いは外部から
供給されるコマンドを実行して行うことができる。　　
。

〔作　用〕

上記した手段によれば、プログラムカウンタが外部から
書き換えられるとき、これに呼応してインストラクショ
ンレジスタにプリフェッチされている不要な命令はノン
・オペレーションを意味するような命令コードに変化さ
れたりして無効にされることにより、インストラクショ
ンレジスタにプリフェッチされている不要な命令を、そ
の他特別な手段を講することなく簡単且つ確実に実行さ
せないようにして、プログラムカウンタを外部から書き
換える手法を命令実行シーケンスを分岐させる手段とす
る場合の任意性及び容易性さらには過誤の発生防止、そ
してそのような分岐手法におけるデータ処理の連続性を
達成するものである。

〔実施例〕

第１図は本発明の一実施例であるディジタル・シグナル
・プロセッサのブロック図である。

第１−図に示されるディジタル・シグナル・プロセッサ
１は、特に制限されないが、公知の半導体集積回路製造
技術によってシリコン基板のような１つの半導体基板に
形成されている。

本実施例のディジタル・シグナル・プロセッサ１は、特
に制限されないが、命令制御系とデータの転送演算系と
が夫々分離され、命令フェッチ、データ転送、演算を並
列的にパイプライン処理可能になっている。

命令制御系は、プログラムカウンタ３、プログラムカウ
ンタ３の出力によってアドレシングされる命令メモリ４
、命令メモリ４から出力される命令をフェッチするイン
ストラクションレジスタ５、及びインストラクションレ
ジスタ５から供給される命令をデコードして各部に制御
信号を与えるインストラクションデコーダ及びコントロ
ーラ６などによって構成される。

データの転送演算系は基本的に、演算に際して汎用的に
利用されるＲＡＭ　（ランダム・アクセス・メモリ）及
びフィルタリングやフーリエ変換などに利用される定数
データが格納されているＲＯＭ（リード・オンリ・メモ
リ）で構成されるようなマルチボートを持つデータメモ
リ７を含むと共に、複数化されたデータバスが夫々のボ
ートに接続されて複数のデータが並列的に転送可能とさ
れ、さらに、乗算器８と算術論理演算器９を個別的に備
えることにより頻度の高い積和演算を並列的に実行可能
とされている。例えば、データメモリ７に含まれるＲＡ
ＭのライトボートはデータバスＤＢ１に結合される。Ｒ
ＡＭ及びＲＯＭにおける夫々のリードボートはデータバ
スＤＢ２．ＤＢ３に結合されていて、データバスＤＢ２
に読み出されるデータは並列的に乗算器８及び算術論理
演算器９＝７− に供給され、また、データバスＤＢ３に読み出されるデ
ータは並列的に乗算器８及び算術論理演算器９に供給さ
れるようになっている。そして、乗算器８の出力は積和
演算のために算術論理演算器９の一方の入力端子に供給
可能にされると共に、当該算術論理演算器９の他方の入
力端子はデータバスＤＢＩにも結合されている。算術論
理演算器９の出力はアキュムレータ１０を介してデータ
バスＤＢＩに戻されるようになっている。

上記データメモリ７は、特に制限されないが、データバ
スＤＢＩを介して設定されるデータをインクリメントし
たリディクリメントして出力するアドレスポインタ１１
の出力アドレス信号、又はインストラクションレジスタ
６を介して命令のアドレスフィールドから供給されるア
ドレス信号によってアドレシングされる。

ディジタル・シグナル・プロセッサ１は所定のシステム
中において図示しないホストプロセッサの制御を受けて
動作するスレーブモジュールもしくはべりフェラルモジ
ュールとして位置付けられ、＝８− ホストインタフェース部としての入出力回路１２によっ
てシステム側の図示しないホストプロセッサなどとイン
タフェースされる。

本実施例のディジタル・シグナル・プロセッサ１は、命
令実行シーケンスを外部から変更する手段として、割込
み信号による手法の外に、プログラムカウンタ３を外部
から書き換える手段を備える。本実施例に従えば、特に
制限されないが、プログラムカウンタ３はゲート１３を
介してデータバスＤＢＩに結合され、このデータバスＤ
　Ｂ　１７！＋１ら供給されるデータによって、実行す
べき命令のアドレスを任意に変更可能になっている。プ
ログラムカウンタ３の値を書き換えるデータは、上記入
出力回路１２を介して図示しないホストプロセッサから
与えられるが、このときホストプロセッサは、特に制限
されないが、プログラムカウンタ３の書き換えを指示す
るモード信号ＦＣをアサートする。これによって上記ゲ
ート１３が開かれ、プログラムカウンタ３はデータバス
ＤＢＩから供給されるデータによってその値が書き換え
られるようになっている。

本実施例のディジタル・シグナル・プロセッサは、ディ
ジタル信号処理の高速化もしくはリアルタイム処理の要
求から、例えば命令フェッチ、命令解読、命令実行など
をパイプライン処理で並列的に行うようにされている。

したがって、端にプログラムカウンタ３の値を外部から
書き換えても、正常シーケンスにおいて次に実行すべき
命令は既にインストラクションレジスタ５にプリフェッ
チされているが、本実施例においては、このプリフェッ
チされている不要な命令をプログラムカウンタ３の書き
換え動作に呼応して無効にするものである。即ち、イン
ストラクションレジスタ５には上記モード信号ＦＣが供
給され、これがアサートされると、インストラクション
レジスタ５に保持されている命令がクリアされる。ここ
で、クリアとは、インストラクションレジスタ５が保持
している命令を実質的にノン・オペレーション命令とす
るような値に変更することである。例えば、モード信号
ＦＣがアサートされると、インストラクションレジスタ
５はその保持命令をノン・オペレーション・コードに等
しい値に変化させる論理を備えている。尚、このような
論理はインストラクションレジスタ５とは別の回路ブロ
ックとして持つことができる。

上記実施例によれば以下の作用効果を得るものである。

（１）命令先取り制御が行われているプログラムカウン
タ３を外部から書き換えて命令実行シーケンスを分岐さ
せる場合、プログラムカウンタ３の内容を書き換えるこ
とに呼応して、インストラクションレジスタに既にプリ
フェッチされている不要な命令は強制的にクリアされて
ノン・オペレーション・コードに等しくされるから、プ
ログラムカウンタを外部から強制的に書き換えてこれを
分岐の手段にする場合に既にプリフェッチされている不
要な命令を実行する必要はない。

（２）上記作用効果より、従来のように既にプリフェッ
チされている不要な命令の実行によってデータ処理に過
誤を生じないようにするため、保持データなどの内部状
態がその命令実行によって影響を受けないようにするた
めの工夫をソフトウェアなどによって講じたり、また、
そのとき無駄に実行する命令の内容を充分に吟味したり
する必要はなく、プログラムカウンタ３を外部から書き
換えて命令実行シーケンスを分岐させる手法の任意性及
び容易性を著しく向上させることができる。

（３）上記作用効果（１）より、プログラムカウンタ３
を外部から書き換えて命令実行シーケンスを分岐させる
手法にける正常シーケンスからの分岐に際してのデータ
処理の連続性を維持することができる。

以上本発明者によってなされた発明を実施例に基づいて
具体的に説明したが本発明はそれに限定されずその要旨
を逸脱しない範囲において種々変更することができる。

例えば上記実施例で説明したモード信号ＦＣは複数ビッ
トの組合せによって動作モードを指示するデータとして
適用することができる。

また、上記実施例ではプログラムカウンタ３の書き換え
やインストラクションレジスタ５のクリアにモード信号
を利用する場合について説明したが、本発明はそれに限
定されるものではなく、ホストプロセッサから発行され
るコマンドを利用して行うことができる。例えばこの場
合、ディジタル・シグルナル・プロセッサはコマンド実
行機能を備え、また、プログラムカウンタやインストラ
クションレジスタに対してはアドレスを割り付けておく
。ホストプロセッサは、プログラムカウンタの書き換え
とインストラクションレジスタのクリア処理のためのコ
マンドを発行するあたり、当該処理対象ブロックを特定
するためコントロールレジスタにプログラムカウンタ及
びインストラクションレジスタのアドレスを設定する。

そして、データ転送コマンドなどにより、プログラムカ
ウンタの値を書き換え、そして、インストラクションレ
ジスタの内容をノン・オペレーション・コードに書き換
える。

また、ディジタル・シグナル・プロセッサには拡張メモ
リやタイマなどその他の機能ブロックを含めることがで
きる。

また、プログラムカウンタを外部から書き換えて命令実
行シーケンスを分岐させる手法はＬＳＩのテストにおい
てテストシーケンスを所望に切り換えするときにも利用
する 以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるディジタル・シグナ
ル・プロセッサに適用した場合について説明したが、本
発明はそれに限定されるものではなく、コプロセッサ、
や各種周辺コントローラなどにも広く適用することがで
きる。本発明は、少なくとも、実行すべき命令をプログ
ラムカウンタの出力に基づいてインストラクションレジ
スタにプリフェッチし、これを解読して実行する条件の
ものに適用することができる。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記の通りである。

すなわち、プログラムカウンタを外部から書き換えする
とき、これに呼応してインストラクションレジスタにプ
リフェッチされている命令を無効にすることにより、プ
ログラムカウンタを外部から書き換える手法を命令実行
シーケンスの分岐手段とする場合の任意性及び容易性さ
らには過誤の発生防止、そしてそのような分岐手法にお
けるデータ処理の連続性を達成することができるという
効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例であるディジタル・シグナル
・プロセッサのブロック図である。 １・・・ディジタル・シグナル・プロセッサ、３・・・
プログラムカウンタ、４・・・命令メモリ、５・・・イ
ンストラクションレジスタ、６・・・インストラクショ
ンデコーダ及びコントローラ、７・・・データメモリ、
８・・・乗算器、９・・・算術論理演算器、１１・・・
アドレスポインタ、１２・・・入出力回路、１３・・・
ゲート、ＦＣ・・・モード信号、ＤＢＩ〜ＤＢ３・・・
データバス。

Claims (1)

1. 【特許請求の範囲】 １、実行すべき命令をプログラムカウンタの出力に基づ
   いてインストラクションレジスタにプリフェッチし、こ
   れを解読して実行するデータ処理装置において、上記プ
   ログラムカウンタを外部から書き換え可能にすると共に
   、プログラムカウンタを外部から書き換えするときに呼
   応してインストラクションレジスタにプリフェッチされ
   ている命令を無効にするようにされて成るものであるこ
   とを特徴とするデータ処理装置。 ２、上記プログラムカウンタは、ゲート手段を介して内
   部データバスに結合され、外部制御信号によってプログ
   ラムカウンタの書き換えが指示されることに呼応して、
   上記ゲート手段を開成すると共に、インストラクション
   レジスタにプリフェッチされている命令をクリア制御す
   るようにされて成るものであることを特徴とする特許請
   求の範囲第１項記載のデータ処理装置。 ３、上記プログラムカウンタに対する書き換え制御とこ
   れに呼応するインストラクションレジスタにプリフェッ
   チされている命令のクリア制御とは、外部から供給され
   るコマンドの実行によって行われるようにされて成るも
   のであることを特徴とする特許請求の範囲第１項際のデ
   ータ処理装置。